gcc/config/m32c/m32c.h

   1 /* Target Definitions for R8C/M16C/M32C
   2    Copyright (C) 2005, 2007
   3    Free Software Foundation, Inc.
   4    Contributed by Red Hat.
   5
   6    This file is part of GCC.
   7
   8    GCC is free software; you can redistribute it and/or modify it
   9    under the terms of the GNU General Public License as published
  10    by the Free Software Foundation; either version 3, or (at your
  11    option) any later version.
  12
  13    GCC is distributed in the hope that it will be useful, but WITHOUT
  14    ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  15    or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  16    License for more details.
  17
  18    You should have received a copy of the GNU General Public License
  19    along with GCC; see the file COPYING3.  If not see
  20    <http://www.gnu.org/licenses/>.  */
  21
  22 #ifndef GCC_M32C_H
  23 #define GCC_M32C_H
  24
  25 /* Controlling the Compilation Driver, `gcc'.  */
  26
  27 #undef  STARTFILE_SPEC
  28 #define STARTFILE_SPEC "crt0.o%s crtbegin.o%s"
  29
  30 /* There are four CPU series we support, but they basically break down
  31    into two families - the R8C/M16C families, with 16-bit address
  32    registers and one set of opcodes, and the M32CM/M32C group, with
  33    24-bit address registers and a different set of opcodes.  The
  34    assembler doesn't care except for which opcode set is needed; the
  35    big difference is in the memory maps, which we cover in
  36    LIB_SPEC.  */
  37
  38 #undef  ASM_SPEC
  39 #define ASM_SPEC "\
  40 %{mcpu=r8c:--m16c} \
  41 %{mcpu=m16c:--m16c} \
  42 %{mcpu=m32cm:--m32c} \
  43 %{mcpu=m32c:--m32c} "
  44
  45 /* The default is R8C hardware.  We support a simulator, which has its
  46    own libgloss and link map, plus one default link map for each chip
  47    family.  Most of the logic here is making sure we do the right
  48    thing when no CPU is specified, which defaults to R8C.  */
  49 #undef  LIB_SPEC
  50 #define LIB_SPEC "-( -lc %{msim*:-lsim}%{!msim*:-lnosys} -) \
  51 %{msim*:%{!T*: %{mcpu=m32cm:-Tsim24.ld}%{mcpu=m32c:-Tsim24.ld} \
  52         %{!mcpu=m32cm:%{!mcpu=m32c:-Tsim16.ld}}}} \
  53 %{!T*:%{!msim*: %{mcpu=m16c:-Tm16c.ld} \
  54                 %{mcpu=m32cm:-Tm32cm.ld} \
  55                 %{mcpu=m32c:-Tm32c.ld} \
  56                 %{!mcpu=m16c:%{!mcpu=m32cm:%{!mcpu=m32c:-Tr8c.ld}}}}} \
  57 "
  58
  59 /* Run-time Target Specification */
  60
  61 /* Nothing unusual here.  */
  62 #define TARGET_CPU_CPP_BUILTINS() \
  63   { \
  64     builtin_assert ("cpu=m32c"); \
  65     builtin_assert ("machine=m32c"); \
  66     builtin_define ("__m32c__=1"); \
  67     if (TARGET_R8C) \
  68       builtin_define ("__r8c_cpu__=1"); \
  69     if (TARGET_M16C) \
  70       builtin_define ("__m16c_cpu__=1"); \
  71     if (TARGET_M32CM) \
  72       builtin_define ("__m32cm_cpu__=1"); \
  73     if (TARGET_M32C) \
  74       builtin_define ("__m32c_cpu__=1"); \
  75   }
  76
  77 /* The pragma handlers need to know if we've started processing
  78    functions yet, as the memregs pragma should only be given at the
  79    beginning of the file.  This variable starts off TRUE and later
  80    becomes FALSE.  */
  81 extern int ok_to_change_target_memregs;
  82 extern int target_memregs;
  83
  84 /* TARGET_CPU is a multi-way option set in m32c.opt.  While we could
  85    use enums or defines for this, this and m32c.opt are the only
  86    places that know (or care) what values are being used.  */
  87 #define TARGET_R8C      (target_cpu == 'r')
  88 #define TARGET_M16C     (target_cpu == '6')
  89 #define TARGET_M32CM    (target_cpu == 'm')
  90 #define TARGET_M32C     (target_cpu == '3')
  91
  92 /* Address register sizes.  Warning: these are used all over the place
  93    to select between the two CPU families in general.  */
  94 #define TARGET_A16      (TARGET_R8C || TARGET_M16C)
  95 #define TARGET_A24      (TARGET_M32CM || TARGET_M32C)
  96
  97 #define TARGET_VERSION fprintf (stderr, " (m32c)");
  98
  99 #define OVERRIDE_OPTIONS m32c_override_options ()
 100
 101 /* Defining data structures for per-function information */
 102
 103 typedef struct machine_function GTY (())
 104 {
 105   /* How much we adjust the stack when returning from an exception
 106      handler.  */
 107   rtx eh_stack_adjust;
 108
 109   /* TRUE if the current function is an interrupt handler.  */
 110   int is_interrupt;
 111
 112   /* TRUE if the current function is a leaf function.  Currently, this
 113      only affects saving $a0 in interrupt functions.  */
 114   int is_leaf;
 115
 116   /* Bitmask that keeps track of which registers are used in an
 117      interrupt function, so we know which ones need to be saved and
 118      restored.  */
 119   int intr_pushm;
 120   /* Likewise, one element for each memreg that needs to be saved.  */
 121   char intr_pushmem[16];
 122
 123   /* TRUE if the current function can use a simple RTS to return, instead
 124      of the longer ENTER/EXIT pair.  */
 125   int use_rts;
 126 }
 127 machine_function;
 128
 129 #define INIT_EXPANDERS m32c_init_expanders ()
 130
 131 /* Storage Layout */
 132
 133 #define BITS_BIG_ENDIAN 0
 134 #define BYTES_BIG_ENDIAN 0
 135 #define WORDS_BIG_ENDIAN 0
 136
 137 /* We can do QI, HI, and SI operations pretty much equally well, but
 138    GCC expects us to have a "native" format, so we pick the one that
 139    matches "int".  Pointers are 16 bits for R8C/M16C (when TARGET_A16
 140    is true) and 24 bits for M32CM/M32C (when TARGET_A24 is true), but
 141    24-bit pointers are stored in 32-bit words.  */
 142 #define BITS_PER_UNIT 8
 143 #define UNITS_PER_WORD 2
 144 #define POINTER_SIZE (TARGET_A16 ? 16 : 32)
 145 #define POINTERS_EXTEND_UNSIGNED 1
 146
 147 /* These match the alignment enforced by the two types of stack operations.  */
 148 #define PARM_BOUNDARY (TARGET_A16 ? 8 : 16)
 149 #define STACK_BOUNDARY (TARGET_A16 ? 8 : 16)
 150
 151 /* We do this because we care more about space than about speed.  For
 152    the chips with 16-bit busses, we could set these to 16 if
 153    desired.  */
 154 #define FUNCTION_BOUNDARY 8
 155 #define BIGGEST_ALIGNMENT 8
 156
 157 #define STRICT_ALIGNMENT 0
 158 #define SLOW_BYTE_ACCESS 1
 159
 160 /* Layout of Source Language Data Types */
 161
 162 #define INT_TYPE_SIZE 16
 163 #define SHORT_TYPE_SIZE 16
 164 #define LONG_TYPE_SIZE 32
 165 #define LONG_LONG_TYPE_SIZE 64
 166
 167 #define FLOAT_TYPE_SIZE 32
 168 #define DOUBLE_TYPE_SIZE 64
 169 #define LONG_DOUBLE_TYPE_SIZE 64
 170
 171 #define DEFAULT_SIGNED_CHAR 1
 172
 173 #undef PTRDIFF_TYPE
 174 #define PTRDIFF_TYPE (TARGET_A16 ? "int" : "long int")
 175
 176 /* REGISTER USAGE */
 177
 178 /* Register Basics */
 179
 180 /* Register layout:
 181
 182         [r0h][r0l]  $r0  (16 bits, or two 8-bit halves)
 183         [--------]  $r2  (16 bits)
 184         [r1h][r1l]  $r1  (16 bits, or two 8-bit halves)
 185         [--------]  $r3  (16 bits)
 186    [---][--------]  $a0  (might be 24 bits)
 187    [---][--------]  $a1  (might be 24 bits)
 188    [---][--------]  $sb  (might be 24 bits)
 189    [---][--------]  $fb  (might be 24 bits)
 190    [---][--------]  $sp  (might be 24 bits)
 191    [-------------]  $pc  (20 or 24 bits)
 192              [---]  $flg (CPU flags)
 193    [---][--------]  $argp (virtual)
 194         [--------]  $mem0 (all 16 bits)
 195           . . .
 196         [--------]  $mem14
 197 */
 198
 199 #define FIRST_PSEUDO_REGISTER   20
 200
 201 /* Note that these two tables are modified based on which CPU family
 202    you select; see m32c_conditional_register_usage for details.  */
 203
 204 /* r0 r2 r1 r3 - a0 a1 sb fb - sp pc flg argp - mem0..mem14 */
 205 #define FIXED_REGISTERS     { 0, 0, 0, 0, \
 206                               0, 0, 1, 0, \
 207                               1, 1, 0, 1, \
 208                               0, 0, 0, 0, 0, 0, 0, 0 }
 209 #define CALL_USED_REGISTERS { 1, 1, 1, 1, \
 210                               1, 1, 1, 0, \
 211                               1, 1, 1, 1, \
 212                               1, 1, 1, 1, 1, 1, 1, 1 }
 213
 214 #define CONDITIONAL_REGISTER_USAGE m32c_conditional_register_usage ();
 215
 216 /* The *_REGNO theme matches m32c.md and most register number
 217    arguments; the PC_REGNUM is the odd one out.  */
 218 #ifndef PC_REGNO
 219 #define PC_REGNO 9
 220 #endif
 221 #define PC_REGNUM PC_REGNO
 222
 223 /* Order of Allocation of Registers */
 224
 225 #define REG_ALLOC_ORDER { \
 226         0, 1, 2, 3, 4, 5, /* r0..r3, a0, a1 */ \
 227         12, 13, 14, 15, 16, 17, 18, 19, /* mem0..mem7 */        \
 228         6, 7, 8, 9, 10, 11 /* sb, fb, sp, pc, flg, ap */ }
 229
 230 /* How Values Fit in Registers */
 231
 232 #define HARD_REGNO_NREGS(R,M) m32c_hard_regno_nregs (R, M)
 233 #define HARD_REGNO_MODE_OK(R,M) m32c_hard_regno_ok (R, M)
 234 #define MODES_TIEABLE_P(M1,M2) m32c_modes_tieable_p (M1, M2)
 235 #define AVOID_CCMODE_COPIES
 236
 237 /* Register Classes */
 238
 239 /* Most registers are special purpose in some form or another, so this
 240    table is pretty big.  Class names are used for constraints also;
 241    for example the HL_REGS class (HL below) is "Rhl" in the md files.
 242    See m32c_reg_class_from_constraint for the mapping.  There's some
 243    duplication so that we can better isolate the reason for using
 244    constraints in the md files from the actual registers used; for
 245    example we may want to exclude a1a0 from SI_REGS in the future,
 246    without precluding their use as HImode registers.  */
 247
 248 /* m7654 - m3210 - argp flg pc sp - fb sb a1 a0 - r3 r1 r2 r0 */
 249 /*       mmPAR */
 250 #define REG_CLASS_CONTENTS \
 251 { { 0x00000000 }, /* NO */\
 252   { 0x00000100 }, /* SP  - sp */\
 253   { 0x00000080 }, /* FB  - fb */\
 254   { 0x00000040 }, /* SB  - sb */\
 255   { 0x000001c0 }, /* CR  - sb fb sp */\
 256   { 0x00000001 }, /* R0  - r0 */\
 257   { 0x00000004 }, /* R1  - r1 */\
 258   { 0x00000002 }, /* R2  - r2 */\
 259   { 0x00000008 }, /* R3  - r3 */\
 260   { 0x00000003 }, /* R02 - r0r2 */\
 261   { 0x00000005 }, /* HL  - r0 r1 */\
 262   { 0x00000005 }, /* QI  - r0 r1 */\
 263   { 0x0000000a }, /* R23 - r2 r3 */\
 264   { 0x0000000f }, /* R03 - r0r2 r1r3 */\
 265   { 0x0000000f }, /* DI  - r0r2r1r3 + mems */\
 266   { 0x00000010 }, /* A0  - a0 */\
 267   { 0x00000020 }, /* A1  - a1 */\
 268   { 0x00000030 }, /* A   - a0 a1 */\
 269   { 0x000000f0 }, /* AD  - a0 a1 sb fp */\
 270   { 0x000001f0 }, /* PS  - a0 a1 sb fp sp */\
 271   { 0x0000000f }, /* SI  - r0r2 r1r3 a0a1 */\
 272   { 0x0000003f }, /* HI  - r0 r1 r2 r3 a0 a1 */\
 273   { 0x00000033 }, /* R02A  - r0r2 a0 a1 */ \
 274   { 0x0000003f }, /* RA  - r0..r3 a0 a1 */\
 275   { 0x0000007f }, /* GENERAL */\
 276   { 0x00000400 }, /* FLG */\
 277   { 0x000001ff }, /* HC  - r0l r1 r2 r3 a0 a1 sb fb sp */\
 278   { 0x000ff000 }, /* MEM */\
 279   { 0x000ff003 }, /* R02_A_MEM */\
 280   { 0x000ff005 }, /* A_HL_MEM */\
 281   { 0x000ff00c }, /* R1_R3_A_MEM */\
 282   { 0x000ff00f }, /* R03_MEM */\
 283   { 0x000ff03f }, /* A_HI_MEM */\
 284   { 0x000ff0ff }, /* A_AD_CR_MEM_SI */\
 285   { 0x000ff1ff }, /* ALL */\
 286 }
 287
 288 enum reg_class
 289 {
 290   NO_REGS,
 291   SP_REGS,
 292   FB_REGS,
 293   SB_REGS,
 294   CR_REGS,
 295   R0_REGS,
 296   R1_REGS,
 297   R2_REGS,
 298   R3_REGS,
 299   R02_REGS,
 300   HL_REGS,
 301   QI_REGS,
 302   R23_REGS,
 303   R03_REGS,
 304   DI_REGS,
 305   A0_REGS,
 306   A1_REGS,
 307   A_REGS,
 308   AD_REGS,
 309   PS_REGS,
 310   SI_REGS,
 311   HI_REGS,
 312   R02A_REGS,
 313   RA_REGS,
 314   GENERAL_REGS,
 315   FLG_REGS,
 316   HC_REGS,
 317   MEM_REGS,
 318   R02_A_MEM_REGS,
 319   A_HL_MEM_REGS,
 320   R1_R3_A_MEM_REGS,
 321   R03_MEM_REGS,
 322   A_HI_MEM_REGS,
 323   A_AD_CR_MEM_SI_REGS,
 324   ALL_REGS,
 325   LIM_REG_CLASSES
 326 };
 327
 328 #define N_REG_CLASSES LIM_REG_CLASSES
 329
 330 #define REG_CLASS_NAMES {\
 331 "NO_REGS", \
 332 "SP_REGS", \
 333 "FB_REGS", \
 334 "SB_REGS", \
 335 "CR_REGS", \
 336 "R0_REGS", \
 337 "R1_REGS", \
 338 "R2_REGS", \
 339 "R3_REGS", \
 340 "R02_REGS", \
 341 "HL_REGS", \
 342 "QI_REGS", \
 343 "R23_REGS", \
 344 "R03_REGS", \
 345 "DI_REGS", \
 346 "A0_REGS", \
 347 "A1_REGS", \
 348 "A_REGS", \
 349 "AD_REGS", \
 350 "PS_REGS", \
 351 "SI_REGS", \
 352 "HI_REGS", \
 353 "R02A_REGS", \
 354 "RA_REGS", \
 355 "GENERAL_REGS", \
 356 "FLG_REGS", \
 357 "HC_REGS", \
 358 "MEM_REGS", \
 359 "R02_A_MEM_REGS", \
 360 "A_HL_MEM_REGS", \
 361 "R1_R3_A_MEM_REGS", \
 362 "R03_MEM_REGS", \
 363 "A_HI_MEM_REGS", \
 364 "A_AD_CR_MEM_SI_REGS", \
 365 "ALL_REGS", \
 366 }
 367
 368 #define REGNO_REG_CLASS(R) m32c_regno_reg_class (R)
 369
 370 /* We support simple displacements off address registers, nothing else.  */
 371 #define BASE_REG_CLASS A_REGS
 372 #define INDEX_REG_CLASS NO_REGS
 373
 374 /* We primarily use the new "long" constraint names, with the initial
 375    letter classifying the constraint type and following letters
 376    specifying which.  The types are:
 377
 378    I - integer values
 379    R - register classes
 380    S - memory references (M was used)
 381    A - addresses (currently unused)
 382 */
 383
 384 #define CONSTRAINT_LEN(CHAR,STR) \
 385         ((CHAR) == 'I' ? 3 \
 386          : (CHAR) == 'R' ? 3 \
 387          : (CHAR) == 'S' ? 2 \
 388          : (CHAR) == 'A' ? 2 \
 389          : DEFAULT_CONSTRAINT_LEN(CHAR,STR))
 390 #define REG_CLASS_FROM_CONSTRAINT(CHAR,STR) \
 391         m32c_reg_class_from_constraint (CHAR, STR)
 392
 393 #define REGNO_OK_FOR_BASE_P(NUM) m32c_regno_ok_for_base_p (NUM)
 394 #define REGNO_OK_FOR_INDEX_P(NUM) 0
 395
 396 #define PREFERRED_RELOAD_CLASS(X,CLASS) m32c_preferred_reload_class (X, CLASS)
 397 #define PREFERRED_OUTPUT_RELOAD_CLASS(X,CLASS) m32c_preferred_output_reload_class (X, CLASS)
 398 #define LIMIT_RELOAD_CLASS(MODE,CLASS) m32c_limit_reload_class (MODE, CLASS)
 399
 400 #define SECONDARY_RELOAD_CLASS(CLASS,MODE,X) m32c_secondary_reload_class (CLASS, MODE, X)
 401
 402 #define SMALL_REGISTER_CLASSES 1
 403
 404 #define CLASS_LIKELY_SPILLED_P(C) m32c_class_likely_spilled_p (C)
 405
 406 #define CLASS_MAX_NREGS(C,M) m32c_class_max_nregs (C, M)
 407
 408 #define CANNOT_CHANGE_MODE_CLASS(F,T,C) m32c_cannot_change_mode_class(F,T,C)
 409
 410 #define CONST_OK_FOR_CONSTRAINT_P(VALUE,C,STR) \
 411         m32c_const_ok_for_constraint_p (VALUE, C, STR)
 412 #define CONST_DOUBLE_OK_FOR_CONSTRAINT_P(VALUE,C,STR) 0
 413 #define EXTRA_CONSTRAINT_STR(VALUE,C,STR) \
 414         m32c_extra_constraint_p (VALUE, C, STR)
 415 #define EXTRA_MEMORY_CONSTRAINT(C,STR) \
 416         m32c_extra_memory_constraint (C, STR)
 417 #define EXTRA_ADDRESS_CONSTRAINT(C,STR) \
 418         m32c_extra_address_constraint (C, STR)
 419
 420 /* STACK AND CALLING */
 421
 422 /* Frame Layout */
 423
 424 /* Standard push/pop stack, no surprises here.  */
 425
 426 #define STACK_GROWS_DOWNWARD 1
 427 #define STACK_PUSH_CODE PRE_DEC
 428 #define FRAME_GROWS_DOWNWARD 1
 429
 430 #define STARTING_FRAME_OFFSET 0
 431 #define FIRST_PARM_OFFSET(F) 0
 432
 433 #define RETURN_ADDR_RTX(COUNT,FA) m32c_return_addr_rtx (COUNT)
 434
 435 #define INCOMING_RETURN_ADDR_RTX m32c_incoming_return_addr_rtx()
 436 #define INCOMING_FRAME_SP_OFFSET (TARGET_A24 ? 4 : 3)
 437
 438 /* Exception Handling Support */
 439
 440 #define EH_RETURN_DATA_REGNO(N) m32c_eh_return_data_regno (N)
 441 #define EH_RETURN_STACKADJ_RTX m32c_eh_return_stackadj_rtx ()
 442
 443 /* Registers That Address the Stack Frame */
 444
 445 #ifndef FP_REGNO
 446 #define FP_REGNO 7
 447 #endif
 448 #ifndef SP_REGNO
 449 #define SP_REGNO 8
 450 #endif
 451 #define AP_REGNO 11
 452
 453 #define STACK_POINTER_REGNUM    SP_REGNO
 454 #define FRAME_POINTER_REGNUM    FP_REGNO
 455 #define ARG_POINTER_REGNUM      AP_REGNO
 456
 457 /* The static chain must be pointer-capable.  */
 458 #define STATIC_CHAIN_REGNUM A0_REGNO
 459
 460 #define DWARF_FRAME_REGISTERS 20
 461 #define DWARF_FRAME_REGNUM(N) m32c_dwarf_frame_regnum (N)
 462 #define DBX_REGISTER_NUMBER(N) m32c_dwarf_frame_regnum (N)
 463
 464 #undef ASM_PREFERRED_EH_DATA_FORMAT
 465 /* This is the same as the default in practice, except that by making
 466    it explicit we tell binutils what size pointers to use.  */
 467 #define ASM_PREFERRED_EH_DATA_FORMAT(CODE,GLOBAL) \
 468   (TARGET_A16 ? DW_EH_PE_udata2 : DW_EH_PE_udata4)
 469
 470 /* Eliminating Frame Pointer and Arg Pointer */
 471
 472 /* If the frame pointer isn't used, we detect it manually.  But the
 473    stack pointer doesn't have as flexible addressing as the frame
 474    pointer, so we always assume we have it.  */
 475 #define FRAME_POINTER_REQUIRED 1
 476
 477 #define ELIMINABLE_REGS \
 478   {{AP_REGNO, SP_REGNO}, \
 479    {AP_REGNO, FB_REGNO}, \
 480    {FB_REGNO, SP_REGNO}}
 481
 482 #define CAN_ELIMINATE(FROM,TO) 1
 483 #define INITIAL_ELIMINATION_OFFSET(FROM,TO,VAR) \
 484         (VAR) = m32c_initial_elimination_offset(FROM,TO)
 485
 486 /* Passing Function Arguments on the Stack */
 487
 488 #define PUSH_ARGS 1
 489 #define PUSH_ROUNDING(N) m32c_push_rounding (N)
 490 #define RETURN_POPS_ARGS(D,T,S) 0
 491 #define CALL_POPS_ARGS(C) 0
 492
 493 /* Passing Arguments in Registers */
 494
 495 #define FUNCTION_ARG(CA,MODE,TYPE,NAMED) \
 496         m32c_function_arg (&(CA),MODE,TYPE,NAMED)
 497
 498 typedef struct m32c_cumulative_args
 499 {
 500   /* For address of return value buffer (structures are returned by
 501      passing the address of a buffer as an invisible first argument.
 502      This identifies it).  If set, the current parameter will be put
 503      on the stack, regardless of type.  */
 504   int force_mem;
 505   /* First parm is 1, parm 0 is hidden pointer for returning
 506      aggregates.  */
 507   int parm_num;
 508 } m32c_cumulative_args;
 509
 510 #define CUMULATIVE_ARGS m32c_cumulative_args
 511 #define INIT_CUMULATIVE_ARGS(CA,FNTYPE,LIBNAME,FNDECL,N_NAMED_ARGS) \
 512         m32c_init_cumulative_args (&(CA),FNTYPE,LIBNAME,FNDECL,N_NAMED_ARGS)
 513 #define FUNCTION_ARG_ADVANCE(CA,MODE,TYPE,NAMED) \
 514         m32c_function_arg_advance (&(CA),MODE,TYPE,NAMED)
 515 #define FUNCTION_ARG_BOUNDARY(MODE,TYPE) (TARGET_A16 ? 8 : 16)
 516 #define FUNCTION_ARG_REGNO_P(r) m32c_function_arg_regno_p (r)
 517
 518 /* How Scalar Function Values Are Returned */
 519
 520 #define FUNCTION_VALUE(VT,F) m32c_function_value (VT, F)
 521 #define LIBCALL_VALUE(MODE) m32c_libcall_value (MODE)
 522
 523 #define FUNCTION_VALUE_REGNO_P(r) ((r) == R0_REGNO || (r) == MEM0_REGNO)
 524
 525 /* How Large Values Are Returned */
 526
 527 #define DEFAULT_PCC_STRUCT_RETURN 1
 528
 529 /* Function Entry and Exit */
 530
 531 #define EXIT_IGNORE_STACK 0
 532 #define EPILOGUE_USES(REGNO) m32c_epilogue_uses(REGNO)
 533 #define EH_USES(REGNO) 0        /* FIXME */
 534
 535 /* Generating Code for Profiling */
 536
 537 #define FUNCTION_PROFILER(FILE,LABELNO)
 538
 539 /* Implementing the Varargs Macros */
 540
 541 /* Trampolines for Nested Functions */
 542
 543 #define TRAMPOLINE_SIZE m32c_trampoline_size ()
 544 #define TRAMPOLINE_ALIGNMENT m32c_trampoline_alignment ()
 545 #define INITIALIZE_TRAMPOLINE(a,fn,sc) m32c_initialize_trampoline (a, fn, sc)
 546
 547 /* Addressing Modes */
 548
 549 #define HAVE_PRE_DECREMENT 1
 550 #define HAVE_POST_INCREMENT 1
 551 #define CONSTANT_ADDRESS_P(X) CONSTANT_P(X)
 552 #define MAX_REGS_PER_ADDRESS 1
 553
 554 /* This is passed to the macros below, so that they can be implemented
 555    in m32c.c.  */
 556 #ifdef REG_OK_STRICT
 557 #define REG_OK_STRICT_V 1
 558 #else
 559 #define REG_OK_STRICT_V 0
 560 #endif
 561
 562 #define GO_IF_LEGITIMATE_ADDRESS(MODE,X,LABEL) \
 563         if (m32c_legitimate_address_p (MODE, X, REG_OK_STRICT_V)) \
 564           goto LABEL;
 565
 566 #define REG_OK_FOR_BASE_P(X) m32c_reg_ok_for_base_p (X, REG_OK_STRICT_V)
 567 #define REG_OK_FOR_INDEX_P(X) 0
 568
 569 /* #define FIND_BASE_TERM(X) when we do unspecs for symrefs */
 570
 571 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN) \
 572         if (m32c_legitimize_address(&(X),OLDX,MODE)) \
 573           goto WIN;
 574
 575 #define LEGITIMIZE_RELOAD_ADDRESS(X,MODE,OPNUM,TYPE,IND_LEVELS,WIN) \
 576         if (m32c_legitimize_reload_address(&(X),MODE,OPNUM,TYPE,IND_LEVELS)) \
 577           goto WIN;
 578
 579 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL)
 580
 581 #define LEGITIMATE_CONSTANT_P(X) m32c_legitimate_constant_p (X)
 582
 583 /* Condition Code Status */
 584
 585 #define REVERSIBLE_CC_MODE(MODE) 1
 586
 587 /* Describing Relative Costs of Operations */
 588
 589 #define REGISTER_MOVE_COST(MODE,FROM,TO) \
 590         m32c_register_move_cost (MODE, FROM, TO)
 591 #define MEMORY_MOVE_COST(MODE,CLASS,IN) \
 592         m32c_memory_move_cost (MODE, CLASS, IN)
 593
 594 /* Dividing the Output into Sections (Texts, Data, ...) */
 595
 596 #define TEXT_SECTION_ASM_OP ".text"
 597 #define DATA_SECTION_ASM_OP ".data"
 598 #define BSS_SECTION_ASM_OP ".bss"
 599
 600 #define CTOR_LIST_BEGIN
 601 #define CTOR_LIST_END
 602 #define DTOR_LIST_BEGIN
 603 #define DTOR_LIST_END
 604 #define CTORS_SECTION_ASM_OP "\t.section\t.init_array,\"aw\",%init_array"
 605 #define DTORS_SECTION_ASM_OP "\t.section\t.fini_array,\"aw\",%fini_array"
 606 #define INIT_ARRAY_SECTION_ASM_OP "\t.section\t.init_array,\"aw\",%init_array"
 607 #define FINI_ARRAY_SECTION_ASM_OP "\t.section\t.fini_array,\"aw\",%fini_array"
 608
 609 /* The Overall Framework of an Assembler File */
 610
 611 #define ASM_COMMENT_START ";"
 612 #define ASM_APP_ON ""
 613 #define ASM_APP_OFF ""
 614
 615 /* Output and Generation of Labels */
 616
 617 #define GLOBAL_ASM_OP "\t.global\t"
 618
 619 /* Output of Assembler Instructions */
 620
 621 #define REGISTER_NAMES {        \
 622   "r0", "r2", "r1", "r3", \
 623   "a0", "a1", "sb", "fb", "sp", \
 624   "pc", "flg", "argp", \
 625   "mem0",  "mem2",  "mem4",  "mem6",  "mem8",  "mem10",  "mem12",  "mem14", \
 626 }
 627
 628 #define ADDITIONAL_REGISTER_NAMES { \
 629   {"r0l", 0}, \
 630   {"r1l", 2}, \
 631   {"r0r2", 0}, \
 632   {"r1r3", 2}, \
 633   {"a0a1", 4}, \
 634   {"r0r2r1r3", 0} }
 635
 636 #define PRINT_OPERAND(S,X,C) m32c_print_operand (S, X, C)
 637 #define PRINT_OPERAND_PUNCT_VALID_P(C) m32c_print_operand_punct_valid_p (C)
 638 #define PRINT_OPERAND_ADDRESS(S,X) m32c_print_operand_address (S, X)
 639
 640 #undef USER_LABEL_PREFIX
 641 #define USER_LABEL_PREFIX "_"
 642
 643 #define ASM_OUTPUT_REG_PUSH(S,R) m32c_output_reg_push (S, R)
 644 #define ASM_OUTPUT_REG_POP(S,R) m32c_output_reg_pop (S, R)
 645
 646 /* Output of Dispatch Tables */
 647
 648 #define ASM_OUTPUT_ADDR_VEC_ELT(S,V) \
 649         fprintf (S, "\t.word L%d\n", V)
 650
 651 /* Assembler Commands for Exception Regions */
 652
 653 #define DWARF_CIE_DATA_ALIGNMENT -1
 654
 655 /* Assembler Commands for Alignment */
 656
 657 #define ASM_OUTPUT_ALIGN(STREAM,POWER) \
 658         fprintf (STREAM, "\t.p2align\t%d\n", POWER);
 659
 660 /* Controlling Debugging Information Format */
 661
 662 #define DWARF2_ADDR_SIZE        4
 663
 664 /* Miscellaneous Parameters */
 665
 666 #define HAS_LONG_COND_BRANCH false
 667 #define HAS_LONG_UNCOND_BRANCH true
 668 #define CASE_VECTOR_MODE SImode
 669 #define LOAD_EXTEND_OP(MEM) ZERO_EXTEND
 670
 671 #define MOVE_MAX 4
 672 #define TRULY_NOOP_TRUNCATION(op,ip) 1
 673
 674 #define STORE_FLAG_VALUE 1
 675
 676 /* 16- or 24-bit pointers */
 677 #define Pmode (TARGET_A16 ? HImode : PSImode)
 678 #define FUNCTION_MODE QImode
 679
 680 #define REGISTER_TARGET_PRAGMAS() m32c_register_pragmas()
 681
 682 #endif