OSDN Git Service

Fix for aliasing problem reported by Michael Matz.
[pf3gnuchains/gcc-fork.git] / gcc / config / ia64 / ia64.h
1 /* Definitions of target machine GNU compiler.  IA-64 version.
2    Copyright (C) 1999, 2000, 2001, 2002, 2003 Free Software Foundation, Inc.
3    Contributed by James E. Wilson <wilson@cygnus.com> and
4                   David Mosberger <davidm@hpl.hp.com>.
5
6 This file is part of GCC.
7
8 GCC is free software; you can redistribute it and/or modify
9 it under the terms of the GNU General Public License as published by
10 the Free Software Foundation; either version 2, or (at your option)
11 any later version.
12
13 GCC is distributed in the hope that it will be useful,
14 but WITHOUT ANY WARRANTY; without even the implied warranty of
15 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16 GNU General Public License for more details.
17
18 You should have received a copy of the GNU General Public License
19 along with GCC; see the file COPYING.  If not, write to
20 the Free Software Foundation, 59 Temple Place - Suite 330,
21 Boston, MA 02111-1307, USA.  */
22
23 /* ??? Look at ABI group documents for list of preprocessor macros and
24    other features required for ABI compliance.  */
25
26 /* ??? Functions containing a non-local goto target save many registers.  Why?
27    See for instance execute/920428-2.c.  */
28
29 /* ??? Add support for short data/bss sections.  */
30
31 \f
32 /* Run-time target specifications */
33
34 /* Target CPU builtins.  */
35 #define TARGET_CPU_CPP_BUILTINS()               \
36 do {                                            \
37         builtin_assert("cpu=ia64");             \
38         builtin_assert("machine=ia64");         \
39         builtin_define("__ia64");               \
40         builtin_define("__ia64__");             \
41         builtin_define("__itanium__");          \
42         if (TARGET_BIG_ENDIAN)                  \
43           builtin_define("__BIG_ENDIAN__");     \
44 } while (0)
45
46 #define EXTRA_SPECS \
47   { "asm_extra", ASM_EXTRA_SPEC },
48
49 #define CC1_SPEC "%(cc1_cpu) "
50
51 #define ASM_EXTRA_SPEC ""
52
53
54 /* This declaration should be present.  */
55 extern int target_flags;
56
57 /* This series of macros is to allow compiler command arguments to enable or
58    disable the use of optional features of the target machine.  */
59
60 #define MASK_BIG_ENDIAN 0x00000001      /* Generate big endian code.  */
61
62 #define MASK_GNU_AS     0x00000002      /* Generate code for GNU as.  */
63
64 #define MASK_GNU_LD     0x00000004      /* Generate code for GNU ld.  */
65
66 #define MASK_NO_PIC     0x00000008      /* Generate code without GP reg.  */
67
68 #define MASK_VOL_ASM_STOP 0x00000010    /* Emit stop bits for vol ext asm.  */
69
70 #define MASK_ILP32      0x00000020      /* Generate ILP32 code.  */
71
72 #define MASK_B_STEP     0x00000040      /* Emit code for Itanium B step.  */
73
74 #define MASK_REG_NAMES  0x00000080      /* Use in/loc/out register names.  */
75
76 #define MASK_NO_SDATA   0x00000100      /* Disable sdata/scommon/sbss.  */
77
78 #define MASK_CONST_GP   0x00000200      /* treat gp as program-wide constant */
79
80 #define MASK_AUTO_PIC   0x00000400      /* generate automatically PIC */
81
82 #define MASK_INLINE_FLOAT_DIV_LAT 0x00000800 /* inline div, min latency.  */
83
84 #define MASK_INLINE_FLOAT_DIV_THR 0x00001000 /* inline div, max throughput.  */
85
86 #define MASK_INLINE_INT_DIV_LAT   0x00000800 /* inline div, min latency.  */
87
88 #define MASK_INLINE_INT_DIV_THR   0x00001000 /* inline div, max throughput.  */
89
90 #define MASK_INLINE_SQRT_LAT      0x00002000 /* inline sqrt, min latency.  */
91
92 #define MASK_INLINE_SQRT_THR      0x00004000 /* inline sqrt, max throughput. */
93
94 #define MASK_DWARF2_ASM 0x40000000      /* test dwarf2 line info via gas.  */
95
96 #define MASK_EARLY_STOP_BITS 0x00002000 /* tune stop bits for the model.  */
97
98 #define TARGET_BIG_ENDIAN       (target_flags & MASK_BIG_ENDIAN)
99
100 #define TARGET_GNU_AS           (target_flags & MASK_GNU_AS)
101
102 #define TARGET_GNU_LD           (target_flags & MASK_GNU_LD)
103
104 #define TARGET_NO_PIC           (target_flags & MASK_NO_PIC)
105
106 #define TARGET_VOL_ASM_STOP     (target_flags & MASK_VOL_ASM_STOP)
107
108 #define TARGET_ILP32            (target_flags & MASK_ILP32)
109
110 #define TARGET_B_STEP           (target_flags & MASK_B_STEP)
111
112 #define TARGET_REG_NAMES        (target_flags & MASK_REG_NAMES)
113
114 #define TARGET_NO_SDATA         (target_flags & MASK_NO_SDATA)
115
116 #define TARGET_CONST_GP         (target_flags & MASK_CONST_GP)
117
118 #define TARGET_AUTO_PIC         (target_flags & MASK_AUTO_PIC)
119
120 #define TARGET_INLINE_FLOAT_DIV_LAT (target_flags & MASK_INLINE_FLOAT_DIV_LAT)
121
122 #define TARGET_INLINE_FLOAT_DIV_THR (target_flags & MASK_INLINE_FLOAT_DIV_THR)
123
124 #define TARGET_INLINE_INT_DIV_LAT   (target_flags & MASK_INLINE_INT_DIV_LAT)
125
126 #define TARGET_INLINE_INT_DIV_THR   (target_flags & MASK_INLINE_INT_DIV_THR)
127
128 #define TARGET_INLINE_FLOAT_DIV \
129   (target_flags & (MASK_INLINE_FLOAT_DIV_LAT | MASK_INLINE_FLOAT_DIV_THR))
130
131 #define TARGET_INLINE_INT_DIV \
132   (target_flags & (MASK_INLINE_INT_DIV_LAT | MASK_INLINE_INT_DIV_THR))
133
134 #define TARGET_INLINE_SQRT_LAT (target_flags & MASK_INLINE_SQRT_LAT)
135
136 #define TARGET_INLINE_SQRT_THR (target_flags & MASK_INLINE_SQRT_THR)
137
138 #define TARGET_INLINE_SQRT \
139   (target_flags & (MASK_INLINE_SQRT_LAT | MASK_INLINE_SQRT_THR))
140
141 #define TARGET_DWARF2_ASM       (target_flags & MASK_DWARF2_ASM)
142
143 extern int ia64_tls_size;
144 #define TARGET_TLS14            (ia64_tls_size == 14)
145 #define TARGET_TLS22            (ia64_tls_size == 22)
146 #define TARGET_TLS64            (ia64_tls_size == 64)
147 #define TARGET_EARLY_STOP_BITS  (target_flags & MASK_EARLY_STOP_BITS)
148
149 #define TARGET_HPUX             0
150 #define TARGET_HPUX_LD          0
151
152 #ifndef HAVE_AS_LTOFFX_LDXMOV_RELOCS
153 #define HAVE_AS_LTOFFX_LDXMOV_RELOCS 0
154 #endif
155
156 /* This macro defines names of command options to set and clear bits in
157    `target_flags'.  Its definition is an initializer with a subgrouping for
158    each command option.  */
159
160 #define TARGET_SWITCHES                                                 \
161 {                                                                       \
162   { "big-endian",       MASK_BIG_ENDIAN,                                \
163       N_("Generate big endian code") },                                 \
164   { "little-endian",    -MASK_BIG_ENDIAN,                               \
165       N_("Generate little endian code") },                              \
166   { "gnu-as",           MASK_GNU_AS,                                    \
167       N_("Generate code for GNU as") },                                 \
168   { "no-gnu-as",        -MASK_GNU_AS,                                   \
169       N_("Generate code for Intel as") },                               \
170   { "gnu-ld",           MASK_GNU_LD,                                    \
171       N_("Generate code for GNU ld") },                                 \
172   { "no-gnu-ld",        -MASK_GNU_LD,                                   \
173       N_("Generate code for Intel ld") },                               \
174   { "no-pic",           MASK_NO_PIC,                                    \
175       N_("Generate code without GP reg") },                             \
176   { "volatile-asm-stop", MASK_VOL_ASM_STOP,                             \
177       N_("Emit stop bits before and after volatile extended asms") },   \
178   { "no-volatile-asm-stop", -MASK_VOL_ASM_STOP,                         \
179       N_("Don't emit stop bits before and after volatile extended asms") }, \
180   { "b-step",           MASK_B_STEP,                                    \
181       N_("Emit code for Itanium (TM) processor B step")},               \
182   { "register-names",   MASK_REG_NAMES,                                 \
183       N_("Use in/loc/out register names")},                             \
184   { "no-sdata",         MASK_NO_SDATA,                                  \
185       N_("Disable use of sdata/scommon/sbss")},                         \
186   { "sdata",            -MASK_NO_SDATA,                                 \
187       N_("Enable use of sdata/scommon/sbss")},                          \
188   { "constant-gp",      MASK_CONST_GP,                                  \
189       N_("gp is constant (but save/restore gp on indirect calls)") },   \
190   { "auto-pic",         MASK_AUTO_PIC,                                  \
191       N_("Generate self-relocatable code") },                           \
192   { "inline-float-divide-min-latency", MASK_INLINE_FLOAT_DIV_LAT,       \
193       N_("Generate inline floating point division, optimize for latency") },\
194   { "inline-float-divide-max-throughput", MASK_INLINE_FLOAT_DIV_THR,    \
195       N_("Generate inline floating point division, optimize for throughput") },\
196   { "inline-int-divide-min-latency", MASK_INLINE_INT_DIV_LAT,           \
197       N_("Generate inline integer division, optimize for latency") },   \
198   { "inline-int-divide-max-throughput", MASK_INLINE_INT_DIV_THR,        \
199       N_("Generate inline integer division, optimize for throughput") },\
200   { "inline-sqrt-min-latency", MASK_INLINE_SQRT_LAT,                    \
201       N_("Generate inline square root, optimize for latency") },        \
202   { "inline-sqrt-max-throughput", MASK_INLINE_SQRT_THR,                 \
203       N_("Generate inline square root, optimize for throughput") },     \
204   { "dwarf2-asm",       MASK_DWARF2_ASM,                                \
205       N_("Enable Dwarf 2 line debug info via GNU as")},                 \
206   { "no-dwarf2-asm",    -MASK_DWARF2_ASM,                               \
207       N_("Disable Dwarf 2 line debug info via GNU as")},                \
208   { "early-stop-bits", MASK_EARLY_STOP_BITS,                            \
209       N_("Enable earlier placing stop bits for better scheduling")},    \
210   { "no-early-stop-bits", -MASK_EARLY_STOP_BITS,                        \
211       N_("Disable earlier placing stop bits")},                         \
212   SUBTARGET_SWITCHES                                                    \
213   { "",                 TARGET_DEFAULT | TARGET_CPU_DEFAULT,            \
214       NULL }                                                            \
215 }
216
217 /* Default target_flags if no switches are specified  */
218
219 #ifndef TARGET_DEFAULT
220 #define TARGET_DEFAULT MASK_DWARF2_ASM
221 #endif
222
223 #ifndef TARGET_CPU_DEFAULT
224 #define TARGET_CPU_DEFAULT 0
225 #endif
226
227 #ifndef SUBTARGET_SWITCHES
228 #define SUBTARGET_SWITCHES
229 #endif
230
231 /* This macro is similar to `TARGET_SWITCHES' but defines names of command
232    options that have values.  Its definition is an initializer with a
233    subgrouping for each command option.  */
234
235 extern const char *ia64_fixed_range_string;
236 extern const char *ia64_tls_size_string;
237
238 /* Which processor to schedule for. The cpu attribute defines a list
239    that mirrors this list, so changes to i64.md must be made at the
240    same time.  */
241
242 enum processor_type
243 {
244   PROCESSOR_ITANIUM,                    /* Original Itanium. */
245   PROCESSOR_ITANIUM2,
246   PROCESSOR_max
247 };
248
249 extern enum processor_type ia64_tune;
250
251 extern const char *ia64_tune_string;
252
253 #define TARGET_OPTIONS \
254 {                                                                       \
255   { "fixed-range=",     &ia64_fixed_range_string,                       \
256       N_("Specify range of registers to make fixed"), 0},               \
257   { "tls-size=",        &ia64_tls_size_string,                          \
258       N_("Specify bit size of immediate TLS offsets"), 0},              \
259   { "tune=",            &ia64_tune_string,                              \
260       N_("Schedule code for given CPU"), 0},                            \
261 }
262
263 /* Sometimes certain combinations of command options do not make sense on a
264    particular target machine.  You can define a macro `OVERRIDE_OPTIONS' to
265    take account of this.  This macro, if defined, is executed once just after
266    all the command options have been parsed.  */
267
268 #define OVERRIDE_OPTIONS ia64_override_options ()
269
270 /* Some machines may desire to change what optimizations are performed for
271    various optimization levels.  This macro, if defined, is executed once just
272    after the optimization level is determined and before the remainder of the
273    command options have been parsed.  Values set in this macro are used as the
274    default values for the other command line options.  */
275
276 /* #define OPTIMIZATION_OPTIONS(LEVEL,SIZE) */
277 \f
278 /* Driver configuration */
279
280 /* A C string constant that tells the GCC driver program options to pass to
281    `cc1'.  It can also specify how to translate options you give to GCC into
282    options for GCC to pass to the `cc1'.  */
283
284 #undef CC1_SPEC
285 #define CC1_SPEC "%{G*}"
286
287 /* A C string constant that tells the GCC driver program options to pass to
288    `cc1plus'.  It can also specify how to translate options you give to GCC
289    into options for GCC to pass to the `cc1plus'.  */
290
291 /* #define CC1PLUS_SPEC "" */
292 \f
293 /* Storage Layout */
294
295 /* Define this macro to have the value 1 if the most significant bit in a byte
296    has the lowest number; otherwise define it to have the value zero.  */
297
298 #define BITS_BIG_ENDIAN 0
299
300 #define BYTES_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
301
302 /* Define this macro to have the value 1 if, in a multiword object, the most
303    significant word has the lowest number.  */
304
305 #define WORDS_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
306
307 #if defined(__BIG_ENDIAN__)
308 #define LIBGCC2_WORDS_BIG_ENDIAN 1
309 #else
310 #define LIBGCC2_WORDS_BIG_ENDIAN 0
311 #endif
312
313 #define UNITS_PER_WORD 8
314
315 #define POINTER_SIZE (TARGET_ILP32 ? 32 : 64)
316
317 /* A C expression whose value is zero if pointers that need to be extended
318    from being `POINTER_SIZE' bits wide to `Pmode' are sign-extended and one if
319    they are zero-extended and negative one if there is a ptr_extend operation.
320
321    You need not define this macro if the `POINTER_SIZE' is equal to the width
322    of `Pmode'.  */
323 /* Need this for 32 bit pointers, see hpux.h for setting it.  */
324 /* #define POINTERS_EXTEND_UNSIGNED */
325
326 /* A macro to update MODE and UNSIGNEDP when an object whose type is TYPE and
327    which has the specified mode and signedness is to be stored in a register.
328    This macro is only called when TYPE is a scalar type.  */
329 #define PROMOTE_MODE(MODE,UNSIGNEDP,TYPE)                               \
330 do                                                                      \
331   {                                                                     \
332     if (GET_MODE_CLASS (MODE) == MODE_INT                               \
333         && GET_MODE_SIZE (MODE) < 4)                                    \
334       (MODE) = SImode;                                                  \
335   }                                                                     \
336 while (0)
337
338 /* ??? ABI doesn't allow us to define this.  */
339 /* #define PROMOTE_FUNCTION_ARGS */
340
341 /* ??? ABI doesn't allow us to define this.  */
342 /* #define PROMOTE_FUNCTION_RETURN */
343
344 #define PARM_BOUNDARY 64
345
346 /* Define this macro if you wish to preserve a certain alignment for the stack
347    pointer.  The definition is a C expression for the desired alignment
348    (measured in bits).  */
349
350 #define STACK_BOUNDARY 128
351
352 /* Align frames on double word boundaries */
353 #ifndef IA64_STACK_ALIGN
354 #define IA64_STACK_ALIGN(LOC) (((LOC) + 15) & ~15)
355 #endif
356
357 #define FUNCTION_BOUNDARY 128
358
359 /* Optional x86 80-bit float, quad-precision 128-bit float, and quad-word
360    128 bit integers all require 128 bit alignment.  */
361 #define BIGGEST_ALIGNMENT 128
362
363 /* If defined, a C expression to compute the alignment for a static variable.
364    TYPE is the data type, and ALIGN is the alignment that the object
365    would ordinarily have.  The value of this macro is used instead of that
366    alignment to align the object.  */
367
368 #define DATA_ALIGNMENT(TYPE, ALIGN)             \
369   (TREE_CODE (TYPE) == ARRAY_TYPE               \
370    && TYPE_MODE (TREE_TYPE (TYPE)) == QImode    \
371    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
372
373 /* If defined, a C expression to compute the alignment given to a constant that
374    is being placed in memory.  CONSTANT is the constant and ALIGN is the
375    alignment that the object would ordinarily have.  The value of this macro is
376    used instead of that alignment to align the object.  */
377
378 #define CONSTANT_ALIGNMENT(EXP, ALIGN)  \
379   (TREE_CODE (EXP) == STRING_CST        \
380    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
381
382 #define STRICT_ALIGNMENT 1
383
384 /* Define this if you wish to imitate the way many other C compilers handle
385    alignment of bitfields and the structures that contain them.
386    The behavior is that the type written for a bit-field (`int', `short', or
387    other integer type) imposes an alignment for the entire structure, as if the
388    structure really did contain an ordinary field of that type.  In addition,
389    the bit-field is placed within the structure so that it would fit within such
390    a field, not crossing a boundary for it.  */
391 #define PCC_BITFIELD_TYPE_MATTERS 1
392
393 /* An integer expression for the size in bits of the largest integer machine
394    mode that should actually be used.  */
395
396 /* Allow pairs of registers to be used, which is the intent of the default.  */
397 #define MAX_FIXED_MODE_SIZE GET_MODE_BITSIZE (TImode)
398
399 /* By default, the C++ compiler will use function addresses in the
400    vtable entries.  Setting this nonzero tells the compiler to use
401    function descriptors instead.  The value of this macro says how
402    many words wide the descriptor is (normally 2).  It is assumed
403    that the address of a function descriptor may be treated as a
404    pointer to a function.
405
406    For reasons known only to HP, the vtable entries (as opposed to
407    normal function descriptors) are 16 bytes wide in 32-bit mode as
408    well, even though the 3rd and 4th words are unused.  */
409 #define TARGET_VTABLE_USES_DESCRIPTORS (TARGET_ILP32 ? 4 : 2)
410
411 /* Due to silliness in the HPUX linker, vtable entries must be
412    8-byte aligned even in 32-bit mode.  Rather than create multiple
413    ABIs, force this restriction on everyone else too.  */
414 #define TARGET_VTABLE_ENTRY_ALIGN  64
415
416 /* Due to the above, we need extra padding for the data entries below 0
417    to retain the alignment of the descriptors.  */
418 #define TARGET_VTABLE_DATA_ENTRY_DISTANCE (TARGET_ILP32 ? 2 : 1)
419 \f
420 /* Layout of Source Language Data Types */
421
422 #define INT_TYPE_SIZE 32
423
424 #define SHORT_TYPE_SIZE 16
425
426 #define LONG_TYPE_SIZE (TARGET_ILP32 ? 32 : 64)
427
428 #define MAX_LONG_TYPE_SIZE 64
429
430 #define LONG_LONG_TYPE_SIZE 64
431
432 #define FLOAT_TYPE_SIZE 32
433
434 #define DOUBLE_TYPE_SIZE 64
435
436 /* long double is XFmode normally, TFmode for HPUX.  */
437 #define LONG_DOUBLE_TYPE_SIZE (TARGET_HPUX ? 128 : 96)
438
439 /* We always want the XFmode operations from libgcc2.c.  */
440 #define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 96
441
442 #define DEFAULT_SIGNED_CHAR 1
443
444 /* A C expression for a string describing the name of the data type to use for
445    size values.  The typedef name `size_t' is defined using the contents of the
446    string.  */
447 /* ??? Needs to be defined for P64 code.  */
448 /* #define SIZE_TYPE */
449
450 /* A C expression for a string describing the name of the data type to use for
451    the result of subtracting two pointers.  The typedef name `ptrdiff_t' is
452    defined using the contents of the string.  See `SIZE_TYPE' above for more
453    information.  */
454 /* ??? Needs to be defined for P64 code.  */
455 /* #define PTRDIFF_TYPE */
456
457 /* A C expression for a string describing the name of the data type to use for
458    wide characters.  The typedef name `wchar_t' is defined using the contents
459    of the string.  See `SIZE_TYPE' above for more information.  */
460 /* #define WCHAR_TYPE */
461
462 /* A C expression for the size in bits of the data type for wide characters.
463    This is used in `cpp', which cannot make use of `WCHAR_TYPE'.  */
464 /* #define WCHAR_TYPE_SIZE */
465
466 \f
467 /* Register Basics */
468
469 /* Number of hardware registers known to the compiler.
470    We have 128 general registers, 128 floating point registers,
471    64 predicate registers, 8 branch registers, one frame pointer,
472    and several "application" registers.  */
473
474 #define FIRST_PSEUDO_REGISTER 334
475
476 /* Ranges for the various kinds of registers.  */
477 #define ADDL_REGNO_P(REGNO) ((unsigned HOST_WIDE_INT) (REGNO) <= 3)
478 #define GR_REGNO_P(REGNO) ((unsigned HOST_WIDE_INT) (REGNO) <= 127)
479 #define FR_REGNO_P(REGNO) ((REGNO) >= 128 && (REGNO) <= 255)
480 #define PR_REGNO_P(REGNO) ((REGNO) >= 256 && (REGNO) <= 319)
481 #define BR_REGNO_P(REGNO) ((REGNO) >= 320 && (REGNO) <= 327)
482 #define GENERAL_REGNO_P(REGNO) \
483   (GR_REGNO_P (REGNO) || (REGNO) == FRAME_POINTER_REGNUM)
484
485 #define GR_REG(REGNO) ((REGNO) + 0)
486 #define FR_REG(REGNO) ((REGNO) + 128)
487 #define PR_REG(REGNO) ((REGNO) + 256)
488 #define BR_REG(REGNO) ((REGNO) + 320)
489 #define OUT_REG(REGNO) ((REGNO) + 120)
490 #define IN_REG(REGNO) ((REGNO) + 112)
491 #define LOC_REG(REGNO) ((REGNO) + 32)
492
493 #define AR_CCV_REGNUM   329
494 #define AR_UNAT_REGNUM  330
495 #define AR_PFS_REGNUM   331
496 #define AR_LC_REGNUM    332
497 #define AR_EC_REGNUM    333
498
499 #define IN_REGNO_P(REGNO) ((REGNO) >= IN_REG (0) && (REGNO) <= IN_REG (7))
500 #define LOC_REGNO_P(REGNO) ((REGNO) >= LOC_REG (0) && (REGNO) <= LOC_REG (79))
501 #define OUT_REGNO_P(REGNO) ((REGNO) >= OUT_REG (0) && (REGNO) <= OUT_REG (7))
502
503 #define AR_M_REGNO_P(REGNO) ((REGNO) == AR_CCV_REGNUM \
504                              || (REGNO) == AR_UNAT_REGNUM)
505 #define AR_I_REGNO_P(REGNO) ((REGNO) >= AR_PFS_REGNUM \
506                              && (REGNO) < FIRST_PSEUDO_REGISTER)
507 #define AR_REGNO_P(REGNO) ((REGNO) >= AR_CCV_REGNUM \
508                            && (REGNO) < FIRST_PSEUDO_REGISTER)
509
510
511 /* ??? Don't really need two sets of macros.  I like this one better because
512    it is less typing.  */
513 #define R_GR(REGNO) GR_REG (REGNO)
514 #define R_FR(REGNO) FR_REG (REGNO)
515 #define R_PR(REGNO) PR_REG (REGNO)
516 #define R_BR(REGNO) BR_REG (REGNO)
517
518 /* An initializer that says which registers are used for fixed purposes all
519    throughout the compiled code and are therefore not available for general
520    allocation.
521
522    r0: constant 0
523    r1: global pointer (gp)
524    r12: stack pointer (sp)
525    r13: thread pointer (tp)
526    f0: constant 0.0
527    f1: constant 1.0
528    p0: constant true
529    fp: eliminable frame pointer */
530
531 /* The last 16 stacked regs are reserved for the 8 input and 8 output
532    registers.  */
533
534 #define FIXED_REGISTERS \
535 { /* General registers.  */                             \
536   1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 0, 0,       \
537   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
538   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
539   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
540   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
541   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
542   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
543   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
544   /* Floating-point registers.  */                      \
545   1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
546   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
547   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
548   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
549   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
550   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
551   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
552   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
553   /* Predicate registers.  */                           \
554   1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
555   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
556   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
557   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
558   /* Branch registers.  */                              \
559   0, 0, 0, 0, 0, 0, 0, 0,                               \
560   /*FP CCV UNAT PFS LC EC */                            \
561      1,  1,   1,  1, 0, 1                               \
562  }
563
564 /* Like `FIXED_REGISTERS' but has 1 for each register that is clobbered
565    (in general) by function calls as well as for fixed registers.  This
566    macro therefore identifies the registers that are not available for
567    general allocation of values that must live across function calls.  */
568
569 #define CALL_USED_REGISTERS \
570 { /* General registers.  */                             \
571   1, 1, 1, 1, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 1, 1,       \
572   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
573   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
574   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
575   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
576   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
577   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
578   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 1, 1,       \
579   /* Floating-point registers.  */                      \
580   1, 1, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
581   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
582   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
583   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
584   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
585   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
586   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
587   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
588   /* Predicate registers.  */                           \
589   1, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
590   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
591   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
592   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
593   /* Branch registers.  */                              \
594   1, 0, 0, 0, 0, 0, 1, 1,                               \
595   /*FP CCV UNAT PFS LC EC */                            \
596      1,  1,   1,  1, 0, 1                               \
597 }
598
599 /* Like `CALL_USED_REGISTERS' but used to overcome a historical
600    problem which makes CALL_USED_REGISTERS *always* include
601    all the FIXED_REGISTERS.  Until this problem has been
602    resolved this macro can be used to overcome this situation.
603    In particular, block_propagate() requires this list
604    be accurate, or we can remove registers which should be live.
605    This macro is used in regs_invalidated_by_call.  */
606
607 #define CALL_REALLY_USED_REGISTERS \
608 { /* General registers.  */                             \
609   1, 1, 1, 1, 0, 0, 0, 0, 1, 1, 1, 1, 0, 1, 1, 1,       \
610   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
611   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
612   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
613   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
614   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
615   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
616   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 1, 1,       \
617   /* Floating-point registers.  */                      \
618   1, 1, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
619   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
620   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
621   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
622   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
623   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
624   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
625   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
626   /* Predicate registers.  */                           \
627   1, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
628   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
629   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
630   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
631   /* Branch registers.  */                              \
632   1, 0, 0, 0, 0, 0, 1, 1,                               \
633   /*FP CCV UNAT PFS LC EC */                            \
634      0,  1,   0,  1, 0, 0                               \
635 }
636
637
638 /* Define this macro if the target machine has register windows.  This C
639    expression returns the register number as seen by the called function
640    corresponding to the register number OUT as seen by the calling function.
641    Return OUT if register number OUT is not an outbound register.  */
642
643 #define INCOMING_REGNO(OUT) \
644   ((unsigned) ((OUT) - OUT_REG (0)) < 8 ? IN_REG ((OUT) - OUT_REG (0)) : (OUT))
645
646 /* Define this macro if the target machine has register windows.  This C
647    expression returns the register number as seen by the calling function
648    corresponding to the register number IN as seen by the called function.
649    Return IN if register number IN is not an inbound register.  */
650
651 #define OUTGOING_REGNO(IN) \
652   ((unsigned) ((IN) - IN_REG (0)) < 8 ? OUT_REG ((IN) - IN_REG (0)) : (IN))
653
654 /* Define this macro if the target machine has register windows.  This
655    C expression returns true if the register is call-saved but is in the
656    register window.  */
657
658 #define LOCAL_REGNO(REGNO) \
659   (IN_REGNO_P (REGNO) || LOC_REGNO_P (REGNO))
660
661 /* Given a comparison code (EQ, NE, etc.) and the first operand of a COMPARE,
662    return the mode to be used for the comparison.  Must be defined if
663    EXTRA_CC_MODES is defined.  */
664
665 #define SELECT_CC_MODE(OP,X,Y)  CCmode
666 \f
667 /* Order of allocation of registers */
668
669 /* If defined, an initializer for a vector of integers, containing the numbers
670    of hard registers in the order in which GCC should prefer to use them
671    (from most preferred to least).
672
673    If this macro is not defined, registers are used lowest numbered first (all
674    else being equal).
675
676    One use of this macro is on machines where the highest numbered registers
677    must always be saved and the save-multiple-registers instruction supports
678    only sequences of consecutive registers.  On such machines, define
679    `REG_ALLOC_ORDER' to be an initializer that lists the highest numbered
680    allocatable register first.  */
681
682 /* ??? Should the GR return value registers come before or after the rest
683    of the caller-save GRs?  */
684
685 #define REG_ALLOC_ORDER                                                    \
686 {                                                                          \
687   /* Caller-saved general registers.  */                                   \
688   R_GR (14), R_GR (15), R_GR (16), R_GR (17),                              \
689   R_GR (18), R_GR (19), R_GR (20), R_GR (21), R_GR (22), R_GR (23),        \
690   R_GR (24), R_GR (25), R_GR (26), R_GR (27), R_GR (28), R_GR (29),        \
691   R_GR (30), R_GR (31),                                                    \
692   /* Output registers.  */                                                 \
693   R_GR (120), R_GR (121), R_GR (122), R_GR (123), R_GR (124), R_GR (125),  \
694   R_GR (126), R_GR (127),                                                  \
695   /* Caller-saved general registers, also used for return values.  */      \
696   R_GR (8), R_GR (9), R_GR (10), R_GR (11),                                \
697   /* addl caller-saved general registers.  */                              \
698   R_GR (2), R_GR (3),                                                      \
699   /* Caller-saved FP registers.  */                                        \
700   R_FR (6), R_FR (7),                                                      \
701   /* Caller-saved FP registers, used for parameters and return values.  */ \
702   R_FR (8), R_FR (9), R_FR (10), R_FR (11),                                \
703   R_FR (12), R_FR (13), R_FR (14), R_FR (15),                              \
704   /* Rotating caller-saved FP registers.  */                               \
705   R_FR (32), R_FR (33), R_FR (34), R_FR (35),                              \
706   R_FR (36), R_FR (37), R_FR (38), R_FR (39), R_FR (40), R_FR (41),        \
707   R_FR (42), R_FR (43), R_FR (44), R_FR (45), R_FR (46), R_FR (47),        \
708   R_FR (48), R_FR (49), R_FR (50), R_FR (51), R_FR (52), R_FR (53),        \
709   R_FR (54), R_FR (55), R_FR (56), R_FR (57), R_FR (58), R_FR (59),        \
710   R_FR (60), R_FR (61), R_FR (62), R_FR (63), R_FR (64), R_FR (65),        \
711   R_FR (66), R_FR (67), R_FR (68), R_FR (69), R_FR (70), R_FR (71),        \
712   R_FR (72), R_FR (73), R_FR (74), R_FR (75), R_FR (76), R_FR (77),        \
713   R_FR (78), R_FR (79), R_FR (80), R_FR (81), R_FR (82), R_FR (83),        \
714   R_FR (84), R_FR (85), R_FR (86), R_FR (87), R_FR (88), R_FR (89),        \
715   R_FR (90), R_FR (91), R_FR (92), R_FR (93), R_FR (94), R_FR (95),        \
716   R_FR (96), R_FR (97), R_FR (98), R_FR (99), R_FR (100), R_FR (101),      \
717   R_FR (102), R_FR (103), R_FR (104), R_FR (105), R_FR (106), R_FR (107),  \
718   R_FR (108), R_FR (109), R_FR (110), R_FR (111), R_FR (112), R_FR (113),  \
719   R_FR (114), R_FR (115), R_FR (116), R_FR (117), R_FR (118), R_FR (119),  \
720   R_FR (120), R_FR (121), R_FR (122), R_FR (123), R_FR (124), R_FR (125),  \
721   R_FR (126), R_FR (127),                                                  \
722   /* Caller-saved predicate registers.  */                                 \
723   R_PR (6), R_PR (7), R_PR (8), R_PR (9), R_PR (10), R_PR (11),            \
724   R_PR (12), R_PR (13), R_PR (14), R_PR (15),                              \
725   /* Rotating caller-saved predicate registers.  */                        \
726   R_PR (16), R_PR (17),                                                    \
727   R_PR (18), R_PR (19), R_PR (20), R_PR (21), R_PR (22), R_PR (23),        \
728   R_PR (24), R_PR (25), R_PR (26), R_PR (27), R_PR (28), R_PR (29),        \
729   R_PR (30), R_PR (31), R_PR (32), R_PR (33), R_PR (34), R_PR (35),        \
730   R_PR (36), R_PR (37), R_PR (38), R_PR (39), R_PR (40), R_PR (41),        \
731   R_PR (42), R_PR (43), R_PR (44), R_PR (45), R_PR (46), R_PR (47),        \
732   R_PR (48), R_PR (49), R_PR (50), R_PR (51), R_PR (52), R_PR (53),        \
733   R_PR (54), R_PR (55), R_PR (56), R_PR (57), R_PR (58), R_PR (59),        \
734   R_PR (60), R_PR (61), R_PR (62), R_PR (63),                              \
735   /* Caller-saved branch registers.  */                                    \
736   R_BR (6), R_BR (7),                                                      \
737                                                                            \
738   /* Stacked callee-saved general registers.  */                           \
739   R_GR (32), R_GR (33), R_GR (34), R_GR (35),                              \
740   R_GR (36), R_GR (37), R_GR (38), R_GR (39), R_GR (40), R_GR (41),        \
741   R_GR (42), R_GR (43), R_GR (44), R_GR (45), R_GR (46), R_GR (47),        \
742   R_GR (48), R_GR (49), R_GR (50), R_GR (51), R_GR (52), R_GR (53),        \
743   R_GR (54), R_GR (55), R_GR (56), R_GR (57), R_GR (58), R_GR (59),        \
744   R_GR (60), R_GR (61), R_GR (62), R_GR (63), R_GR (64), R_GR (65),        \
745   R_GR (66), R_GR (67), R_GR (68), R_GR (69), R_GR (70), R_GR (71),        \
746   R_GR (72), R_GR (73), R_GR (74), R_GR (75), R_GR (76), R_GR (77),        \
747   R_GR (78), R_GR (79), R_GR (80), R_GR (81), R_GR (82), R_GR (83),        \
748   R_GR (84), R_GR (85), R_GR (86), R_GR (87), R_GR (88), R_GR (89),        \
749   R_GR (90), R_GR (91), R_GR (92), R_GR (93), R_GR (94), R_GR (95),        \
750   R_GR (96), R_GR (97), R_GR (98), R_GR (99), R_GR (100), R_GR (101),      \
751   R_GR (102), R_GR (103), R_GR (104), R_GR (105), R_GR (106), R_GR (107),  \
752   R_GR (108),                                                              \
753   /* Input registers.  */                                                  \
754   R_GR (112), R_GR (113), R_GR (114), R_GR (115), R_GR (116), R_GR (117),  \
755   R_GR (118), R_GR (119),                                                  \
756   /* Callee-saved general registers.  */                                   \
757   R_GR (4), R_GR (5), R_GR (6), R_GR (7),                                  \
758   /* Callee-saved FP registers.  */                                        \
759   R_FR (2), R_FR (3), R_FR (4), R_FR (5), R_FR (16), R_FR (17),            \
760   R_FR (18), R_FR (19), R_FR (20), R_FR (21), R_FR (22), R_FR (23),        \
761   R_FR (24), R_FR (25), R_FR (26), R_FR (27), R_FR (28), R_FR (29),        \
762   R_FR (30), R_FR (31),                                                    \
763   /* Callee-saved predicate registers.  */                                 \
764   R_PR (1), R_PR (2), R_PR (3), R_PR (4), R_PR (5),                        \
765   /* Callee-saved branch registers.  */                                    \
766   R_BR (1), R_BR (2), R_BR (3), R_BR (4), R_BR (5),                        \
767                                                                            \
768   /* ??? Stacked registers reserved for fp, rp, and ar.pfs.  */            \
769   R_GR (109), R_GR (110), R_GR (111),                                      \
770                                                                            \
771   /* Special general registers.  */                                        \
772   R_GR (0), R_GR (1), R_GR (12), R_GR (13),                                \
773   /* Special FP registers.  */                                             \
774   R_FR (0), R_FR (1),                                                      \
775   /* Special predicate registers.  */                                      \
776   R_PR (0),                                                                \
777   /* Special branch registers.  */                                         \
778   R_BR (0),                                                                \
779   /* Other fixed registers.  */                                            \
780   FRAME_POINTER_REGNUM,                                                    \
781   AR_CCV_REGNUM, AR_UNAT_REGNUM, AR_PFS_REGNUM, AR_LC_REGNUM,              \
782   AR_EC_REGNUM                                                             \
783 }
784 \f
785 /* How Values Fit in Registers */
786
787 /* A C expression for the number of consecutive hard registers, starting at
788    register number REGNO, required to hold a value of mode MODE.  */
789
790 /* ??? We say that BImode PR values require two registers.  This allows us to
791    easily store the normal and inverted values.  We use CCImode to indicate
792    a single predicate register.  */
793
794 #define HARD_REGNO_NREGS(REGNO, MODE)                                   \
795   ((REGNO) == PR_REG (0) && (MODE) == DImode ? 64                       \
796    : PR_REGNO_P (REGNO) && (MODE) == BImode ? 2                         \
797    : PR_REGNO_P (REGNO) && (MODE) == CCImode ? 1                        \
798    : FR_REGNO_P (REGNO) && (MODE) == XFmode ? 1                         \
799    : (GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD)
800
801 /* A C expression that is nonzero if it is permissible to store a value of mode
802    MODE in hard register number REGNO (or in several registers starting with
803    that one).  */
804
805 #define HARD_REGNO_MODE_OK(REGNO, MODE)                         \
806   (FR_REGNO_P (REGNO) ?                                         \
807      GET_MODE_CLASS (MODE) != MODE_CC &&                        \
808      (MODE) != TImode &&                                        \
809      (MODE) != BImode &&                                        \
810      (MODE) != TFmode                                           \
811    : PR_REGNO_P (REGNO) ?                                       \
812      (MODE) == BImode || GET_MODE_CLASS (MODE) == MODE_CC       \
813    : GR_REGNO_P (REGNO) ? (MODE) != CCImode && (MODE) != XFmode \
814    : AR_REGNO_P (REGNO) ? (MODE) == DImode                      \
815    : BR_REGNO_P (REGNO) ? (MODE) == DImode                      \
816    : 0)
817
818 /* A C expression that is nonzero if it is desirable to choose register
819    allocation so as to avoid move instructions between a value of mode MODE1
820    and a value of mode MODE2.
821
822    If `HARD_REGNO_MODE_OK (R, MODE1)' and `HARD_REGNO_MODE_OK (R, MODE2)' are
823    ever different for any R, then `MODES_TIEABLE_P (MODE1, MODE2)' must be
824    zero.  */
825 /* Don't tie integer and FP modes, as that causes us to get integer registers
826    allocated for FP instructions.  XFmode only supported in FP registers so
827    we can't tie it with any other modes.  */
828 #define MODES_TIEABLE_P(MODE1, MODE2)                   \
829   (GET_MODE_CLASS (MODE1) == GET_MODE_CLASS (MODE2)     \
830    && (((MODE1) == XFmode) == ((MODE2) == XFmode))      \
831    && (((MODE1) == BImode) == ((MODE2) == BImode)))
832 \f
833 /* Handling Leaf Functions */
834
835 /* A C initializer for a vector, indexed by hard register number, which
836    contains 1 for a register that is allowable in a candidate for leaf function
837    treatment.  */
838 /* ??? This might be useful.  */
839 /* #define LEAF_REGISTERS */
840
841 /* A C expression whose value is the register number to which REGNO should be
842    renumbered, when a function is treated as a leaf function.  */
843 /* ??? This might be useful.  */
844 /* #define LEAF_REG_REMAP(REGNO) */
845
846 \f
847 /* Register Classes */
848
849 /* An enumeral type that must be defined with all the register class names as
850    enumeral values.  `NO_REGS' must be first.  `ALL_REGS' must be the last
851    register class, followed by one more enumeral value, `LIM_REG_CLASSES',
852    which is not a register class but rather tells how many classes there
853    are.  */
854 /* ??? When compiling without optimization, it is possible for the only use of
855    a pseudo to be a parameter load from the stack with a REG_EQUIV note.
856    Regclass handles this case specially and does not assign any costs to the
857    pseudo.  The pseudo then ends up using the last class before ALL_REGS.
858    Thus we must not let either PR_REGS or BR_REGS be the last class.  The
859    testcase for this is gcc.c-torture/execute/va-arg-7.c.  */
860 enum reg_class
861 {
862   NO_REGS,
863   PR_REGS,
864   BR_REGS,
865   AR_M_REGS,
866   AR_I_REGS,
867   ADDL_REGS,
868   GR_REGS,
869   FR_REGS,
870   GR_AND_BR_REGS,
871   GR_AND_FR_REGS,
872   ALL_REGS,
873   LIM_REG_CLASSES
874 };
875
876 #define GENERAL_REGS GR_REGS
877
878 /* The number of distinct register classes.  */
879 #define N_REG_CLASSES ((int) LIM_REG_CLASSES)
880
881 /* An initializer containing the names of the register classes as C string
882    constants.  These names are used in writing some of the debugging dumps.  */
883 #define REG_CLASS_NAMES \
884 { "NO_REGS", "PR_REGS", "BR_REGS", "AR_M_REGS", "AR_I_REGS", \
885   "ADDL_REGS", "GR_REGS", "FR_REGS", \
886   "GR_AND_BR_REGS", "GR_AND_FR_REGS", "ALL_REGS" }
887
888 /* An initializer containing the contents of the register classes, as integers
889    which are bit masks.  The Nth integer specifies the contents of class N.
890    The way the integer MASK is interpreted is that register R is in the class
891    if `MASK & (1 << R)' is 1.  */
892 #define REG_CLASS_CONTENTS \
893 {                                                       \
894   /* NO_REGS.  */                                       \
895   { 0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
896     0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
897     0x00000000, 0x00000000, 0x0000 },                   \
898   /* PR_REGS.  */                                       \
899   { 0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
900     0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
901     0xFFFFFFFF, 0xFFFFFFFF, 0x0000 },                   \
902   /* BR_REGS.  */                                       \
903   { 0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
904     0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
905     0x00000000, 0x00000000, 0x00FF },                   \
906   /* AR_M_REGS.  */                                     \
907   { 0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
908     0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
909     0x00000000, 0x00000000, 0x0600 },                   \
910   /* AR_I_REGS.  */                                     \
911   { 0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
912     0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
913     0x00000000, 0x00000000, 0x3800 },                   \
914   /* ADDL_REGS.  */                                     \
915   { 0x0000000F, 0x00000000, 0x00000000, 0x00000000,     \
916     0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
917     0x00000000, 0x00000000, 0x0000 },                   \
918   /* GR_REGS.  */                                       \
919   { 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF,     \
920     0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
921     0x00000000, 0x00000000, 0x0100 },                   \
922   /* FR_REGS.  */                                       \
923   { 0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
924     0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF,     \
925     0x00000000, 0x00000000, 0x0000 },                   \
926   /* GR_AND_BR_REGS.  */                                \
927   { 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF,     \
928     0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
929     0x00000000, 0x00000000, 0x01FF },                   \
930   /* GR_AND_FR_REGS.  */                                \
931   { 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF,     \
932     0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF,     \
933     0x00000000, 0x00000000, 0x0100 },                   \
934   /* ALL_REGS.  */                                      \
935   { 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF,     \
936     0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF,     \
937     0xFFFFFFFF, 0xFFFFFFFF, 0x3FFF },                   \
938 }
939
940 /* A C expression whose value is a register class containing hard register
941    REGNO.  In general there is more than one such class; choose a class which
942    is "minimal", meaning that no smaller class also contains the register.  */
943 /* The NO_REGS case is primarily for the benefit of rws_access_reg, which
944    may call here with private (invalid) register numbers, such as
945    REG_VOLATILE.  */
946 #define REGNO_REG_CLASS(REGNO) \
947 (ADDL_REGNO_P (REGNO) ? ADDL_REGS       \
948  : GENERAL_REGNO_P (REGNO) ? GR_REGS    \
949  : FR_REGNO_P (REGNO) ? FR_REGS         \
950  : PR_REGNO_P (REGNO) ? PR_REGS         \
951  : BR_REGNO_P (REGNO) ? BR_REGS         \
952  : AR_M_REGNO_P (REGNO) ? AR_M_REGS     \
953  : AR_I_REGNO_P (REGNO) ? AR_I_REGS     \
954  : NO_REGS)
955
956 /* A macro whose definition is the name of the class to which a valid base
957    register must belong.  A base register is one used in an address which is
958    the register value plus a displacement.  */
959 #define BASE_REG_CLASS GENERAL_REGS
960
961 /* A macro whose definition is the name of the class to which a valid index
962    register must belong.  An index register is one used in an address where its
963    value is either multiplied by a scale factor or added to another register
964    (as well as added to a displacement).  This is needed for POST_MODIFY.  */
965 #define INDEX_REG_CLASS GENERAL_REGS
966
967 /* A C expression which defines the machine-dependent operand constraint
968    letters for register classes.  If CHAR is such a letter, the value should be
969    the register class corresponding to it.  Otherwise, the value should be
970    `NO_REGS'.  The register letter `r', corresponding to class `GENERAL_REGS',
971    will not be passed to this macro; you do not need to handle it.  */
972
973 #define REG_CLASS_FROM_LETTER(CHAR) \
974 ((CHAR) == 'f' ? FR_REGS                \
975  : (CHAR) == 'a' ? ADDL_REGS            \
976  : (CHAR) == 'b' ? BR_REGS              \
977  : (CHAR) == 'c' ? PR_REGS              \
978  : (CHAR) == 'd' ? AR_M_REGS            \
979  : (CHAR) == 'e' ? AR_I_REGS            \
980  : NO_REGS)
981
982 /* A C expression which is nonzero if register number NUM is suitable for use
983    as a base register in operand addresses.  It may be either a suitable hard
984    register or a pseudo register that has been allocated such a hard reg.  */
985 #define REGNO_OK_FOR_BASE_P(REGNO) \
986   (GENERAL_REGNO_P (REGNO) || GENERAL_REGNO_P (reg_renumber[REGNO]))
987
988 /* A C expression which is nonzero if register number NUM is suitable for use
989    as an index register in operand addresses.  It may be either a suitable hard
990    register or a pseudo register that has been allocated such a hard reg.
991    This is needed for POST_MODIFY.  */
992 #define REGNO_OK_FOR_INDEX_P(NUM) REGNO_OK_FOR_BASE_P (NUM)
993
994 /* A C expression that places additional restrictions on the register class to
995    use when it is necessary to copy value X into a register in class CLASS.
996    The value is a register class; perhaps CLASS, or perhaps another, smaller
997    class.  */
998
999 /* Don't allow volatile mem reloads into floating point registers.  This
1000    is defined to force reload to choose the r/m case instead of the f/f case
1001    when reloading (set (reg fX) (mem/v)).
1002
1003    Do not reload expressions into AR regs.  */
1004
1005 #define PREFERRED_RELOAD_CLASS(X, CLASS) \
1006   (CLASS == FR_REGS && GET_CODE (X) == MEM && MEM_VOLATILE_P (X) ? NO_REGS   \
1007    : CLASS == FR_REGS && GET_CODE (X) == CONST_DOUBLE ? NO_REGS              \
1008    : GET_RTX_CLASS (GET_CODE (X)) != 'o'                                     \
1009      && (CLASS == AR_M_REGS || CLASS == AR_I_REGS) ? NO_REGS                 \
1010    : CLASS)
1011
1012 /* You should define this macro to indicate to the reload phase that it may
1013    need to allocate at least one register for a reload in addition to the
1014    register to contain the data.  Specifically, if copying X to a register
1015    CLASS in MODE requires an intermediate register, you should define this
1016    to return the largest register class all of whose registers can be used
1017    as intermediate registers or scratch registers.  */
1018
1019 #define SECONDARY_RELOAD_CLASS(CLASS, MODE, X) \
1020  ia64_secondary_reload_class (CLASS, MODE, X)
1021
1022 /* Certain machines have the property that some registers cannot be copied to
1023    some other registers without using memory.  Define this macro on those
1024    machines to be a C expression that is nonzero if objects of mode M in
1025    registers of CLASS1 can only be copied to registers of class CLASS2 by
1026    storing a register of CLASS1 into memory and loading that memory location
1027    into a register of CLASS2.  */
1028
1029 #if 0
1030 /* ??? May need this, but since we've disallowed XFmode in GR_REGS,
1031    I'm not quite sure how it could be invoked.  The normal problems
1032    with unions should be solved with the addressof fiddling done by
1033    movxf and friends.  */
1034 #define SECONDARY_MEMORY_NEEDED(CLASS1, CLASS2, MODE)                   \
1035   ((MODE) == XFmode && (((CLASS1) == GR_REGS && (CLASS2) == FR_REGS)    \
1036                         || ((CLASS1) == FR_REGS && (CLASS2) == GR_REGS)))
1037 #endif
1038
1039 /* A C expression for the maximum number of consecutive registers of
1040    class CLASS needed to hold a value of mode MODE.
1041    This is closely related to the macro `HARD_REGNO_NREGS'.  */
1042
1043 #define CLASS_MAX_NREGS(CLASS, MODE) \
1044   ((MODE) == BImode && (CLASS) == PR_REGS ? 2                   \
1045    : ((CLASS) == FR_REGS && (MODE) == XFmode) ? 1               \
1046    : (GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD)
1047
1048 /* In FP regs, we can't change FP values to integer values and vice
1049    versa, but we can change e.g. DImode to SImode.  */
1050
1051 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS)       \
1052   (GET_MODE_CLASS (FROM) != GET_MODE_CLASS (TO)         \
1053    ? reg_classes_intersect_p (CLASS, FR_REGS) : 0)
1054
1055 /* A C expression that defines the machine-dependent operand constraint
1056    letters (`I', `J', `K', .. 'P') that specify particular ranges of
1057    integer values.  */
1058
1059 /* 14 bit signed immediate for arithmetic instructions.  */
1060 #define CONST_OK_FOR_I(VALUE) \
1061   ((unsigned HOST_WIDE_INT)(VALUE) + 0x2000 < 0x4000)
1062 /* 22 bit signed immediate for arith instructions with r0/r1/r2/r3 source.  */
1063 #define CONST_OK_FOR_J(VALUE) \
1064   ((unsigned HOST_WIDE_INT)(VALUE) + 0x200000 < 0x400000)
1065 /* 8 bit signed immediate for logical instructions.  */
1066 #define CONST_OK_FOR_K(VALUE) ((unsigned HOST_WIDE_INT)(VALUE) + 0x80 < 0x100)
1067 /* 8 bit adjusted signed immediate for compare pseudo-ops.  */
1068 #define CONST_OK_FOR_L(VALUE) ((unsigned HOST_WIDE_INT)(VALUE) + 0x7F < 0x100)
1069 /* 6 bit unsigned immediate for shift counts.  */
1070 #define CONST_OK_FOR_M(VALUE) ((unsigned HOST_WIDE_INT)(VALUE) < 0x40)
1071 /* 9 bit signed immediate for load/store post-increments.  */
1072 #define CONST_OK_FOR_N(VALUE) ((unsigned HOST_WIDE_INT)(VALUE) + 0x100 < 0x200)
1073 /* 0 for r0.  Used by Linux kernel, do not change.  */
1074 #define CONST_OK_FOR_O(VALUE) ((VALUE) == 0)
1075 /* 0 or -1 for dep instruction.  */
1076 #define CONST_OK_FOR_P(VALUE) ((VALUE) == 0 || (VALUE) == -1)
1077
1078 #define CONST_OK_FOR_LETTER_P(VALUE, C) \
1079 ((C) == 'I' ? CONST_OK_FOR_I (VALUE)            \
1080  : (C) == 'J' ? CONST_OK_FOR_J (VALUE)          \
1081  : (C) == 'K' ? CONST_OK_FOR_K (VALUE)          \
1082  : (C) == 'L' ? CONST_OK_FOR_L (VALUE)          \
1083  : (C) == 'M' ? CONST_OK_FOR_M (VALUE)          \
1084  : (C) == 'N' ? CONST_OK_FOR_N (VALUE)          \
1085  : (C) == 'O' ? CONST_OK_FOR_O (VALUE)          \
1086  : (C) == 'P' ? CONST_OK_FOR_P (VALUE)          \
1087  : 0)
1088
1089 /* A C expression that defines the machine-dependent operand constraint letters
1090    (`G', `H') that specify particular ranges of `const_double' values.  */
1091
1092 /* 0.0 and 1.0 for fr0 and fr1.  */
1093 #define CONST_DOUBLE_OK_FOR_G(VALUE) \
1094   ((VALUE) == CONST0_RTX (GET_MODE (VALUE))     \
1095    || (VALUE) == CONST1_RTX (GET_MODE (VALUE)))
1096
1097 #define CONST_DOUBLE_OK_FOR_LETTER_P(VALUE, C) \
1098   ((C) == 'G' ? CONST_DOUBLE_OK_FOR_G (VALUE) : 0)
1099
1100 /* A C expression that defines the optional machine-dependent constraint
1101    letters (`Q', `R', `S', `T', `U') that can be used to segregate specific
1102    types of operands, usually memory references, for the target machine.  */
1103
1104 /* Non-volatile memory for FP_REG loads/stores.  */
1105 #define CONSTRAINT_OK_FOR_Q(VALUE) \
1106   (memory_operand((VALUE), VOIDmode) && ! MEM_VOLATILE_P (VALUE))
1107 /* 1..4 for shladd arguments.  */
1108 #define CONSTRAINT_OK_FOR_R(VALUE) \
1109   (GET_CODE (VALUE) == CONST_INT && INTVAL (VALUE) >= 1 && INTVAL (VALUE) <= 4)
1110 /* Non-post-inc memory for asms and other unsavory creatures.  */
1111 #define CONSTRAINT_OK_FOR_S(VALUE)                              \
1112   (GET_CODE (VALUE) == MEM                                      \
1113    && GET_RTX_CLASS (GET_CODE (XEXP ((VALUE), 0))) != 'a'       \
1114    && (reload_in_progress || memory_operand ((VALUE), VOIDmode)))
1115 /* Symbol ref to small-address-area: */
1116 #define CONSTRAINT_OK_FOR_T(VALUE)                                              \
1117         (GET_CODE (VALUE) == SYMBOL_REF && SYMBOL_REF_SMALL_ADDR_P (VALUE))
1118
1119 #define EXTRA_CONSTRAINT(VALUE, C) \
1120   ((C) == 'Q' ? CONSTRAINT_OK_FOR_Q (VALUE)     \
1121    : (C) == 'R' ? CONSTRAINT_OK_FOR_R (VALUE)   \
1122    : (C) == 'S' ? CONSTRAINT_OK_FOR_S (VALUE)   \
1123    : (C) == 'T' ? CONSTRAINT_OK_FOR_T (VALUE)   \
1124    : 0)
1125 \f
1126 /* Basic Stack Layout */
1127
1128 /* Define this macro if pushing a word onto the stack moves the stack pointer
1129    to a smaller address.  */
1130 #define STACK_GROWS_DOWNWARD 1
1131
1132 /* Define this macro if the addresses of local variable slots are at negative
1133    offsets from the frame pointer.  */
1134 /* #define FRAME_GROWS_DOWNWARD */
1135
1136 /* Offset from the frame pointer to the first local variable slot to
1137    be allocated.  */
1138 #define STARTING_FRAME_OFFSET 0
1139
1140 /* Offset from the stack pointer register to the first location at which
1141    outgoing arguments are placed.  If not specified, the default value of zero
1142    is used.  This is the proper value for most machines.  */
1143 /* IA64 has a 16 byte scratch area that is at the bottom of the stack.  */
1144 #define STACK_POINTER_OFFSET 16
1145
1146 /* Offset from the argument pointer register to the first argument's address.
1147    On some machines it may depend on the data type of the function.  */
1148 #define FIRST_PARM_OFFSET(FUNDECL) 0
1149
1150 /* A C expression whose value is RTL representing the value of the return
1151    address for the frame COUNT steps up from the current frame, after the
1152    prologue.  */
1153
1154 /* ??? Frames other than zero would likely require interpreting the frame
1155    unwind info, so we don't try to support them.  We would also need to define
1156    DYNAMIC_CHAIN_ADDRESS and SETUP_FRAME_ADDRESS (for the reg stack flush).  */
1157
1158 #define RETURN_ADDR_RTX(COUNT, FRAME) \
1159   ia64_return_addr_rtx (COUNT, FRAME)
1160
1161 /* A C expression whose value is RTL representing the location of the incoming
1162    return address at the beginning of any function, before the prologue.  This
1163    RTL is either a `REG', indicating that the return value is saved in `REG',
1164    or a `MEM' representing a location in the stack.  This enables DWARF2
1165    unwind info for C++ EH.  */
1166 #define INCOMING_RETURN_ADDR_RTX gen_rtx_REG (VOIDmode, BR_REG (0))
1167
1168 /* ??? This is not defined because of three problems.
1169    1) dwarf2out.c assumes that DWARF_FRAME_RETURN_COLUMN fits in one byte.
1170    The default value is FIRST_PSEUDO_REGISTER which doesn't.  This can be
1171    worked around by setting PC_REGNUM to FR_REG (0) which is an otherwise
1172    unused register number.
1173    2) dwarf2out_frame_debug core dumps while processing prologue insns.  We
1174    need to refine which insns have RTX_FRAME_RELATED_P set and which don't.
1175    3) It isn't possible to turn off EH frame info by defining DWARF2_UNIND_INFO
1176    to zero, despite what the documentation implies, because it is tested in
1177    a few places with #ifdef instead of #if.  */
1178 #undef INCOMING_RETURN_ADDR_RTX
1179
1180 /* A C expression whose value is an integer giving the offset, in bytes, from
1181    the value of the stack pointer register to the top of the stack frame at the
1182    beginning of any function, before the prologue.  The top of the frame is
1183    defined to be the value of the stack pointer in the previous frame, just
1184    before the call instruction.  */
1185 #define INCOMING_FRAME_SP_OFFSET 0
1186
1187 \f
1188 /* Register That Address the Stack Frame.  */
1189
1190 /* The register number of the stack pointer register, which must also be a
1191    fixed register according to `FIXED_REGISTERS'.  On most machines, the
1192    hardware determines which register this is.  */
1193
1194 #define STACK_POINTER_REGNUM 12
1195
1196 /* The register number of the frame pointer register, which is used to access
1197    automatic variables in the stack frame.  On some machines, the hardware
1198    determines which register this is.  On other machines, you can choose any
1199    register you wish for this purpose.  */
1200
1201 #define FRAME_POINTER_REGNUM 328
1202
1203 /* Base register for access to local variables of the function.  */
1204 #define HARD_FRAME_POINTER_REGNUM  LOC_REG (79)
1205
1206 /* The register number of the arg pointer register, which is used to access the
1207    function's argument list.  */
1208 /* r0 won't otherwise be used, so put the always eliminated argument pointer
1209    in it.  */
1210 #define ARG_POINTER_REGNUM R_GR(0)
1211
1212 /* Due to the way varargs and argument spilling happens, the argument
1213    pointer is not 16-byte aligned like the stack pointer.  */
1214 #define INIT_EXPANDERS                                  \
1215   do {                                                  \
1216     if (cfun && cfun->emit->regno_pointer_align)        \
1217       REGNO_POINTER_ALIGN (ARG_POINTER_REGNUM) = 64;    \
1218   } while (0)
1219
1220 /* Register numbers used for passing a function's static chain pointer.  */
1221 /* ??? The ABI sez the static chain should be passed as a normal parameter.  */
1222 #define STATIC_CHAIN_REGNUM 15
1223 \f
1224 /* Eliminating the Frame Pointer and the Arg Pointer */
1225
1226 /* A C expression which is nonzero if a function must have and use a frame
1227    pointer.  This expression is evaluated in the reload pass.  If its value is
1228    nonzero the function will have a frame pointer.  */
1229 #define FRAME_POINTER_REQUIRED 0
1230
1231 /* Show we can debug even without a frame pointer.  */
1232 #define CAN_DEBUG_WITHOUT_FP
1233
1234 /* If defined, this macro specifies a table of register pairs used to eliminate
1235    unneeded registers that point into the stack frame.  */
1236
1237 #define ELIMINABLE_REGS                                                 \
1238 {                                                                       \
1239   {ARG_POINTER_REGNUM,   STACK_POINTER_REGNUM},                         \
1240   {ARG_POINTER_REGNUM,   HARD_FRAME_POINTER_REGNUM},                    \
1241   {FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},                         \
1242   {FRAME_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM},                    \
1243 }
1244
1245 /* A C expression that returns nonzero if the compiler is allowed to try to
1246    replace register number FROM with register number TO.  The frame pointer
1247    is automatically handled.  */
1248
1249 #define CAN_ELIMINATE(FROM, TO) \
1250   (TO == BR_REG (0) ? current_function_is_leaf : 1)
1251
1252 /* This macro is similar to `INITIAL_FRAME_POINTER_OFFSET'.  It
1253    specifies the initial difference between the specified pair of
1254    registers.  This macro must be defined if `ELIMINABLE_REGS' is
1255    defined.  */
1256 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
1257   ((OFFSET) = ia64_initial_elimination_offset ((FROM), (TO)))
1258 \f
1259 /* Passing Function Arguments on the Stack */
1260
1261 /* Define this macro if an argument declared in a prototype as an integral type
1262    smaller than `int' should actually be passed as an `int'.  In addition to
1263    avoiding errors in certain cases of mismatch, it also makes for better code
1264    on certain machines.  */
1265 /* ??? Investigate.  */
1266 /* #define PROMOTE_PROTOTYPES */
1267
1268 /* If defined, the maximum amount of space required for outgoing arguments will
1269    be computed and placed into the variable
1270    `current_function_outgoing_args_size'.  */
1271
1272 #define ACCUMULATE_OUTGOING_ARGS 1
1273
1274 /* A C expression that should indicate the number of bytes of its own arguments
1275    that a function pops on returning, or 0 if the function pops no arguments
1276    and the caller must therefore pop them all after the function returns.  */
1277
1278 #define RETURN_POPS_ARGS(FUNDECL, FUNTYPE, STACK_SIZE) 0
1279
1280 \f
1281 /* Function Arguments in Registers */
1282
1283 #define MAX_ARGUMENT_SLOTS 8
1284 #define MAX_INT_RETURN_SLOTS 4
1285 #define GR_ARG_FIRST IN_REG (0)
1286 #define GR_RET_FIRST GR_REG (8)
1287 #define GR_RET_LAST  GR_REG (11)
1288 #define FR_ARG_FIRST FR_REG (8)
1289 #define FR_RET_FIRST FR_REG (8)
1290 #define FR_RET_LAST  FR_REG (15)
1291 #define AR_ARG_FIRST OUT_REG (0)
1292
1293 /* A C expression that controls whether a function argument is passed in a
1294    register, and which register.  */
1295
1296 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
1297   ia64_function_arg (&CUM, MODE, TYPE, NAMED, 0)
1298
1299 /* Define this macro if the target machine has "register windows", so that the
1300    register in which a function sees an arguments is not necessarily the same
1301    as the one in which the caller passed the argument.  */
1302
1303 #define FUNCTION_INCOMING_ARG(CUM, MODE, TYPE, NAMED) \
1304   ia64_function_arg (&CUM, MODE, TYPE, NAMED, 1)
1305
1306 /* A C expression for the number of words, at the beginning of an argument,
1307    must be put in registers.  The value must be zero for arguments that are
1308    passed entirely in registers or that are entirely pushed on the stack.  */
1309
1310 #define FUNCTION_ARG_PARTIAL_NREGS(CUM, MODE, TYPE, NAMED) \
1311  ia64_function_arg_partial_nregs (&CUM, MODE, TYPE, NAMED)
1312
1313 /* A C expression that indicates when an argument must be passed by reference.
1314    If nonzero for an argument, a copy of that argument is made in memory and a
1315    pointer to the argument is passed instead of the argument itself.  The
1316    pointer is passed in whatever way is appropriate for passing a pointer to
1317    that type.  */
1318
1319 #define FUNCTION_ARG_PASS_BY_REFERENCE(CUM, MODE, TYPE, NAMED) \
1320   ia64_function_arg_pass_by_reference (&CUM, MODE, TYPE, NAMED)
1321
1322 /* A C type for declaring a variable that is used as the first argument of
1323    `FUNCTION_ARG' and other related values.  For some target machines, the type
1324    `int' suffices and can hold the number of bytes of argument so far.  */
1325
1326 typedef struct ia64_args
1327 {
1328   int words;                    /* # words of arguments so far  */
1329   int int_regs;                 /* # GR registers used so far  */
1330   int fp_regs;                  /* # FR registers used so far  */
1331   int prototype;                /* whether function prototyped  */
1332 } CUMULATIVE_ARGS;
1333
1334 /* A C statement (sans semicolon) for initializing the variable CUM for the
1335    state at the beginning of the argument list.  */
1336
1337 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT) \
1338 do {                                                                    \
1339   (CUM).words = 0;                                                      \
1340   (CUM).int_regs = 0;                                                   \
1341   (CUM).fp_regs = 0;                                                    \
1342   (CUM).prototype = ((FNTYPE) && TYPE_ARG_TYPES (FNTYPE)) || (LIBNAME); \
1343 } while (0)
1344
1345 /* Like `INIT_CUMULATIVE_ARGS' but overrides it for the purposes of finding the
1346    arguments for the function being compiled.  If this macro is undefined,
1347    `INIT_CUMULATIVE_ARGS' is used instead.  */
1348
1349 /* We set prototype to true so that we never try to return a PARALLEL from
1350    function_arg.  */
1351 #define INIT_CUMULATIVE_INCOMING_ARGS(CUM, FNTYPE, LIBNAME) \
1352 do {                                                                    \
1353   (CUM).words = 0;                                                      \
1354   (CUM).int_regs = 0;                                                   \
1355   (CUM).fp_regs = 0;                                                    \
1356   (CUM).prototype = 1;                                                  \
1357 } while (0)
1358
1359 /* A C statement (sans semicolon) to update the summarizer variable CUM to
1360    advance past an argument in the argument list.  The values MODE, TYPE and
1361    NAMED describe that argument.  Once this is done, the variable CUM is
1362    suitable for analyzing the *following* argument with `FUNCTION_ARG'.  */
1363
1364 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED) \
1365  ia64_function_arg_advance (&CUM, MODE, TYPE, NAMED)
1366
1367 /* If defined, a C expression that gives the alignment boundary, in bits, of an
1368    argument with the specified mode and type.  */
1369
1370 /* Arguments with alignment larger than 8 bytes start at the next even
1371    boundary.  See ia64_function_arg.  */
1372
1373 #define FUNCTION_ARG_BOUNDARY(MODE, TYPE) \
1374   (((TYPE) ? (TYPE_ALIGN (TYPE) > 8 * BITS_PER_UNIT)            \
1375     : (((((MODE) == BLKmode                                     \
1376           ? int_size_in_bytes (TYPE) : GET_MODE_SIZE (MODE))    \
1377          + UNITS_PER_WORD - 1) / UNITS_PER_WORD) > 1))          \
1378     ? 128 : PARM_BOUNDARY)
1379
1380 /* A C expression that is nonzero if REGNO is the number of a hard register in
1381    which function arguments are sometimes passed.  This does *not* include
1382    implicit arguments such as the static chain and the structure-value address.
1383    On many machines, no registers can be used for this purpose since all
1384    function arguments are pushed on the stack.  */
1385 #define FUNCTION_ARG_REGNO_P(REGNO) \
1386 (((REGNO) >= AR_ARG_FIRST && (REGNO) < (AR_ARG_FIRST + MAX_ARGUMENT_SLOTS)) \
1387  || ((REGNO) >= FR_ARG_FIRST && (REGNO) < (FR_ARG_FIRST + MAX_ARGUMENT_SLOTS)))
1388 \f
1389 /* Implement `va_arg'.  */
1390 #define EXPAND_BUILTIN_VA_ARG(valist, type) \
1391   ia64_va_arg (valist, type)
1392 \f
1393 /* How Scalar Function Values are Returned */
1394
1395 /* A C expression to create an RTX representing the place where a function
1396    returns a value of data type VALTYPE.  */
1397
1398 #define FUNCTION_VALUE(VALTYPE, FUNC) \
1399   ia64_function_value (VALTYPE, FUNC)
1400
1401 /* A C expression to create an RTX representing the place where a library
1402    function returns a value of mode MODE.  */
1403
1404 #define LIBCALL_VALUE(MODE) \
1405   gen_rtx_REG (MODE,                                                    \
1406                (((GET_MODE_CLASS (MODE) == MODE_FLOAT                   \
1407                  || GET_MODE_CLASS (MODE) == MODE_COMPLEX_FLOAT) &&     \
1408                       (MODE) != TFmode) \
1409                 ? FR_RET_FIRST : GR_RET_FIRST))
1410
1411 /* A C expression that is nonzero if REGNO is the number of a hard register in
1412    which the values of called function may come back.  */
1413
1414 #define FUNCTION_VALUE_REGNO_P(REGNO)                           \
1415   (((REGNO) >= GR_RET_FIRST && (REGNO) <= GR_RET_LAST)          \
1416    || ((REGNO) >= FR_RET_FIRST && (REGNO) <= FR_RET_LAST))
1417
1418 \f
1419 /* How Large Values are Returned */
1420
1421 /* A nonzero value says to return the function value in memory, just as large
1422    structures are always returned.  */
1423
1424 #define RETURN_IN_MEMORY(TYPE) \
1425   ia64_return_in_memory (TYPE)
1426
1427 /* If you define this macro to be 0, then the conventions used for structure
1428    and union return values are decided by the `RETURN_IN_MEMORY' macro.  */
1429
1430 #define DEFAULT_PCC_STRUCT_RETURN 0
1431
1432 /* If the structure value address is passed in a register, then
1433    `STRUCT_VALUE_REGNUM' should be the number of that register.  */
1434
1435 #define STRUCT_VALUE_REGNUM GR_REG (8)
1436
1437 \f
1438 /* Caller-Saves Register Allocation */
1439
1440 /* A C expression to determine whether it is worthwhile to consider placing a
1441    pseudo-register in a call-clobbered hard register and saving and restoring
1442    it around each function call.  The expression should be 1 when this is worth
1443    doing, and 0 otherwise.
1444
1445    If you don't define this macro, a default is used which is good on most
1446    machines: `4 * CALLS < REFS'.  */
1447 /* ??? Investigate.  */
1448 /* #define CALLER_SAVE_PROFITABLE(REFS, CALLS) */
1449
1450 \f
1451 /* Function Entry and Exit */
1452
1453 /* Define this macro as a C expression that is nonzero if the return
1454    instruction or the function epilogue ignores the value of the stack pointer;
1455    in other words, if it is safe to delete an instruction to adjust the stack
1456    pointer before a return from the function.  */
1457
1458 #define EXIT_IGNORE_STACK 1
1459
1460 /* Define this macro as a C expression that is nonzero for registers
1461    used by the epilogue or the `return' pattern.  */
1462
1463 #define EPILOGUE_USES(REGNO) ia64_epilogue_uses (REGNO)
1464
1465 /* Nonzero for registers used by the exception handling mechanism.  */
1466
1467 #define EH_USES(REGNO) ia64_eh_uses (REGNO)
1468
1469 /* Output part N of a function descriptor for DECL.  For ia64, both
1470    words are emitted with a single relocation, so ignore N > 0.  */
1471 #define ASM_OUTPUT_FDESC(FILE, DECL, PART)                              \
1472 do {                                                                    \
1473   if ((PART) == 0)                                                      \
1474     {                                                                   \
1475       if (TARGET_ILP32)                                                 \
1476         fputs ("\tdata8.ua @iplt(", FILE);                              \
1477       else                                                              \
1478         fputs ("\tdata16.ua @iplt(", FILE);                             \
1479       assemble_name (FILE, XSTR (XEXP (DECL_RTL (DECL), 0), 0));        \
1480       fputs (")\n", FILE);                                              \
1481       if (TARGET_ILP32)                                                 \
1482         fputs ("\tdata8.ua 0\n", FILE);                                 \
1483     }                                                                   \
1484 } while (0)
1485 \f
1486 /* Generating Code for Profiling.  */
1487
1488 /* A C statement or compound statement to output to FILE some assembler code to
1489    call the profiling subroutine `mcount'.  */
1490
1491 #undef FUNCTION_PROFILER
1492 #define FUNCTION_PROFILER(FILE, LABELNO)                                \
1493 do {                                                                    \
1494   char buf[20];                                                         \
1495   ASM_GENERATE_INTERNAL_LABEL (buf, "LP", LABELNO);                     \
1496   fputs ("\talloc out0 = ar.pfs, 8, 0, 4, 0\n", FILE);                  \
1497   if (TARGET_AUTO_PIC)                                                  \
1498     fputs ("\tmovl out3 = @gprel(", FILE);                              \
1499   else                                                                  \
1500     fputs ("\taddl out3 = @ltoff(", FILE);                              \
1501   assemble_name (FILE, buf);                                            \
1502   if (TARGET_AUTO_PIC)                                                  \
1503     fputs (");;\n", FILE);                                              \
1504   else                                                                  \
1505     fputs ("), r1;;\n", FILE);                                          \
1506   fputs ("\tmov out1 = r1\n", FILE);                                    \
1507   fputs ("\tmov out2 = b0\n", FILE);                                    \
1508   fputs ("\tbr.call.sptk.many b0 = _mcount;;\n", FILE);                 \
1509 } while (0)
1510 \f
1511 /* Implementing the Varargs Macros.  */
1512
1513 /* Define this macro to store the anonymous register arguments into the stack
1514    so that all the arguments appear to have been passed consecutively on the
1515    stack.  */
1516
1517 #define SETUP_INCOMING_VARARGS(ARGS_SO_FAR, MODE, TYPE, PRETEND_ARGS_SIZE, SECOND_TIME) \
1518     ia64_setup_incoming_varargs (ARGS_SO_FAR, MODE, TYPE, & PRETEND_ARGS_SIZE, SECOND_TIME)
1519
1520 /* Define this macro if the location where a function argument is passed
1521    depends on whether or not it is a named argument.  */
1522
1523 #define STRICT_ARGUMENT_NAMING  1
1524
1525 \f
1526 /* Trampolines for Nested Functions.  */
1527
1528 /* We need 32 bytes, so we can save the sp, ar.rnat, ar.bsp, and ar.pfs of
1529    the function containing a non-local goto target.  */
1530
1531 #define STACK_SAVEAREA_MODE(LEVEL) \
1532   ((LEVEL) == SAVE_NONLOCAL ? OImode : Pmode)
1533
1534 /* Output assembler code for a block containing the constant parts of
1535    a trampoline, leaving space for the variable parts.
1536
1537    The trampoline should set the static chain pointer to value placed
1538    into the trampoline and should branch to the specified routine.
1539    To make the normal indirect-subroutine calling convention work,
1540    the trampoline must look like a function descriptor; the first
1541    word being the target address and the second being the target's
1542    global pointer.
1543
1544    We abuse the concept of a global pointer by arranging for it
1545    to point to the data we need to load.  The complete trampoline
1546    has the following form:
1547
1548                 +-------------------+ \
1549         TRAMP:  | __ia64_trampoline | |
1550                 +-------------------+  > fake function descriptor
1551                 | TRAMP+16          | |
1552                 +-------------------+ /
1553                 | target descriptor |
1554                 +-------------------+
1555                 | static link       |
1556                 +-------------------+
1557 */
1558
1559 /* A C expression for the size in bytes of the trampoline, as an integer.  */
1560
1561 #define TRAMPOLINE_SIZE         32
1562
1563 /* Alignment required for trampolines, in bits.  */
1564
1565 #define TRAMPOLINE_ALIGNMENT    64
1566
1567 /* A C statement to initialize the variable parts of a trampoline.  */
1568
1569 #define INITIALIZE_TRAMPOLINE(ADDR, FNADDR, STATIC_CHAIN) \
1570   ia64_initialize_trampoline((ADDR), (FNADDR), (STATIC_CHAIN))
1571 \f
1572 /* Implicit Calls to Library Routines */
1573
1574 /* Define this macro if GCC should generate calls to the System V (and ANSI
1575    C) library functions `memcpy' and `memset' rather than the BSD functions
1576    `bcopy' and `bzero'.  */
1577
1578 #define TARGET_MEM_FUNCTIONS
1579
1580 \f
1581 /* Addressing Modes */
1582
1583 /* Define this macro if the machine supports post-increment addressing.  */
1584
1585 #define HAVE_POST_INCREMENT 1
1586 #define HAVE_POST_DECREMENT 1
1587 #define HAVE_POST_MODIFY_DISP 1
1588 #define HAVE_POST_MODIFY_REG 1
1589
1590 /* A C expression that is 1 if the RTX X is a constant which is a valid
1591    address.  */
1592
1593 #define CONSTANT_ADDRESS_P(X) 0
1594
1595 /* The max number of registers that can appear in a valid memory address.  */
1596
1597 #define MAX_REGS_PER_ADDRESS 2
1598
1599 /* A C compound statement with a conditional `goto LABEL;' executed if X (an
1600    RTX) is a legitimate memory address on the target machine for a memory
1601    operand of mode MODE.  */
1602
1603 #define LEGITIMATE_ADDRESS_REG(X)                                       \
1604   ((GET_CODE (X) == REG && REG_OK_FOR_BASE_P (X))                       \
1605    || (GET_CODE (X) == SUBREG && GET_CODE (XEXP (X, 0)) == REG          \
1606        && REG_OK_FOR_BASE_P (XEXP (X, 0))))
1607
1608 #define LEGITIMATE_ADDRESS_DISP(R, X)                                   \
1609   (GET_CODE (X) == PLUS                                                 \
1610    && rtx_equal_p (R, XEXP (X, 0))                                      \
1611    && (LEGITIMATE_ADDRESS_REG (XEXP (X, 1))                             \
1612        || (GET_CODE (XEXP (X, 1)) == CONST_INT                          \
1613            && INTVAL (XEXP (X, 1)) >= -256                              \
1614            && INTVAL (XEXP (X, 1)) < 256)))
1615
1616 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, LABEL)                        \
1617 do {                                                                    \
1618   if (LEGITIMATE_ADDRESS_REG (X))                                       \
1619     goto LABEL;                                                         \
1620   else if ((GET_CODE (X) == POST_INC || GET_CODE (X) == POST_DEC)       \
1621            && LEGITIMATE_ADDRESS_REG (XEXP (X, 0))                      \
1622            && XEXP (X, 0) != arg_pointer_rtx)                           \
1623     goto LABEL;                                                         \
1624   else if (GET_CODE (X) == POST_MODIFY                                  \
1625            && LEGITIMATE_ADDRESS_REG (XEXP (X, 0))                      \
1626            && XEXP (X, 0) != arg_pointer_rtx                            \
1627            && LEGITIMATE_ADDRESS_DISP (XEXP (X, 0), XEXP (X, 1)))       \
1628     goto LABEL;                                                         \
1629 } while (0)
1630
1631 /* A C expression that is nonzero if X (assumed to be a `reg' RTX) is valid for
1632    use as a base register.  */
1633
1634 #ifdef REG_OK_STRICT
1635 #define REG_OK_FOR_BASE_P(X) REGNO_OK_FOR_BASE_P (REGNO (X))
1636 #else
1637 #define REG_OK_FOR_BASE_P(X) \
1638   (GENERAL_REGNO_P (REGNO (X)) || (REGNO (X) >= FIRST_PSEUDO_REGISTER))
1639 #endif
1640
1641 /* A C expression that is nonzero if X (assumed to be a `reg' RTX) is valid for
1642    use as an index register.  This is needed for POST_MODIFY.  */
1643
1644 #define REG_OK_FOR_INDEX_P(X) REG_OK_FOR_BASE_P (X)
1645
1646 /* A C compound statement that attempts to replace X with a valid memory
1647    address for an operand of mode MODE.
1648
1649    This must be present, but there is nothing useful to be done here.  */
1650
1651 #define LEGITIMIZE_ADDRESS(X, OLDX, MODE, WIN)
1652
1653 /* A C statement or compound statement with a conditional `goto LABEL;'
1654    executed if memory address X (an RTX) can have different meanings depending
1655    on the machine mode of the memory reference it is used for or if the address
1656    is valid for some modes but not others.  */
1657
1658 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR, LABEL)                       \
1659   if (GET_CODE (ADDR) == POST_DEC || GET_CODE (ADDR) == POST_INC)       \
1660     goto LABEL;
1661
1662 /* A C expression that is nonzero if X is a legitimate constant for an
1663    immediate operand on the target machine.  */
1664
1665 #define LEGITIMATE_CONSTANT_P(X) \
1666   (GET_CODE (X) != CONST_DOUBLE || GET_MODE (X) == VOIDmode     \
1667    || GET_MODE (X) == DImode || CONST_DOUBLE_OK_FOR_G (X))      \
1668
1669 \f
1670 /* Condition Code Status */
1671
1672 /* One some machines not all possible comparisons are defined, but you can
1673    convert an invalid comparison into a valid one.  */
1674 /* ??? Investigate.  See the alpha definition.  */
1675 /* #define CANONICALIZE_COMPARISON(CODE, OP0, OP1) */
1676
1677 \f
1678 /* Describing Relative Costs of Operations */
1679
1680 /* A C expression for the cost of moving data from a register in class FROM to
1681    one in class TO, using MODE.  */
1682
1683 #define REGISTER_MOVE_COST  ia64_register_move_cost
1684
1685 /* A C expression for the cost of moving data of mode M between a
1686    register and memory.  */
1687 #define MEMORY_MOVE_COST(MODE,CLASS,IN) \
1688   ((CLASS) == GENERAL_REGS || (CLASS) == FR_REGS \
1689    || (CLASS) == GR_AND_FR_REGS ? 4 : 10)
1690
1691 /* A C expression for the cost of a branch instruction.  A value of 1 is the
1692    default; other values are interpreted relative to that.  Used by the
1693    if-conversion code as max instruction count.  */
1694 /* ??? This requires investigation.  The primary effect might be how
1695    many additional insn groups we run into, vs how good the dynamic
1696    branch predictor is.  */
1697
1698 #define BRANCH_COST 6
1699
1700 /* Define this macro as a C expression which is nonzero if accessing less than
1701    a word of memory (i.e. a `char' or a `short') is no faster than accessing a
1702    word of memory.  */
1703
1704 #define SLOW_BYTE_ACCESS 1
1705
1706 /* Define this macro if it is as good or better to call a constant function
1707    address than to call an address kept in a register.
1708
1709    Indirect function calls are more expensive that direct function calls, so
1710    don't cse function addresses.  */
1711
1712 #define NO_FUNCTION_CSE
1713
1714 \f
1715 /* Dividing the output into sections.  */
1716
1717 /* A C expression whose value is a string containing the assembler operation
1718    that should precede instructions and read-only data.  */
1719
1720 #define TEXT_SECTION_ASM_OP "\t.text"
1721
1722 /* A C expression whose value is a string containing the assembler operation to
1723    identify the following data as writable initialized data.  */
1724
1725 #define DATA_SECTION_ASM_OP "\t.data"
1726
1727 /* If defined, a C expression whose value is a string containing the assembler
1728    operation to identify the following data as uninitialized global data.  */
1729
1730 #define BSS_SECTION_ASM_OP "\t.bss"
1731
1732 #define IA64_DEFAULT_GVALUE 8
1733 \f
1734 /* Position Independent Code.  */
1735
1736 /* The register number of the register used to address a table of static data
1737    addresses in memory.  */
1738
1739 /* ??? Should modify ia64.md to use pic_offset_table_rtx instead of
1740    gen_rtx_REG (DImode, 1).  */
1741
1742 /* ??? Should we set flag_pic?  Probably need to define
1743    LEGITIMIZE_PIC_OPERAND_P to make that work.  */
1744
1745 #define PIC_OFFSET_TABLE_REGNUM GR_REG (1)
1746
1747 /* Define this macro if the register defined by `PIC_OFFSET_TABLE_REGNUM' is
1748    clobbered by calls.  */
1749
1750 #define PIC_OFFSET_TABLE_REG_CALL_CLOBBERED
1751
1752 \f
1753 /* The Overall Framework of an Assembler File.  */
1754
1755 /* A C string constant describing how to begin a comment in the target
1756    assembler language.  The compiler assumes that the comment will end at the
1757    end of the line.  */
1758
1759 #define ASM_COMMENT_START "//"
1760
1761 /* A C string constant for text to be output before each `asm' statement or
1762    group of consecutive ones.  */
1763
1764 #define ASM_APP_ON (TARGET_GNU_AS ? "#APP\n" : "//APP\n")
1765
1766 /* A C string constant for text to be output after each `asm' statement or
1767    group of consecutive ones.  */
1768
1769 #define ASM_APP_OFF (TARGET_GNU_AS ? "#NO_APP\n" : "//NO_APP\n")
1770 \f
1771 /* Output of Uninitialized Variables.  */
1772
1773 /* This is all handled by svr4.h.  */
1774
1775 \f
1776 /* Output and Generation of Labels.  */
1777
1778 /* A C statement (sans semicolon) to output to the stdio stream STREAM the
1779    assembler definition of a label named NAME.  */
1780
1781 /* See the ASM_OUTPUT_LABELREF definition in sysv4.h for an explanation of
1782    why ia64_asm_output_label exists.  */
1783
1784 extern int ia64_asm_output_label;
1785 #define ASM_OUTPUT_LABEL(STREAM, NAME)                                  \
1786 do {                                                                    \
1787   ia64_asm_output_label = 1;                                            \
1788   assemble_name (STREAM, NAME);                                         \
1789   fputs (":\n", STREAM);                                                \
1790   ia64_asm_output_label = 0;                                            \
1791 } while (0)
1792
1793 /* Globalizing directive for a label.  */
1794 #define GLOBAL_ASM_OP "\t.global "
1795
1796 /* A C statement (sans semicolon) to output to the stdio stream STREAM any text
1797    necessary for declaring the name of an external symbol named NAME which is
1798    referenced in this compilation but not defined.  */
1799
1800 #define ASM_OUTPUT_EXTERNAL(FILE, DECL, NAME) \
1801   ia64_asm_output_external (FILE, DECL, NAME)
1802
1803 /* A C statement to store into the string STRING a label whose name is made
1804    from the string PREFIX and the number NUM.  */
1805
1806 #define ASM_GENERATE_INTERNAL_LABEL(LABEL, PREFIX, NUM) \
1807 do {                                                                    \
1808   sprintf (LABEL, "*.%s%d", PREFIX, NUM);                               \
1809 } while (0)
1810
1811 /* ??? Not sure if using a ? in the name for Intel as is safe.  */
1812
1813 #define ASM_PN_FORMAT (TARGET_GNU_AS ? "%s.%lu" : "%s?%lu")
1814
1815 /* A C statement to output to the stdio stream STREAM assembler code which
1816    defines (equates) the symbol NAME to have the value VALUE.  */
1817
1818 #define ASM_OUTPUT_DEF(STREAM, NAME, VALUE) \
1819 do {                                                                    \
1820   assemble_name (STREAM, NAME);                                         \
1821   fputs (" = ", STREAM);                                                \
1822   assemble_name (STREAM, VALUE);                                        \
1823   fputc ('\n', STREAM);                                                 \
1824 } while (0)
1825
1826 \f
1827 /* Macros Controlling Initialization Routines.  */
1828
1829 /* This is handled by svr4.h and sysv4.h.  */
1830
1831 \f
1832 /* Output of Assembler Instructions.  */
1833
1834 /* A C initializer containing the assembler's names for the machine registers,
1835    each one as a C string constant.  */
1836
1837 #define REGISTER_NAMES \
1838 {                                                                       \
1839   /* General registers.  */                                             \
1840   "ap", "r1", "r2", "r3", "r4", "r5", "r6", "r7", "r8", "r9",           \
1841   "r10", "r11", "r12", "r13", "r14", "r15", "r16", "r17", "r18", "r19", \
1842   "r20", "r21", "r22", "r23", "r24", "r25", "r26", "r27", "r28", "r29", \
1843   "r30", "r31",                                                         \
1844   /* Local registers.  */                                               \
1845   "loc0", "loc1", "loc2", "loc3", "loc4", "loc5", "loc6", "loc7",       \
1846   "loc8", "loc9", "loc10","loc11","loc12","loc13","loc14","loc15",      \
1847   "loc16","loc17","loc18","loc19","loc20","loc21","loc22","loc23",      \
1848   "loc24","loc25","loc26","loc27","loc28","loc29","loc30","loc31",      \
1849   "loc32","loc33","loc34","loc35","loc36","loc37","loc38","loc39",      \
1850   "loc40","loc41","loc42","loc43","loc44","loc45","loc46","loc47",      \
1851   "loc48","loc49","loc50","loc51","loc52","loc53","loc54","loc55",      \
1852   "loc56","loc57","loc58","loc59","loc60","loc61","loc62","loc63",      \
1853   "loc64","loc65","loc66","loc67","loc68","loc69","loc70","loc71",      \
1854   "loc72","loc73","loc74","loc75","loc76","loc77","loc78","loc79",      \
1855   /* Input registers.  */                                               \
1856   "in0",  "in1",  "in2",  "in3",  "in4",  "in5",  "in6",  "in7",        \
1857   /* Output registers.  */                                              \
1858   "out0", "out1", "out2", "out3", "out4", "out5", "out6", "out7",       \
1859   /* Floating-point registers.  */                                      \
1860   "f0", "f1", "f2", "f3", "f4", "f5", "f6", "f7", "f8", "f9",           \
1861   "f10", "f11", "f12", "f13", "f14", "f15", "f16", "f17", "f18", "f19", \
1862   "f20", "f21", "f22", "f23", "f24", "f25", "f26", "f27", "f28", "f29", \
1863   "f30", "f31", "f32", "f33", "f34", "f35", "f36", "f37", "f38", "f39", \
1864   "f40", "f41", "f42", "f43", "f44", "f45", "f46", "f47", "f48", "f49", \
1865   "f50", "f51", "f52", "f53", "f54", "f55", "f56", "f57", "f58", "f59", \
1866   "f60", "f61", "f62", "f63", "f64", "f65", "f66", "f67", "f68", "f69", \
1867   "f70", "f71", "f72", "f73", "f74", "f75", "f76", "f77", "f78", "f79", \
1868   "f80", "f81", "f82", "f83", "f84", "f85", "f86", "f87", "f88", "f89", \
1869   "f90", "f91", "f92", "f93", "f94", "f95", "f96", "f97", "f98", "f99", \
1870   "f100","f101","f102","f103","f104","f105","f106","f107","f108","f109",\
1871   "f110","f111","f112","f113","f114","f115","f116","f117","f118","f119",\
1872   "f120","f121","f122","f123","f124","f125","f126","f127",              \
1873   /* Predicate registers.  */                                           \
1874   "p0", "p1", "p2", "p3", "p4", "p5", "p6", "p7", "p8", "p9",           \
1875   "p10", "p11", "p12", "p13", "p14", "p15", "p16", "p17", "p18", "p19", \
1876   "p20", "p21", "p22", "p23", "p24", "p25", "p26", "p27", "p28", "p29", \
1877   "p30", "p31", "p32", "p33", "p34", "p35", "p36", "p37", "p38", "p39", \
1878   "p40", "p41", "p42", "p43", "p44", "p45", "p46", "p47", "p48", "p49", \
1879   "p50", "p51", "p52", "p53", "p54", "p55", "p56", "p57", "p58", "p59", \
1880   "p60", "p61", "p62", "p63",                                           \
1881   /* Branch registers.  */                                              \
1882   "b0", "b1", "b2", "b3", "b4", "b5", "b6", "b7",                       \
1883   /* Frame pointer.  Application registers.  */                         \
1884   "sfp", "ar.ccv", "ar.unat", "ar.pfs", "ar.lc", "ar.ec",       \
1885 }
1886
1887 /* If defined, a C initializer for an array of structures containing a name and
1888    a register number.  This macro defines additional names for hard registers,
1889    thus allowing the `asm' option in declarations to refer to registers using
1890    alternate names.  */
1891
1892 #define ADDITIONAL_REGISTER_NAMES \
1893 {                                                                       \
1894   { "gp", R_GR (1) },                                                   \
1895   { "sp", R_GR (12) },                                                  \
1896   { "in0", IN_REG (0) },                                                \
1897   { "in1", IN_REG (1) },                                                \
1898   { "in2", IN_REG (2) },                                                \
1899   { "in3", IN_REG (3) },                                                \
1900   { "in4", IN_REG (4) },                                                \
1901   { "in5", IN_REG (5) },                                                \
1902   { "in6", IN_REG (6) },                                                \
1903   { "in7", IN_REG (7) },                                                \
1904   { "out0", OUT_REG (0) },                                              \
1905   { "out1", OUT_REG (1) },                                              \
1906   { "out2", OUT_REG (2) },                                              \
1907   { "out3", OUT_REG (3) },                                              \
1908   { "out4", OUT_REG (4) },                                              \
1909   { "out5", OUT_REG (5) },                                              \
1910   { "out6", OUT_REG (6) },                                              \
1911   { "out7", OUT_REG (7) },                                              \
1912   { "loc0", LOC_REG (0) },                                              \
1913   { "loc1", LOC_REG (1) },                                              \
1914   { "loc2", LOC_REG (2) },                                              \
1915   { "loc3", LOC_REG (3) },                                              \
1916   { "loc4", LOC_REG (4) },                                              \
1917   { "loc5", LOC_REG (5) },                                              \
1918   { "loc6", LOC_REG (6) },                                              \
1919   { "loc7", LOC_REG (7) },                                              \
1920   { "loc8", LOC_REG (8) },                                              \
1921   { "loc9", LOC_REG (9) },                                              \
1922   { "loc10", LOC_REG (10) },                                            \
1923   { "loc11", LOC_REG (11) },                                            \
1924   { "loc12", LOC_REG (12) },                                            \
1925   { "loc13", LOC_REG (13) },                                            \
1926   { "loc14", LOC_REG (14) },                                            \
1927   { "loc15", LOC_REG (15) },                                            \
1928   { "loc16", LOC_REG (16) },                                            \
1929   { "loc17", LOC_REG (17) },                                            \
1930   { "loc18", LOC_REG (18) },                                            \
1931   { "loc19", LOC_REG (19) },                                            \
1932   { "loc20", LOC_REG (20) },                                            \
1933   { "loc21", LOC_REG (21) },                                            \
1934   { "loc22", LOC_REG (22) },                                            \
1935   { "loc23", LOC_REG (23) },                                            \
1936   { "loc24", LOC_REG (24) },                                            \
1937   { "loc25", LOC_REG (25) },                                            \
1938   { "loc26", LOC_REG (26) },                                            \
1939   { "loc27", LOC_REG (27) },                                            \
1940   { "loc28", LOC_REG (28) },                                            \
1941   { "loc29", LOC_REG (29) },                                            \
1942   { "loc30", LOC_REG (30) },                                            \
1943   { "loc31", LOC_REG (31) },                                            \
1944   { "loc32", LOC_REG (32) },                                            \
1945   { "loc33", LOC_REG (33) },                                            \
1946   { "loc34", LOC_REG (34) },                                            \
1947   { "loc35", LOC_REG (35) },                                            \
1948   { "loc36", LOC_REG (36) },                                            \
1949   { "loc37", LOC_REG (37) },                                            \
1950   { "loc38", LOC_REG (38) },                                            \
1951   { "loc39", LOC_REG (39) },                                            \
1952   { "loc40", LOC_REG (40) },                                            \
1953   { "loc41", LOC_REG (41) },                                            \
1954   { "loc42", LOC_REG (42) },                                            \
1955   { "loc43", LOC_REG (43) },                                            \
1956   { "loc44", LOC_REG (44) },                                            \
1957   { "loc45", LOC_REG (45) },                                            \
1958   { "loc46", LOC_REG (46) },                                            \
1959   { "loc47", LOC_REG (47) },                                            \
1960   { "loc48", LOC_REG (48) },                                            \
1961   { "loc49", LOC_REG (49) },                                            \
1962   { "loc50", LOC_REG (50) },                                            \
1963   { "loc51", LOC_REG (51) },                                            \
1964   { "loc52", LOC_REG (52) },                                            \
1965   { "loc53", LOC_REG (53) },                                            \
1966   { "loc54", LOC_REG (54) },                                            \
1967   { "loc55", LOC_REG (55) },                                            \
1968   { "loc56", LOC_REG (56) },                                            \
1969   { "loc57", LOC_REG (57) },                                            \
1970   { "loc58", LOC_REG (58) },                                            \
1971   { "loc59", LOC_REG (59) },                                            \
1972   { "loc60", LOC_REG (60) },                                            \
1973   { "loc61", LOC_REG (61) },                                            \
1974   { "loc62", LOC_REG (62) },                                            \
1975   { "loc63", LOC_REG (63) },                                            \
1976   { "loc64", LOC_REG (64) },                                            \
1977   { "loc65", LOC_REG (65) },                                            \
1978   { "loc66", LOC_REG (66) },                                            \
1979   { "loc67", LOC_REG (67) },                                            \
1980   { "loc68", LOC_REG (68) },                                            \
1981   { "loc69", LOC_REG (69) },                                            \
1982   { "loc70", LOC_REG (70) },                                            \
1983   { "loc71", LOC_REG (71) },                                            \
1984   { "loc72", LOC_REG (72) },                                            \
1985   { "loc73", LOC_REG (73) },                                            \
1986   { "loc74", LOC_REG (74) },                                            \
1987   { "loc75", LOC_REG (75) },                                            \
1988   { "loc76", LOC_REG (76) },                                            \
1989   { "loc77", LOC_REG (77) },                                            \
1990   { "loc78", LOC_REG (78) },                                            \
1991   { "loc79", LOC_REG (79) },                                            \
1992 }
1993
1994 /* Emit a dtp-relative reference to a TLS variable.  */
1995
1996 #ifdef HAVE_AS_TLS
1997 #define ASM_OUTPUT_DWARF_DTPREL(FILE, SIZE, X) \
1998   ia64_output_dwarf_dtprel (FILE, SIZE, X)
1999 #endif
2000
2001 /* A C compound statement to output to stdio stream STREAM the assembler syntax
2002    for an instruction operand X.  X is an RTL expression.  */
2003
2004 #define PRINT_OPERAND(STREAM, X, CODE) \
2005   ia64_print_operand (STREAM, X, CODE)
2006
2007 /* A C expression which evaluates to true if CODE is a valid punctuation
2008    character for use in the `PRINT_OPERAND' macro.  */
2009
2010 /* ??? Keep this around for now, as we might need it later.  */
2011
2012 #define PRINT_OPERAND_PUNCT_VALID_P(CODE) \
2013   ((CODE) == '+' || (CODE) == ',')
2014
2015 /* A C compound statement to output to stdio stream STREAM the assembler syntax
2016    for an instruction operand that is a memory reference whose address is X.  X
2017    is an RTL expression.  */
2018
2019 #define PRINT_OPERAND_ADDRESS(STREAM, X) \
2020   ia64_print_operand_address (STREAM, X)
2021
2022 /* If defined, C string expressions to be used for the `%R', `%L', `%U', and
2023    `%I' options of `asm_fprintf' (see `final.c').  */
2024
2025 #define REGISTER_PREFIX ""
2026 #define LOCAL_LABEL_PREFIX "."
2027 #define USER_LABEL_PREFIX ""
2028 #define IMMEDIATE_PREFIX ""
2029
2030 \f
2031 /* Output of dispatch tables.  */
2032
2033 /* This macro should be provided on machines where the addresses in a dispatch
2034    table are relative to the table's own address.  */
2035
2036 /* ??? Depends on the pointer size.  */
2037
2038 #define ASM_OUTPUT_ADDR_DIFF_ELT(STREAM, BODY, VALUE, REL)      \
2039   do {                                                          \
2040   if (TARGET_ILP32)                                             \
2041     fprintf (STREAM, "\tdata4 @pcrel(.L%d)\n", VALUE);          \
2042   else                                                          \
2043     fprintf (STREAM, "\tdata8 @pcrel(.L%d)\n", VALUE);          \
2044   } while (0)
2045
2046 /* This is how to output an element of a case-vector that is absolute.
2047    (Ia64 does not use such vectors, but we must define this macro anyway.)  */
2048
2049 #define ASM_OUTPUT_ADDR_VEC_ELT(STREAM, VALUE) abort ()
2050
2051 /* Jump tables only need 8 byte alignment.  */
2052
2053 #define ADDR_VEC_ALIGN(ADDR_VEC) 3
2054
2055 \f
2056 /* Assembler Commands for Exception Regions.  */
2057
2058 /* Select a format to encode pointers in exception handling data.  CODE
2059    is 0 for data, 1 for code labels, 2 for function pointers.  GLOBAL is
2060    true if the symbol may be affected by dynamic relocations.  */
2061 #define ASM_PREFERRED_EH_DATA_FORMAT(CODE,GLOBAL)       \
2062   (((CODE) == 1 ? DW_EH_PE_textrel : DW_EH_PE_datarel)  \
2063    | ((GLOBAL) ? DW_EH_PE_indirect : 0)                 \
2064    | (TARGET_ILP32 ? DW_EH_PE_udata4 : DW_EH_PE_udata8))
2065
2066 /* Handle special EH pointer encodings.  Absolute, pc-relative, and
2067    indirect are handled automatically.  */
2068 #define ASM_MAYBE_OUTPUT_ENCODED_ADDR_RTX(FILE, ENCODING, SIZE, ADDR, DONE) \
2069   do {                                                                  \
2070     const char *reltag = NULL;                                          \
2071     if (((ENCODING) & 0xF0) == DW_EH_PE_textrel)                        \
2072       reltag = "@segrel(";                                              \
2073     else if (((ENCODING) & 0xF0) == DW_EH_PE_datarel)                   \
2074       reltag = "@gprel(";                                               \
2075     if (reltag)                                                         \
2076       {                                                                 \
2077         fputs (integer_asm_op (SIZE, FALSE), FILE);                     \
2078         fputs (reltag, FILE);                                           \
2079         assemble_name (FILE, XSTR (ADDR, 0));                           \
2080         fputc (')', FILE);                                              \
2081         goto DONE;                                                      \
2082       }                                                                 \
2083   } while (0)
2084
2085 \f
2086 /* Assembler Commands for Alignment.  */
2087
2088 /* ??? Investigate.  */
2089
2090 /* The alignment (log base 2) to put in front of LABEL, which follows
2091    a BARRIER.  */
2092
2093 /* #define LABEL_ALIGN_AFTER_BARRIER(LABEL) */
2094
2095 /* The desired alignment for the location counter at the beginning
2096    of a loop.  */
2097
2098 /* #define LOOP_ALIGN(LABEL) */
2099
2100 /* Define this macro if `ASM_OUTPUT_SKIP' should not be used in the text
2101    section because it fails put zeros in the bytes that are skipped.  */
2102
2103 #define ASM_NO_SKIP_IN_TEXT 1
2104
2105 /* A C statement to output to the stdio stream STREAM an assembler command to
2106    advance the location counter to a multiple of 2 to the POWER bytes.  */
2107
2108 #define ASM_OUTPUT_ALIGN(STREAM, POWER) \
2109   fprintf (STREAM, "\t.align %d\n", 1<<(POWER))
2110
2111 \f
2112 /* Macros Affecting all Debug Formats.  */
2113
2114 /* This is handled in svr4.h and sysv4.h.  */
2115
2116 \f
2117 /* Specific Options for DBX Output.  */
2118
2119 /* This is handled by dbxelf.h which is included by svr4.h.  */
2120
2121 \f
2122 /* Open ended Hooks for DBX Output.  */
2123
2124 /* Likewise.  */
2125
2126 \f
2127 /* File names in DBX format.  */
2128
2129 /* Likewise.  */
2130
2131 \f
2132 /* Macros for SDB and Dwarf Output.  */
2133
2134 /* Define this macro if GCC should produce dwarf version 2 format debugging
2135    output in response to the `-g' option.  */
2136
2137 #define DWARF2_DEBUGGING_INFO 1
2138
2139 #define DWARF2_ASM_LINE_DEBUG_INFO (TARGET_DWARF2_ASM)
2140
2141 /* Use tags for debug info labels, so that they don't break instruction
2142    bundles.  This also avoids getting spurious DV warnings from the
2143    assembler.  This is similar to (*targetm.asm_out.internal_label), except that we
2144    add brackets around the label.  */
2145
2146 #define ASM_OUTPUT_DEBUG_LABEL(FILE, PREFIX, NUM) \
2147   fprintf (FILE, TARGET_GNU_AS ? "[.%s%d:]\n" : ".%s%d:\n", PREFIX, NUM)
2148
2149 /* Use section-relative relocations for debugging offsets.  Unlike other
2150    targets that fake this by putting the section VMA at 0, IA-64 has
2151    proper relocations for them.  */
2152 #define ASM_OUTPUT_DWARF_OFFSET(FILE, SIZE, LABEL)      \
2153   do {                                                  \
2154     fputs (integer_asm_op (SIZE, FALSE), FILE);         \
2155     fputs ("@secrel(", FILE);                           \
2156     assemble_name (FILE, LABEL);                        \
2157     fputc (')', FILE);                                  \
2158   } while (0)
2159
2160 /* Emit a PC-relative relocation.  */
2161 #define ASM_OUTPUT_DWARF_PCREL(FILE, SIZE, LABEL)       \
2162   do {                                                  \
2163     fputs (integer_asm_op (SIZE, FALSE), FILE);         \
2164     fputs ("@pcrel(", FILE);                            \
2165     assemble_name (FILE, LABEL);                        \
2166     fputc (')', FILE);                                  \
2167   } while (0)
2168 \f
2169 /* Register Renaming Parameters.  */
2170
2171 /* A C expression that is nonzero if hard register number REGNO2 can be
2172    considered for use as a rename register for REGNO1 */
2173
2174 #define HARD_REGNO_RENAME_OK(REGNO1,REGNO2) \
2175   ia64_hard_regno_rename_ok((REGNO1), (REGNO2))
2176
2177 \f
2178 /* Miscellaneous Parameters.  */
2179
2180 /* Flag to mark data that is in the small address area (addressable
2181    via "addl", that is, within a 2MByte offset of 0.  */
2182 #define SYMBOL_FLAG_SMALL_ADDR          (SYMBOL_FLAG_MACH_DEP << 0)
2183 #define SYMBOL_REF_SMALL_ADDR_P(X)      \
2184         ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_SMALL_ADDR) != 0)
2185
2186 /* Define this if you have defined special-purpose predicates in the file
2187    `MACHINE.c'.  For each predicate, list all rtl codes that can be in
2188    expressions matched by the predicate.  */
2189
2190 #define PREDICATE_CODES \
2191 { "call_operand", {SUBREG, REG, SYMBOL_REF}},                           \
2192 { "got_symbolic_operand", {SYMBOL_REF, CONST, LABEL_REF}},              \
2193 { "sdata_symbolic_operand", {SYMBOL_REF, CONST}},                       \
2194 { "small_addr_symbolic_operand", {SYMBOL_REF}},                         \
2195 { "symbolic_operand", {SYMBOL_REF, CONST, LABEL_REF}},                  \
2196 { "function_operand", {SYMBOL_REF}},                                    \
2197 { "setjmp_operand", {SYMBOL_REF}},                                      \
2198 { "destination_operand", {SUBREG, REG, MEM}},                           \
2199 { "not_postinc_memory_operand", {MEM}},                                 \
2200 { "move_operand", {SUBREG, REG, MEM, CONST_INT, CONST_DOUBLE,           \
2201                      CONSTANT_P_RTX, SYMBOL_REF, CONST, LABEL_REF}},    \
2202 { "gr_register_operand", {SUBREG, REG}},                                \
2203 { "fr_register_operand", {SUBREG, REG}},                                \
2204 { "grfr_register_operand", {SUBREG, REG}},                              \
2205 { "gr_nonimmediate_operand", {SUBREG, REG, MEM}},                       \
2206 { "fr_nonimmediate_operand", {SUBREG, REG, MEM}},                       \
2207 { "grfr_nonimmediate_operand", {SUBREG, REG, MEM}},                     \
2208 { "gr_reg_or_0_operand", {SUBREG, REG, CONST_INT}},                     \
2209 { "gr_reg_or_5bit_operand", {SUBREG, REG, CONST_INT, CONSTANT_P_RTX}},  \
2210 { "gr_reg_or_6bit_operand", {SUBREG, REG, CONST_INT, CONSTANT_P_RTX}},  \
2211 { "gr_reg_or_8bit_operand", {SUBREG, REG, CONST_INT, CONSTANT_P_RTX}},  \
2212 { "grfr_reg_or_8bit_operand", {SUBREG, REG, CONST_INT, CONSTANT_P_RTX}}, \
2213 { "gr_reg_or_8bit_adjusted_operand", {SUBREG, REG, CONST_INT,           \
2214                                      CONSTANT_P_RTX}},                  \
2215 { "gr_reg_or_8bit_and_adjusted_operand", {SUBREG, REG, CONST_INT,       \
2216                                          CONSTANT_P_RTX}},              \
2217 { "gr_reg_or_14bit_operand", {SUBREG, REG, CONST_INT, CONSTANT_P_RTX}}, \
2218 { "gr_reg_or_22bit_operand", {SUBREG, REG, CONST_INT, CONSTANT_P_RTX}}, \
2219 { "shift_count_operand", {SUBREG, REG, CONST_INT, CONSTANT_P_RTX}},     \
2220 { "shift_32bit_count_operand", {SUBREG, REG, CONST_INT,                 \
2221                                   CONSTANT_P_RTX}},                     \
2222 { "shladd_operand", {CONST_INT}},                                       \
2223 { "fetchadd_operand", {CONST_INT}},                                     \
2224 { "fr_reg_or_fp01_operand", {SUBREG, REG, CONST_DOUBLE}},               \
2225 { "normal_comparison_operator", {EQ, NE, GT, LE, GTU, LEU}},            \
2226 { "adjusted_comparison_operator", {LT, GE, LTU, GEU}},                  \
2227 { "signed_inequality_operator", {GE, GT, LE, LT}},                      \
2228 { "predicate_operator", {NE, EQ}},                                      \
2229 { "condop_operator", {PLUS, MINUS, IOR, XOR, AND}},                     \
2230 { "ar_lc_reg_operand", {REG}},                                          \
2231 { "ar_ccv_reg_operand", {REG}},                                         \
2232 { "ar_pfs_reg_operand", {REG}},                                         \
2233 { "general_xfmode_operand", {SUBREG, REG, CONST_DOUBLE, MEM}},          \
2234 { "destination_xfmode_operand", {SUBREG, REG, MEM}},                    \
2235 { "xfreg_or_fp01_operand", {REG, CONST_DOUBLE}},                        \
2236 { "basereg_operand", {SUBREG, REG}},
2237
2238 /* An alias for a machine mode name.  This is the machine mode that elements of
2239    a jump-table should have.  */
2240
2241 #define CASE_VECTOR_MODE ptr_mode
2242
2243 /* Define as C expression which evaluates to nonzero if the tablejump
2244    instruction expects the table to contain offsets from the address of the
2245    table.  */
2246
2247 #define CASE_VECTOR_PC_RELATIVE 1
2248
2249 /* Define this macro if operations between registers with integral mode smaller
2250    than a word are always performed on the entire register.  */
2251
2252 #define WORD_REGISTER_OPERATIONS
2253
2254 /* Define this macro to be a C expression indicating when insns that read
2255    memory in MODE, an integral mode narrower than a word, set the bits outside
2256    of MODE to be either the sign-extension or the zero-extension of the data
2257    read.  */
2258
2259 #define LOAD_EXTEND_OP(MODE) ZERO_EXTEND
2260
2261 /* The maximum number of bytes that a single instruction can move quickly from
2262    memory to memory.  */
2263 #define MOVE_MAX 8
2264
2265 /* A C expression which is nonzero if on this machine it is safe to "convert"
2266    an integer of INPREC bits to one of OUTPREC bits (where OUTPREC is smaller
2267    than INPREC) by merely operating on it as if it had only OUTPREC bits.  */
2268
2269 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
2270
2271 /* A C expression describing the value returned by a comparison operator with
2272    an integral mode and stored by a store-flag instruction (`sCOND') when the
2273    condition is true.  */
2274
2275 /* ??? Investigate using STORE_FLAG_VALUE of -1 instead of 1.  */
2276
2277 /* An alias for the machine mode for pointers.  */
2278
2279 /* ??? This would change if we had ILP32 support.  */
2280
2281 #define Pmode DImode
2282
2283 /* An alias for the machine mode used for memory references to functions being
2284    called, in `call' RTL expressions.  */
2285
2286 #define FUNCTION_MODE Pmode
2287
2288 /* Define this macro to handle System V style pragmas: #pragma pack and
2289    #pragma weak.  Note, #pragma weak will only be supported if SUPPORT_WEAK is
2290    defined.  */
2291
2292 /* If this architecture supports prefetch, define this to be the number of
2293    prefetch commands that can be executed in parallel.
2294
2295    ??? This number is bogus and needs to be replaced before the value is
2296    actually used in optimizations.  */
2297
2298 #define SIMULTANEOUS_PREFETCHES 6
2299
2300 /* If this architecture supports prefetch, define this to be the size of
2301    the cache line that is prefetched.  */
2302
2303 #define PREFETCH_BLOCK 32
2304
2305 #define HANDLE_SYSV_PRAGMA 1
2306
2307 /* A C expression for the maximum number of instructions to execute via
2308    conditional execution instructions instead of a branch.  A value of
2309    BRANCH_COST+1 is the default if the machine does not use
2310    cc0, and 1 if it does use cc0.  */
2311 /* ??? Investigate.  */
2312 #define MAX_CONDITIONAL_EXECUTE 12
2313
2314 extern int ia64_final_schedule;
2315
2316 #define IA64_UNWIND_INFO        1
2317 #define IA64_UNWIND_EMIT(f,i)   process_for_unwind_directive (f,i)
2318
2319 #define EH_RETURN_DATA_REGNO(N) ((N) < 4 ? (N) + 15 : INVALID_REGNUM)
2320
2321 /* This function contains machine specific function data.  */
2322 struct machine_function GTY(())
2323 {
2324   /* The new stack pointer when unwinding from EH.  */
2325   rtx ia64_eh_epilogue_sp;
2326
2327   /* The new bsp value when unwinding from EH.  */
2328   rtx ia64_eh_epilogue_bsp;
2329
2330   /* The GP value save register.  */
2331   rtx ia64_gp_save;
2332
2333   /* The number of varargs registers to save.  */
2334   int n_varargs;
2335 };
2336
2337
2338 enum ia64_builtins
2339 {
2340   IA64_BUILTIN_SYNCHRONIZE,
2341
2342   IA64_BUILTIN_FETCH_AND_ADD_SI,
2343   IA64_BUILTIN_FETCH_AND_SUB_SI,
2344   IA64_BUILTIN_FETCH_AND_OR_SI,
2345   IA64_BUILTIN_FETCH_AND_AND_SI,
2346   IA64_BUILTIN_FETCH_AND_XOR_SI,
2347   IA64_BUILTIN_FETCH_AND_NAND_SI,
2348
2349   IA64_BUILTIN_ADD_AND_FETCH_SI,
2350   IA64_BUILTIN_SUB_AND_FETCH_SI,
2351   IA64_BUILTIN_OR_AND_FETCH_SI,
2352   IA64_BUILTIN_AND_AND_FETCH_SI,
2353   IA64_BUILTIN_XOR_AND_FETCH_SI,
2354   IA64_BUILTIN_NAND_AND_FETCH_SI,
2355
2356   IA64_BUILTIN_BOOL_COMPARE_AND_SWAP_SI,
2357   IA64_BUILTIN_VAL_COMPARE_AND_SWAP_SI,
2358
2359   IA64_BUILTIN_SYNCHRONIZE_SI,
2360
2361   IA64_BUILTIN_LOCK_TEST_AND_SET_SI,
2362
2363   IA64_BUILTIN_LOCK_RELEASE_SI,
2364
2365   IA64_BUILTIN_FETCH_AND_ADD_DI,
2366   IA64_BUILTIN_FETCH_AND_SUB_DI,
2367   IA64_BUILTIN_FETCH_AND_OR_DI,
2368   IA64_BUILTIN_FETCH_AND_AND_DI,
2369   IA64_BUILTIN_FETCH_AND_XOR_DI,
2370   IA64_BUILTIN_FETCH_AND_NAND_DI,
2371
2372   IA64_BUILTIN_ADD_AND_FETCH_DI,
2373   IA64_BUILTIN_SUB_AND_FETCH_DI,
2374   IA64_BUILTIN_OR_AND_FETCH_DI,
2375   IA64_BUILTIN_AND_AND_FETCH_DI,
2376   IA64_BUILTIN_XOR_AND_FETCH_DI,
2377   IA64_BUILTIN_NAND_AND_FETCH_DI,
2378
2379   IA64_BUILTIN_BOOL_COMPARE_AND_SWAP_DI,
2380   IA64_BUILTIN_VAL_COMPARE_AND_SWAP_DI,
2381
2382   IA64_BUILTIN_SYNCHRONIZE_DI,
2383
2384   IA64_BUILTIN_LOCK_TEST_AND_SET_DI,
2385
2386   IA64_BUILTIN_LOCK_RELEASE_DI,
2387
2388   IA64_BUILTIN_BSP,
2389   IA64_BUILTIN_FLUSHRS
2390 };
2391
2392 /* Codes for expand_compare_and_swap and expand_swap_and_compare.  */
2393 enum fetchop_code {
2394   IA64_ADD_OP, IA64_SUB_OP, IA64_OR_OP, IA64_AND_OP, IA64_XOR_OP, IA64_NAND_OP
2395 };
2396
2397 #define DONT_USE_BUILTIN_SETJMP
2398
2399 /* Output any profiling code before the prologue.  */
2400
2401 #undef  PROFILE_BEFORE_PROLOGUE
2402 #define PROFILE_BEFORE_PROLOGUE 1
2403
2404 \f
2405
2406 /* Switch on code for querying unit reservations.  */
2407 #define CPU_UNITS_QUERY 1
2408
2409 /* End of ia64.h */