OSDN Git Service

gcc/
[pf3gnuchains/gcc-fork.git] / gcc / config / ia64 / ia64.h
1 /* Definitions of target machine GNU compiler.  IA-64 version.
2    Copyright (C) 1999, 2000, 2001, 2002, 2003, 2004, 2005, 2006, 2007, 2008,
3    2009, 2010 Free Software Foundation, Inc.
4    Contributed by James E. Wilson <wilson@cygnus.com> and
5                   David Mosberger <davidm@hpl.hp.com>.
6
7 This file is part of GCC.
8
9 GCC is free software; you can redistribute it and/or modify
10 it under the terms of the GNU General Public License as published by
11 the Free Software Foundation; either version 3, or (at your option)
12 any later version.
13
14 GCC is distributed in the hope that it will be useful,
15 but WITHOUT ANY WARRANTY; without even the implied warranty of
16 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17 GNU General Public License for more details.
18
19 You should have received a copy of the GNU General Public License
20 along with GCC; see the file COPYING3.  If not see
21 <http://www.gnu.org/licenses/>.  */
22
23 /* ??? Look at ABI group documents for list of preprocessor macros and
24    other features required for ABI compliance.  */
25
26 /* ??? Functions containing a non-local goto target save many registers.  Why?
27    See for instance execute/920428-2.c.  */
28
29 \f
30 /* Run-time target specifications */
31
32 /* Target CPU builtins.  */
33 #define TARGET_CPU_CPP_BUILTINS()               \
34 do {                                            \
35         builtin_assert("cpu=ia64");             \
36         builtin_assert("machine=ia64");         \
37         builtin_define("__ia64");               \
38         builtin_define("__ia64__");             \
39         builtin_define("__itanium__");          \
40         if (TARGET_BIG_ENDIAN)                  \
41           builtin_define("__BIG_ENDIAN__");     \
42 } while (0)
43
44 #ifndef SUBTARGET_EXTRA_SPECS
45 #define SUBTARGET_EXTRA_SPECS
46 #endif
47
48 #define EXTRA_SPECS \
49   { "asm_extra", ASM_EXTRA_SPEC }, \
50   SUBTARGET_EXTRA_SPECS
51
52 #define CC1_SPEC "%(cc1_cpu) "
53
54 #define ASM_EXTRA_SPEC ""
55
56 #define SWITCH_TAKES_ARG(CHAR)                                          \
57   (DEFAULT_SWITCH_TAKES_ARG (CHAR) || (CHAR) == 'G')
58
59 /* Variables which are this size or smaller are put in the sdata/sbss
60    sections.  */
61 extern unsigned int ia64_section_threshold;
62
63 /* If the assembler supports thread-local storage, assume that the
64    system does as well.  If a particular target system has an
65    assembler that supports TLS -- but the rest of the system does not
66    support TLS -- that system should explicit define TARGET_HAVE_TLS
67    to false in its own configuration file.  */
68 #if !defined(TARGET_HAVE_TLS) && defined(HAVE_AS_TLS)
69 #define TARGET_HAVE_TLS true
70 #endif
71
72 #define TARGET_TLS14            (ia64_tls_size == 14)
73 #define TARGET_TLS22            (ia64_tls_size == 22)
74 #define TARGET_TLS64            (ia64_tls_size == 64)
75
76 #define TARGET_HPUX             0
77 #define TARGET_HPUX_LD          0
78
79 #define TARGET_ABI_OPEN_VMS 0
80
81 #ifndef TARGET_ILP32
82 #define TARGET_ILP32 0
83 #endif
84
85 #ifndef HAVE_AS_LTOFFX_LDXMOV_RELOCS
86 #define HAVE_AS_LTOFFX_LDXMOV_RELOCS 0
87 #endif
88
89 /* Values for TARGET_INLINE_FLOAT_DIV, TARGET_INLINE_INT_DIV, and
90    TARGET_INLINE_SQRT.  */
91
92 enum ia64_inline_type
93 {
94   INL_NO = 0,
95   INL_MIN_LAT = 1,
96   INL_MAX_THR = 2
97 };
98
99 /* Default target_flags if no switches are specified  */
100
101 #ifndef TARGET_DEFAULT
102 #define TARGET_DEFAULT (MASK_DWARF2_ASM | MASK_FUSED_MADD)
103 #endif
104
105 #ifndef TARGET_CPU_DEFAULT
106 #define TARGET_CPU_DEFAULT 0
107 #endif
108
109 /* Which processor to schedule for. The cpu attribute defines a list
110    that mirrors this list, so changes to ia64.md must be made at the
111    same time.  */
112
113 enum processor_type
114 {
115   PROCESSOR_ITANIUM,                    /* Original Itanium.  */
116   PROCESSOR_ITANIUM2,
117   PROCESSOR_max
118 };
119
120 extern enum processor_type ia64_tune;
121 \f
122 /* Driver configuration */
123
124 /* A C string constant that tells the GCC driver program options to pass to
125    `cc1'.  It can also specify how to translate options you give to GCC into
126    options for GCC to pass to the `cc1'.  */
127
128 #undef CC1_SPEC
129 #define CC1_SPEC "%{G*}"
130
131 /* A C string constant that tells the GCC driver program options to pass to
132    `cc1plus'.  It can also specify how to translate options you give to GCC
133    into options for GCC to pass to the `cc1plus'.  */
134
135 /* #define CC1PLUS_SPEC "" */
136 \f
137 /* Storage Layout */
138
139 /* Define this macro to have the value 1 if the most significant bit in a byte
140    has the lowest number; otherwise define it to have the value zero.  */
141
142 #define BITS_BIG_ENDIAN 0
143
144 #define BYTES_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
145
146 /* Define this macro to have the value 1 if, in a multiword object, the most
147    significant word has the lowest number.  */
148
149 #define WORDS_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
150
151 #define UNITS_PER_WORD 8
152
153 #define POINTER_SIZE (TARGET_ILP32 ? 32 : 64)
154
155 /* A C expression whose value is zero if pointers that need to be extended
156    from being `POINTER_SIZE' bits wide to `Pmode' are sign-extended and one if
157    they are zero-extended and negative one if there is a ptr_extend operation.
158
159    You need not define this macro if the `POINTER_SIZE' is equal to the width
160    of `Pmode'.  */
161 /* Need this for 32-bit pointers, see hpux.h for setting it.  */
162 /* #define POINTERS_EXTEND_UNSIGNED */
163
164 /* A macro to update MODE and UNSIGNEDP when an object whose type is TYPE and
165    which has the specified mode and signedness is to be stored in a register.
166    This macro is only called when TYPE is a scalar type.  */
167 #define PROMOTE_MODE(MODE,UNSIGNEDP,TYPE)                               \
168 do                                                                      \
169   {                                                                     \
170     if (GET_MODE_CLASS (MODE) == MODE_INT                               \
171         && GET_MODE_SIZE (MODE) < 4)                                    \
172       (MODE) = SImode;                                                  \
173   }                                                                     \
174 while (0)
175
176 #define PARM_BOUNDARY 64
177
178 /* Define this macro if you wish to preserve a certain alignment for the stack
179    pointer.  The definition is a C expression for the desired alignment
180    (measured in bits).  */
181
182 #define STACK_BOUNDARY 128
183
184 /* Align frames on double word boundaries */
185 #ifndef IA64_STACK_ALIGN
186 #define IA64_STACK_ALIGN(LOC) (((LOC) + 15) & ~15)
187 #endif
188
189 #define FUNCTION_BOUNDARY 128
190
191 /* Optional x86 80-bit float, quad-precision 128-bit float, and quad-word
192    128-bit integers all require 128-bit alignment.  */
193 #define BIGGEST_ALIGNMENT 128
194
195 /* If defined, a C expression to compute the alignment for a static variable.
196    TYPE is the data type, and ALIGN is the alignment that the object
197    would ordinarily have.  The value of this macro is used instead of that
198    alignment to align the object.  */
199
200 #define DATA_ALIGNMENT(TYPE, ALIGN)             \
201   (TREE_CODE (TYPE) == ARRAY_TYPE               \
202    && TYPE_MODE (TREE_TYPE (TYPE)) == QImode    \
203    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
204
205 /* If defined, a C expression to compute the alignment given to a constant that
206    is being placed in memory.  CONSTANT is the constant and ALIGN is the
207    alignment that the object would ordinarily have.  The value of this macro is
208    used instead of that alignment to align the object.  */
209
210 #define CONSTANT_ALIGNMENT(EXP, ALIGN)  \
211   (TREE_CODE (EXP) == STRING_CST        \
212    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
213
214 #define STRICT_ALIGNMENT 1
215
216 /* Define this if you wish to imitate the way many other C compilers handle
217    alignment of bitfields and the structures that contain them.
218    The behavior is that the type written for a bit-field (`int', `short', or
219    other integer type) imposes an alignment for the entire structure, as if the
220    structure really did contain an ordinary field of that type.  In addition,
221    the bit-field is placed within the structure so that it would fit within such
222    a field, not crossing a boundary for it.  */
223 #define PCC_BITFIELD_TYPE_MATTERS 1
224
225 /* An integer expression for the size in bits of the largest integer machine
226    mode that should actually be used.  */
227
228 /* Allow pairs of registers to be used, which is the intent of the default.  */
229 #define MAX_FIXED_MODE_SIZE GET_MODE_BITSIZE (TImode)
230
231 /* By default, the C++ compiler will use function addresses in the
232    vtable entries.  Setting this nonzero tells the compiler to use
233    function descriptors instead.  The value of this macro says how
234    many words wide the descriptor is (normally 2).  It is assumed
235    that the address of a function descriptor may be treated as a
236    pointer to a function.
237
238    For reasons known only to HP, the vtable entries (as opposed to
239    normal function descriptors) are 16 bytes wide in 32-bit mode as
240    well, even though the 3rd and 4th words are unused.  */
241 #define TARGET_VTABLE_USES_DESCRIPTORS (TARGET_ILP32 ? 4 : 2)
242
243 /* Due to silliness in the HPUX linker, vtable entries must be
244    8-byte aligned even in 32-bit mode.  Rather than create multiple
245    ABIs, force this restriction on everyone else too.  */
246 #define TARGET_VTABLE_ENTRY_ALIGN  64
247
248 /* Due to the above, we need extra padding for the data entries below 0
249    to retain the alignment of the descriptors.  */
250 #define TARGET_VTABLE_DATA_ENTRY_DISTANCE (TARGET_ILP32 ? 2 : 1)
251 \f
252 /* Layout of Source Language Data Types */
253
254 #define INT_TYPE_SIZE 32
255
256 #define SHORT_TYPE_SIZE 16
257
258 #define LONG_TYPE_SIZE (TARGET_ILP32 ? 32 : 64)
259
260 #define LONG_LONG_TYPE_SIZE 64
261
262 #define FLOAT_TYPE_SIZE 32
263
264 #define DOUBLE_TYPE_SIZE 64
265
266 /* long double is XFmode normally, and TFmode for HPUX.  It should be
267    TFmode for VMS as well but we only support up to DFmode now.  */
268 #define LONG_DOUBLE_TYPE_SIZE \
269   (TARGET_HPUX ? 128 \
270    : TARGET_ABI_OPEN_VMS ? 64 \
271    : 80)
272
273 /* We always want the XFmode operations from libgcc2.c, except on VMS
274    where this yields references to unimplemented "insns".  */
275 #define LIBGCC2_LONG_DOUBLE_TYPE_SIZE  (TARGET_ABI_OPEN_VMS ? 64 : 80)
276
277
278 /* On HP-UX, we use the l suffix for TFmode in libgcc2.c.  */
279 #define LIBGCC2_TF_CEXT l
280
281 #define DEFAULT_SIGNED_CHAR 1
282
283 /* A C expression for a string describing the name of the data type to use for
284    size values.  The typedef name `size_t' is defined using the contents of the
285    string.  */
286 /* ??? Needs to be defined for P64 code.  */
287 /* #define SIZE_TYPE */
288
289 /* A C expression for a string describing the name of the data type to use for
290    the result of subtracting two pointers.  The typedef name `ptrdiff_t' is
291    defined using the contents of the string.  See `SIZE_TYPE' above for more
292    information.  */
293 /* ??? Needs to be defined for P64 code.  */
294 /* #define PTRDIFF_TYPE */
295
296 /* A C expression for a string describing the name of the data type to use for
297    wide characters.  The typedef name `wchar_t' is defined using the contents
298    of the string.  See `SIZE_TYPE' above for more information.  */
299 /* #define WCHAR_TYPE */
300
301 /* A C expression for the size in bits of the data type for wide characters.
302    This is used in `cpp', which cannot make use of `WCHAR_TYPE'.  */
303 /* #define WCHAR_TYPE_SIZE */
304
305 \f
306 /* Register Basics */
307
308 /* Number of hardware registers known to the compiler.
309    We have 128 general registers, 128 floating point registers,
310    64 predicate registers, 8 branch registers, one frame pointer,
311    and several "application" registers.  */
312
313 #define FIRST_PSEUDO_REGISTER 334
314
315 /* Ranges for the various kinds of registers.  */
316 #define ADDL_REGNO_P(REGNO) ((unsigned HOST_WIDE_INT) (REGNO) <= 3)
317 #define GR_REGNO_P(REGNO) ((unsigned HOST_WIDE_INT) (REGNO) <= 127)
318 #define FR_REGNO_P(REGNO) ((REGNO) >= 128 && (REGNO) <= 255)
319 #define FP_REGNO_P(REGNO) ((REGNO) >= 128 && (REGNO) <= 254 && (REGNO) != 159)
320 #define PR_REGNO_P(REGNO) ((REGNO) >= 256 && (REGNO) <= 319)
321 #define BR_REGNO_P(REGNO) ((REGNO) >= 320 && (REGNO) <= 327)
322 #define GENERAL_REGNO_P(REGNO) \
323   (GR_REGNO_P (REGNO) || (REGNO) == FRAME_POINTER_REGNUM)
324
325 #define GR_REG(REGNO) ((REGNO) + 0)
326 #define FR_REG(REGNO) ((REGNO) + 128)
327 #define PR_REG(REGNO) ((REGNO) + 256)
328 #define BR_REG(REGNO) ((REGNO) + 320)
329 #define OUT_REG(REGNO) ((REGNO) + 120)
330 #define IN_REG(REGNO) ((REGNO) + 112)
331 #define LOC_REG(REGNO) ((REGNO) + 32)
332
333 #define AR_CCV_REGNUM   329
334 #define AR_UNAT_REGNUM  330
335 #define AR_PFS_REGNUM   331
336 #define AR_LC_REGNUM    332
337 #define AR_EC_REGNUM    333
338
339 #define IN_REGNO_P(REGNO) ((REGNO) >= IN_REG (0) && (REGNO) <= IN_REG (7))
340 #define LOC_REGNO_P(REGNO) ((REGNO) >= LOC_REG (0) && (REGNO) <= LOC_REG (79))
341 #define OUT_REGNO_P(REGNO) ((REGNO) >= OUT_REG (0) && (REGNO) <= OUT_REG (7))
342
343 #define AR_M_REGNO_P(REGNO) ((REGNO) == AR_CCV_REGNUM \
344                              || (REGNO) == AR_UNAT_REGNUM)
345 #define AR_I_REGNO_P(REGNO) ((REGNO) >= AR_PFS_REGNUM \
346                              && (REGNO) < FIRST_PSEUDO_REGISTER)
347 #define AR_REGNO_P(REGNO) ((REGNO) >= AR_CCV_REGNUM \
348                            && (REGNO) < FIRST_PSEUDO_REGISTER)
349
350
351 /* ??? Don't really need two sets of macros.  I like this one better because
352    it is less typing.  */
353 #define R_GR(REGNO) GR_REG (REGNO)
354 #define R_FR(REGNO) FR_REG (REGNO)
355 #define R_PR(REGNO) PR_REG (REGNO)
356 #define R_BR(REGNO) BR_REG (REGNO)
357
358 /* An initializer that says which registers are used for fixed purposes all
359    throughout the compiled code and are therefore not available for general
360    allocation.
361
362    r0: constant 0
363    r1: global pointer (gp)
364    r12: stack pointer (sp)
365    r13: thread pointer (tp)
366    f0: constant 0.0
367    f1: constant 1.0
368    p0: constant true
369    fp: eliminable frame pointer */
370
371 /* The last 16 stacked regs are reserved for the 8 input and 8 output
372    registers.  */
373
374 #define FIXED_REGISTERS \
375 { /* General registers.  */                             \
376   1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 0, 0,       \
377   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
378   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
379   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
380   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
381   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
382   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
383   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
384   /* Floating-point registers.  */                      \
385   1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
386   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
387   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
388   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
389   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
390   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
391   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
392   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
393   /* Predicate registers.  */                           \
394   1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
395   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
396   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
397   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
398   /* Branch registers.  */                              \
399   0, 0, 0, 0, 0, 0, 0, 0,                               \
400   /*FP CCV UNAT PFS LC EC */                            \
401      1,  1,   1,  1, 1, 1                               \
402  }
403
404 /* Like `FIXED_REGISTERS' but has 1 for each register that is clobbered
405    (in general) by function calls as well as for fixed registers.  This
406    macro therefore identifies the registers that are not available for
407    general allocation of values that must live across function calls.  */
408
409 #define CALL_USED_REGISTERS \
410 { /* General registers.  */                             \
411   1, 1, 1, 1, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 1, 1,       \
412   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
413   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
414   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
415   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
416   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
417   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
418   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 1, 1,       \
419   /* Floating-point registers.  */                      \
420   1, 1, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
421   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
422   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
423   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
424   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
425   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
426   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
427   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
428   /* Predicate registers.  */                           \
429   1, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
430   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
431   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
432   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
433   /* Branch registers.  */                              \
434   1, 0, 0, 0, 0, 0, 1, 1,                               \
435   /*FP CCV UNAT PFS LC EC */                            \
436      1,  1,   1,  1, 1, 1                               \
437 }
438
439 /* Like `CALL_USED_REGISTERS' but used to overcome a historical
440    problem which makes CALL_USED_REGISTERS *always* include
441    all the FIXED_REGISTERS.  Until this problem has been
442    resolved this macro can be used to overcome this situation.
443    In particular, block_propagate() requires this list
444    be accurate, or we can remove registers which should be live.
445    This macro is used in regs_invalidated_by_call.  */
446
447 #define CALL_REALLY_USED_REGISTERS \
448 { /* General registers.  */                             \
449   0, 1, 1, 1, 0, 0, 0, 0, 1, 1, 1, 1, 0, 0, 1, 1,       \
450   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
451   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
452   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
453   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
454   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
455   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
456   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 1, 1,       \
457   /* Floating-point registers.  */                      \
458   0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
459   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
460   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
461   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
462   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
463   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
464   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
465   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
466   /* Predicate registers.  */                           \
467   0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,       \
468   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
469   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
470   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,       \
471   /* Branch registers.  */                              \
472   1, 0, 0, 0, 0, 0, 1, 1,                               \
473   /*FP CCV UNAT PFS LC EC */                            \
474      0,  1,   0,  1, 0, 0                               \
475 }
476
477
478 /* Define this macro if the target machine has register windows.  This C
479    expression returns the register number as seen by the called function
480    corresponding to the register number OUT as seen by the calling function.
481    Return OUT if register number OUT is not an outbound register.  */
482
483 #define INCOMING_REGNO(OUT) \
484   ((unsigned) ((OUT) - OUT_REG (0)) < 8 ? IN_REG ((OUT) - OUT_REG (0)) : (OUT))
485
486 /* Define this macro if the target machine has register windows.  This C
487    expression returns the register number as seen by the calling function
488    corresponding to the register number IN as seen by the called function.
489    Return IN if register number IN is not an inbound register.  */
490
491 #define OUTGOING_REGNO(IN) \
492   ((unsigned) ((IN) - IN_REG (0)) < 8 ? OUT_REG ((IN) - IN_REG (0)) : (IN))
493
494 /* Define this macro if the target machine has register windows.  This
495    C expression returns true if the register is call-saved but is in the
496    register window.  */
497
498 #define LOCAL_REGNO(REGNO) \
499   (IN_REGNO_P (REGNO) || LOC_REGNO_P (REGNO))
500
501 /* We define CCImode in ia64-modes.def so we need a selector.  */
502
503 #define SELECT_CC_MODE(OP,X,Y)  CCmode
504 \f
505 /* Order of allocation of registers */
506
507 /* If defined, an initializer for a vector of integers, containing the numbers
508    of hard registers in the order in which GCC should prefer to use them
509    (from most preferred to least).
510
511    If this macro is not defined, registers are used lowest numbered first (all
512    else being equal).
513
514    One use of this macro is on machines where the highest numbered registers
515    must always be saved and the save-multiple-registers instruction supports
516    only sequences of consecutive registers.  On such machines, define
517    `REG_ALLOC_ORDER' to be an initializer that lists the highest numbered
518    allocatable register first.  */
519
520 /* ??? Should the GR return value registers come before or after the rest
521    of the caller-save GRs?  */
522
523 #define REG_ALLOC_ORDER                                                    \
524 {                                                                          \
525   /* Caller-saved general registers.  */                                   \
526   R_GR (14), R_GR (15), R_GR (16), R_GR (17),                              \
527   R_GR (18), R_GR (19), R_GR (20), R_GR (21), R_GR (22), R_GR (23),        \
528   R_GR (24), R_GR (25), R_GR (26), R_GR (27), R_GR (28), R_GR (29),        \
529   R_GR (30), R_GR (31),                                                    \
530   /* Output registers.  */                                                 \
531   R_GR (120), R_GR (121), R_GR (122), R_GR (123), R_GR (124), R_GR (125),  \
532   R_GR (126), R_GR (127),                                                  \
533   /* Caller-saved general registers, also used for return values.  */      \
534   R_GR (8), R_GR (9), R_GR (10), R_GR (11),                                \
535   /* addl caller-saved general registers.  */                              \
536   R_GR (2), R_GR (3),                                                      \
537   /* Caller-saved FP registers.  */                                        \
538   R_FR (6), R_FR (7),                                                      \
539   /* Caller-saved FP registers, used for parameters and return values.  */ \
540   R_FR (8), R_FR (9), R_FR (10), R_FR (11),                                \
541   R_FR (12), R_FR (13), R_FR (14), R_FR (15),                              \
542   /* Rotating caller-saved FP registers.  */                               \
543   R_FR (32), R_FR (33), R_FR (34), R_FR (35),                              \
544   R_FR (36), R_FR (37), R_FR (38), R_FR (39), R_FR (40), R_FR (41),        \
545   R_FR (42), R_FR (43), R_FR (44), R_FR (45), R_FR (46), R_FR (47),        \
546   R_FR (48), R_FR (49), R_FR (50), R_FR (51), R_FR (52), R_FR (53),        \
547   R_FR (54), R_FR (55), R_FR (56), R_FR (57), R_FR (58), R_FR (59),        \
548   R_FR (60), R_FR (61), R_FR (62), R_FR (63), R_FR (64), R_FR (65),        \
549   R_FR (66), R_FR (67), R_FR (68), R_FR (69), R_FR (70), R_FR (71),        \
550   R_FR (72), R_FR (73), R_FR (74), R_FR (75), R_FR (76), R_FR (77),        \
551   R_FR (78), R_FR (79), R_FR (80), R_FR (81), R_FR (82), R_FR (83),        \
552   R_FR (84), R_FR (85), R_FR (86), R_FR (87), R_FR (88), R_FR (89),        \
553   R_FR (90), R_FR (91), R_FR (92), R_FR (93), R_FR (94), R_FR (95),        \
554   R_FR (96), R_FR (97), R_FR (98), R_FR (99), R_FR (100), R_FR (101),      \
555   R_FR (102), R_FR (103), R_FR (104), R_FR (105), R_FR (106), R_FR (107),  \
556   R_FR (108), R_FR (109), R_FR (110), R_FR (111), R_FR (112), R_FR (113),  \
557   R_FR (114), R_FR (115), R_FR (116), R_FR (117), R_FR (118), R_FR (119),  \
558   R_FR (120), R_FR (121), R_FR (122), R_FR (123), R_FR (124), R_FR (125),  \
559   R_FR (126), R_FR (127),                                                  \
560   /* Caller-saved predicate registers.  */                                 \
561   R_PR (6), R_PR (7), R_PR (8), R_PR (9), R_PR (10), R_PR (11),            \
562   R_PR (12), R_PR (13), R_PR (14), R_PR (15),                              \
563   /* Rotating caller-saved predicate registers.  */                        \
564   R_PR (16), R_PR (17),                                                    \
565   R_PR (18), R_PR (19), R_PR (20), R_PR (21), R_PR (22), R_PR (23),        \
566   R_PR (24), R_PR (25), R_PR (26), R_PR (27), R_PR (28), R_PR (29),        \
567   R_PR (30), R_PR (31), R_PR (32), R_PR (33), R_PR (34), R_PR (35),        \
568   R_PR (36), R_PR (37), R_PR (38), R_PR (39), R_PR (40), R_PR (41),        \
569   R_PR (42), R_PR (43), R_PR (44), R_PR (45), R_PR (46), R_PR (47),        \
570   R_PR (48), R_PR (49), R_PR (50), R_PR (51), R_PR (52), R_PR (53),        \
571   R_PR (54), R_PR (55), R_PR (56), R_PR (57), R_PR (58), R_PR (59),        \
572   R_PR (60), R_PR (61), R_PR (62), R_PR (63),                              \
573   /* Caller-saved branch registers.  */                                    \
574   R_BR (6), R_BR (7),                                                      \
575                                                                            \
576   /* Stacked callee-saved general registers.  */                           \
577   R_GR (32), R_GR (33), R_GR (34), R_GR (35),                              \
578   R_GR (36), R_GR (37), R_GR (38), R_GR (39), R_GR (40), R_GR (41),        \
579   R_GR (42), R_GR (43), R_GR (44), R_GR (45), R_GR (46), R_GR (47),        \
580   R_GR (48), R_GR (49), R_GR (50), R_GR (51), R_GR (52), R_GR (53),        \
581   R_GR (54), R_GR (55), R_GR (56), R_GR (57), R_GR (58), R_GR (59),        \
582   R_GR (60), R_GR (61), R_GR (62), R_GR (63), R_GR (64), R_GR (65),        \
583   R_GR (66), R_GR (67), R_GR (68), R_GR (69), R_GR (70), R_GR (71),        \
584   R_GR (72), R_GR (73), R_GR (74), R_GR (75), R_GR (76), R_GR (77),        \
585   R_GR (78), R_GR (79), R_GR (80), R_GR (81), R_GR (82), R_GR (83),        \
586   R_GR (84), R_GR (85), R_GR (86), R_GR (87), R_GR (88), R_GR (89),        \
587   R_GR (90), R_GR (91), R_GR (92), R_GR (93), R_GR (94), R_GR (95),        \
588   R_GR (96), R_GR (97), R_GR (98), R_GR (99), R_GR (100), R_GR (101),      \
589   R_GR (102), R_GR (103), R_GR (104), R_GR (105), R_GR (106), R_GR (107),  \
590   R_GR (108),                                                              \
591   /* Input registers.  */                                                  \
592   R_GR (112), R_GR (113), R_GR (114), R_GR (115), R_GR (116), R_GR (117),  \
593   R_GR (118), R_GR (119),                                                  \
594   /* Callee-saved general registers.  */                                   \
595   R_GR (4), R_GR (5), R_GR (6), R_GR (7),                                  \
596   /* Callee-saved FP registers.  */                                        \
597   R_FR (2), R_FR (3), R_FR (4), R_FR (5), R_FR (16), R_FR (17),            \
598   R_FR (18), R_FR (19), R_FR (20), R_FR (21), R_FR (22), R_FR (23),        \
599   R_FR (24), R_FR (25), R_FR (26), R_FR (27), R_FR (28), R_FR (29),        \
600   R_FR (30), R_FR (31),                                                    \
601   /* Callee-saved predicate registers.  */                                 \
602   R_PR (1), R_PR (2), R_PR (3), R_PR (4), R_PR (5),                        \
603   /* Callee-saved branch registers.  */                                    \
604   R_BR (1), R_BR (2), R_BR (3), R_BR (4), R_BR (5),                        \
605                                                                            \
606   /* ??? Stacked registers reserved for fp, rp, and ar.pfs.  */            \
607   R_GR (109), R_GR (110), R_GR (111),                                      \
608                                                                            \
609   /* Special general registers.  */                                        \
610   R_GR (0), R_GR (1), R_GR (12), R_GR (13),                                \
611   /* Special FP registers.  */                                             \
612   R_FR (0), R_FR (1),                                                      \
613   /* Special predicate registers.  */                                      \
614   R_PR (0),                                                                \
615   /* Special branch registers.  */                                         \
616   R_BR (0),                                                                \
617   /* Other fixed registers.  */                                            \
618   FRAME_POINTER_REGNUM,                                                    \
619   AR_CCV_REGNUM, AR_UNAT_REGNUM, AR_PFS_REGNUM, AR_LC_REGNUM,              \
620   AR_EC_REGNUM                                                             \
621 }
622 \f
623 /* How Values Fit in Registers */
624
625 /* A C expression for the number of consecutive hard registers, starting at
626    register number REGNO, required to hold a value of mode MODE.  */
627
628 /* ??? We say that BImode PR values require two registers.  This allows us to
629    easily store the normal and inverted values.  We use CCImode to indicate
630    a single predicate register.  */
631
632 #define HARD_REGNO_NREGS(REGNO, MODE)                                   \
633   ((REGNO) == PR_REG (0) && (MODE) == DImode ? 64                       \
634    : PR_REGNO_P (REGNO) && (MODE) == BImode ? 2                         \
635    : (PR_REGNO_P (REGNO) || GR_REGNO_P (REGNO)) && (MODE) == CCImode ? 1\
636    : FR_REGNO_P (REGNO) && (MODE) == XFmode ? 1                         \
637    : FR_REGNO_P (REGNO) && (MODE) == RFmode ? 1                         \
638    : FR_REGNO_P (REGNO) && (MODE) == XCmode ? 2                         \
639    : (GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD)
640
641 /* A C expression that is nonzero if it is permissible to store a value of mode
642    MODE in hard register number REGNO (or in several registers starting with
643    that one).  */
644
645 #define HARD_REGNO_MODE_OK(REGNO, MODE)                         \
646   (FR_REGNO_P (REGNO) ?                                         \
647      GET_MODE_CLASS (MODE) != MODE_CC &&                        \
648      (MODE) != BImode &&                                        \
649      (MODE) != TFmode                                           \
650    : PR_REGNO_P (REGNO) ?                                       \
651      (MODE) == BImode || GET_MODE_CLASS (MODE) == MODE_CC       \
652    : GR_REGNO_P (REGNO) ?                                       \
653      (MODE) != XFmode && (MODE) != XCmode && (MODE) != RFmode   \
654    : AR_REGNO_P (REGNO) ? (MODE) == DImode                      \
655    : BR_REGNO_P (REGNO) ? (MODE) == DImode                      \
656    : 0)
657
658 /* A C expression that is nonzero if it is desirable to choose register
659    allocation so as to avoid move instructions between a value of mode MODE1
660    and a value of mode MODE2.
661
662    If `HARD_REGNO_MODE_OK (R, MODE1)' and `HARD_REGNO_MODE_OK (R, MODE2)' are
663    ever different for any R, then `MODES_TIEABLE_P (MODE1, MODE2)' must be
664    zero.  */
665 /* Don't tie integer and FP modes, as that causes us to get integer registers
666    allocated for FP instructions.  XFmode only supported in FP registers so
667    we can't tie it with any other modes.  */
668 #define MODES_TIEABLE_P(MODE1, MODE2)                   \
669   (GET_MODE_CLASS (MODE1) == GET_MODE_CLASS (MODE2)     \
670    && ((((MODE1) == XFmode) || ((MODE1) == XCmode) || ((MODE1) == RFmode))      \
671        == (((MODE2) == XFmode) || ((MODE2) == XCmode) || ((MODE2) == RFmode)))  \
672    && (((MODE1) == BImode) == ((MODE2) == BImode)))
673
674 /* Specify the modes required to caller save a given hard regno.
675    We need to ensure floating pt regs are not saved as DImode.  */
676
677 #define HARD_REGNO_CALLER_SAVE_MODE(REGNO, NREGS, MODE) \
678   ((FR_REGNO_P (REGNO) && (NREGS) == 1) ? RFmode        \
679    : choose_hard_reg_mode ((REGNO), (NREGS), false))
680 \f
681 /* Handling Leaf Functions */
682
683 /* A C initializer for a vector, indexed by hard register number, which
684    contains 1 for a register that is allowable in a candidate for leaf function
685    treatment.  */
686 /* ??? This might be useful.  */
687 /* #define LEAF_REGISTERS */
688
689 /* A C expression whose value is the register number to which REGNO should be
690    renumbered, when a function is treated as a leaf function.  */
691 /* ??? This might be useful.  */
692 /* #define LEAF_REG_REMAP(REGNO) */
693
694 \f
695 /* Register Classes */
696
697 /* An enumeral type that must be defined with all the register class names as
698    enumeral values.  `NO_REGS' must be first.  `ALL_REGS' must be the last
699    register class, followed by one more enumeral value, `LIM_REG_CLASSES',
700    which is not a register class but rather tells how many classes there
701    are.  */
702 /* ??? When compiling without optimization, it is possible for the only use of
703    a pseudo to be a parameter load from the stack with a REG_EQUIV note.
704    Regclass handles this case specially and does not assign any costs to the
705    pseudo.  The pseudo then ends up using the last class before ALL_REGS.
706    Thus we must not let either PR_REGS or BR_REGS be the last class.  The
707    testcase for this is gcc.c-torture/execute/va-arg-7.c.  */
708 enum reg_class
709 {
710   NO_REGS,
711   PR_REGS,
712   BR_REGS,
713   AR_M_REGS,
714   AR_I_REGS,
715   ADDL_REGS,
716   GR_REGS,
717   FP_REGS,
718   FR_REGS,
719   GR_AND_BR_REGS,
720   GR_AND_FR_REGS,
721   ALL_REGS,
722   LIM_REG_CLASSES
723 };
724
725 #define GENERAL_REGS GR_REGS
726
727 /* The number of distinct register classes.  */
728 #define N_REG_CLASSES ((int) LIM_REG_CLASSES)
729
730 /* An initializer containing the names of the register classes as C string
731    constants.  These names are used in writing some of the debugging dumps.  */
732 #define REG_CLASS_NAMES \
733 { "NO_REGS", "PR_REGS", "BR_REGS", "AR_M_REGS", "AR_I_REGS", \
734   "ADDL_REGS", "GR_REGS", "FP_REGS", "FR_REGS", \
735   "GR_AND_BR_REGS", "GR_AND_FR_REGS", "ALL_REGS" }
736
737 /* An initializer containing the contents of the register classes, as integers
738    which are bit masks.  The Nth integer specifies the contents of class N.
739    The way the integer MASK is interpreted is that register R is in the class
740    if `MASK & (1 << R)' is 1.  */
741 #define REG_CLASS_CONTENTS \
742 {                                                       \
743   /* NO_REGS.  */                                       \
744   { 0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
745     0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
746     0x00000000, 0x00000000, 0x0000 },                   \
747   /* PR_REGS.  */                                       \
748   { 0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
749     0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
750     0xFFFFFFFF, 0xFFFFFFFF, 0x0000 },                   \
751   /* BR_REGS.  */                                       \
752   { 0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
753     0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
754     0x00000000, 0x00000000, 0x00FF },                   \
755   /* AR_M_REGS.  */                                     \
756   { 0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
757     0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
758     0x00000000, 0x00000000, 0x0600 },                   \
759   /* AR_I_REGS.  */                                     \
760   { 0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
761     0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
762     0x00000000, 0x00000000, 0x3800 },                   \
763   /* ADDL_REGS.  */                                     \
764   { 0x0000000F, 0x00000000, 0x00000000, 0x00000000,     \
765     0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
766     0x00000000, 0x00000000, 0x0000 },                   \
767   /* GR_REGS.  */                                       \
768   { 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF,     \
769     0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
770     0x00000000, 0x00000000, 0x0100 },                   \
771   /* FP_REGS.  */                                       \
772   { 0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
773     0x7FFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0x7FFFFFFF,     \
774     0x00000000, 0x00000000, 0x0000 },                   \
775   /* FR_REGS.  */                                       \
776   { 0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
777     0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF,     \
778     0x00000000, 0x00000000, 0x0000 },                   \
779   /* GR_AND_BR_REGS.  */                                \
780   { 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF,     \
781     0x00000000, 0x00000000, 0x00000000, 0x00000000,     \
782     0x00000000, 0x00000000, 0x01FF },                   \
783   /* GR_AND_FR_REGS.  */                                \
784   { 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF,     \
785     0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF,     \
786     0x00000000, 0x00000000, 0x0100 },                   \
787   /* ALL_REGS.  */                                      \
788   { 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF,     \
789     0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF,     \
790     0xFFFFFFFF, 0xFFFFFFFF, 0x3FFF },                   \
791 }
792
793 /* The following macro defines cover classes for Integrated Register
794    Allocator.  Cover classes is a set of non-intersected register
795    classes covering all hard registers used for register allocation
796    purpose.  Any move between two registers of a cover class should be
797    cheaper than load or store of the registers.  The macro value is
798    array of register classes with LIM_REG_CLASSES used as the end
799    marker.  */
800
801 #define IRA_COVER_CLASSES                                                    \
802 {                                                                            \
803   PR_REGS, BR_REGS, AR_M_REGS, AR_I_REGS, GR_REGS, FR_REGS, LIM_REG_CLASSES  \
804 }
805
806 /* A C expression whose value is a register class containing hard register
807    REGNO.  In general there is more than one such class; choose a class which
808    is "minimal", meaning that no smaller class also contains the register.  */
809 /* The NO_REGS case is primarily for the benefit of rws_access_reg, which
810    may call here with private (invalid) register numbers, such as
811    REG_VOLATILE.  */
812 #define REGNO_REG_CLASS(REGNO) \
813 (ADDL_REGNO_P (REGNO) ? ADDL_REGS       \
814  : GENERAL_REGNO_P (REGNO) ? GR_REGS    \
815  : FR_REGNO_P (REGNO) ? (REGNO) != R_FR (31) \
816                         && (REGNO) != R_FR(127) ? FP_REGS : FR_REGS \
817  : PR_REGNO_P (REGNO) ? PR_REGS         \
818  : BR_REGNO_P (REGNO) ? BR_REGS         \
819  : AR_M_REGNO_P (REGNO) ? AR_M_REGS     \
820  : AR_I_REGNO_P (REGNO) ? AR_I_REGS     \
821  : NO_REGS)
822
823 /* A macro whose definition is the name of the class to which a valid base
824    register must belong.  A base register is one used in an address which is
825    the register value plus a displacement.  */
826 #define BASE_REG_CLASS GENERAL_REGS
827
828 /* A macro whose definition is the name of the class to which a valid index
829    register must belong.  An index register is one used in an address where its
830    value is either multiplied by a scale factor or added to another register
831    (as well as added to a displacement).  This is needed for POST_MODIFY.  */
832 #define INDEX_REG_CLASS GENERAL_REGS
833
834 /* A C expression which is nonzero if register number NUM is suitable for use
835    as a base register in operand addresses.  It may be either a suitable hard
836    register or a pseudo register that has been allocated such a hard reg.  */
837 #define REGNO_OK_FOR_BASE_P(REGNO) \
838   (GENERAL_REGNO_P (REGNO) || GENERAL_REGNO_P (reg_renumber[REGNO]))
839
840 /* A C expression which is nonzero if register number NUM is suitable for use
841    as an index register in operand addresses.  It may be either a suitable hard
842    register or a pseudo register that has been allocated such a hard reg.
843    This is needed for POST_MODIFY.  */
844 #define REGNO_OK_FOR_INDEX_P(NUM) REGNO_OK_FOR_BASE_P (NUM)
845
846 /* You should define this macro to indicate to the reload phase that it may
847    need to allocate at least one register for a reload in addition to the
848    register to contain the data.  Specifically, if copying X to a register
849    CLASS in MODE requires an intermediate register, you should define this
850    to return the largest register class all of whose registers can be used
851    as intermediate registers or scratch registers.  */
852
853 #define SECONDARY_RELOAD_CLASS(CLASS, MODE, X) \
854  ia64_secondary_reload_class (CLASS, MODE, X)
855
856 /* Certain machines have the property that some registers cannot be copied to
857    some other registers without using memory.  Define this macro on those
858    machines to be a C expression that is nonzero if objects of mode M in
859    registers of CLASS1 can only be copied to registers of class CLASS2 by
860    storing a register of CLASS1 into memory and loading that memory location
861    into a register of CLASS2.  */
862
863 #if 0
864 /* ??? May need this, but since we've disallowed XFmode in GR_REGS,
865    I'm not quite sure how it could be invoked.  The normal problems
866    with unions should be solved with the addressof fiddling done by
867    movxf and friends.  */
868 #define SECONDARY_MEMORY_NEEDED(CLASS1, CLASS2, MODE)                   \
869   (((MODE) == XFmode || (MODE) == XCmode)                               \
870    && (((CLASS1) == GR_REGS && (CLASS2) == FR_REGS)                     \
871        || ((CLASS1) == FR_REGS && (CLASS2) == GR_REGS)))
872 #endif
873
874 /* A C expression for the maximum number of consecutive registers of
875    class CLASS needed to hold a value of mode MODE.
876    This is closely related to the macro `HARD_REGNO_NREGS'.  */
877
878 #define CLASS_MAX_NREGS(CLASS, MODE) \
879   ((MODE) == BImode && (CLASS) == PR_REGS ? 2                   \
880    : (((CLASS) == FR_REGS || (CLASS) == FP_REGS) && (MODE) == XFmode) ? 1 \
881    : (((CLASS) == FR_REGS || (CLASS) == FP_REGS) && (MODE) == RFmode) ? 1 \
882    : (((CLASS) == FR_REGS || (CLASS) == FP_REGS) && (MODE) == XCmode) ? 2 \
883    : (GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD)
884
885 /* In BR regs, we can't change the DImode at all.
886    In FP regs, we can't change FP values to integer values and vice versa,
887    but we can change e.g. DImode to SImode, and V2SFmode into DImode.  */
888
889 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS)               \
890   (reg_classes_intersect_p (CLASS, BR_REGS)                     \
891    ? (FROM) != (TO)                                             \
892    : (SCALAR_FLOAT_MODE_P (FROM) != SCALAR_FLOAT_MODE_P (TO)    \
893       ? reg_classes_intersect_p (CLASS, FR_REGS)                \
894       : 0))
895 \f
896 /* Basic Stack Layout */
897
898 /* Define this macro if pushing a word onto the stack moves the stack pointer
899    to a smaller address.  */
900 #define STACK_GROWS_DOWNWARD 1
901
902 /* Define this macro to nonzero if the addresses of local variable slots
903    are at negative offsets from the frame pointer.  */
904 #define FRAME_GROWS_DOWNWARD 0
905
906 /* Offset from the frame pointer to the first local variable slot to
907    be allocated.  */
908 #define STARTING_FRAME_OFFSET 0
909
910 /* Offset from the stack pointer register to the first location at which
911    outgoing arguments are placed.  If not specified, the default value of zero
912    is used.  This is the proper value for most machines.  */
913 /* IA64 has a 16 byte scratch area that is at the bottom of the stack.  */
914 #define STACK_POINTER_OFFSET 16
915
916 /* Offset from the argument pointer register to the first argument's address.
917    On some machines it may depend on the data type of the function.  */
918 #define FIRST_PARM_OFFSET(FUNDECL) 0
919
920 /* A C expression whose value is RTL representing the value of the return
921    address for the frame COUNT steps up from the current frame, after the
922    prologue.  */
923
924 /* ??? Frames other than zero would likely require interpreting the frame
925    unwind info, so we don't try to support them.  We would also need to define
926    DYNAMIC_CHAIN_ADDRESS and SETUP_FRAME_ADDRESS (for the reg stack flush).  */
927
928 #define RETURN_ADDR_RTX(COUNT, FRAME) \
929   ia64_return_addr_rtx (COUNT, FRAME)
930
931 /* A C expression whose value is RTL representing the location of the incoming
932    return address at the beginning of any function, before the prologue.  This
933    RTL is either a `REG', indicating that the return value is saved in `REG',
934    or a `MEM' representing a location in the stack.  This enables DWARF2
935    unwind info for C++ EH.  */
936 #define INCOMING_RETURN_ADDR_RTX gen_rtx_REG (VOIDmode, BR_REG (0))
937
938 /* A C expression whose value is an integer giving the offset, in bytes, from
939    the value of the stack pointer register to the top of the stack frame at the
940    beginning of any function, before the prologue.  The top of the frame is
941    defined to be the value of the stack pointer in the previous frame, just
942    before the call instruction.  */
943 /* The CFA is past the red zone, not at the entry-point stack
944    pointer.  */
945 #define INCOMING_FRAME_SP_OFFSET STACK_POINTER_OFFSET
946
947 /* We shorten debug info by using CFA-16 as DW_AT_frame_base.  */
948 #define CFA_FRAME_BASE_OFFSET(FUNDECL) (-INCOMING_FRAME_SP_OFFSET)
949
950 \f
951 /* Register That Address the Stack Frame.  */
952
953 /* The register number of the stack pointer register, which must also be a
954    fixed register according to `FIXED_REGISTERS'.  On most machines, the
955    hardware determines which register this is.  */
956
957 #define STACK_POINTER_REGNUM 12
958
959 /* The register number of the frame pointer register, which is used to access
960    automatic variables in the stack frame.  On some machines, the hardware
961    determines which register this is.  On other machines, you can choose any
962    register you wish for this purpose.  */
963
964 #define FRAME_POINTER_REGNUM 328
965
966 /* Base register for access to local variables of the function.  */
967 #define HARD_FRAME_POINTER_REGNUM  LOC_REG (79)
968
969 /* The register number of the arg pointer register, which is used to access the
970    function's argument list.  */
971 /* r0 won't otherwise be used, so put the always eliminated argument pointer
972    in it.  */
973 #define ARG_POINTER_REGNUM R_GR(0)
974
975 /* Due to the way varargs and argument spilling happens, the argument
976    pointer is not 16-byte aligned like the stack pointer.  */
977 #define INIT_EXPANDERS                                  \
978   do {                                                  \
979     ia64_init_expanders ();                             \
980     if (crtl->emit.regno_pointer_align) \
981       REGNO_POINTER_ALIGN (ARG_POINTER_REGNUM) = 64;    \
982   } while (0)
983
984 /* Register numbers used for passing a function's static chain pointer.  */
985 /* ??? The ABI sez the static chain should be passed as a normal parameter.  */
986 #define STATIC_CHAIN_REGNUM 15
987 \f
988 /* Eliminating the Frame Pointer and the Arg Pointer */
989
990 /* If defined, this macro specifies a table of register pairs used to eliminate
991    unneeded registers that point into the stack frame.  */
992
993 #define ELIMINABLE_REGS                                                 \
994 {                                                                       \
995   {ARG_POINTER_REGNUM,   STACK_POINTER_REGNUM},                         \
996   {ARG_POINTER_REGNUM,   HARD_FRAME_POINTER_REGNUM},                    \
997   {FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},                         \
998   {FRAME_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM},                    \
999 }
1000
1001 /* This macro is similar to `INITIAL_FRAME_POINTER_OFFSET'.  It
1002    specifies the initial difference between the specified pair of
1003    registers.  This macro must be defined if `ELIMINABLE_REGS' is
1004    defined.  */
1005 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
1006   ((OFFSET) = ia64_initial_elimination_offset ((FROM), (TO)))
1007 \f
1008 /* Passing Function Arguments on the Stack */
1009
1010 /* If defined, the maximum amount of space required for outgoing arguments will
1011    be computed and placed into the variable
1012    `crtl->outgoing_args_size'.  */
1013
1014 #define ACCUMULATE_OUTGOING_ARGS 1
1015
1016 \f
1017 /* Function Arguments in Registers */
1018
1019 #define MAX_ARGUMENT_SLOTS 8
1020 #define MAX_INT_RETURN_SLOTS 4
1021 #define GR_ARG_FIRST IN_REG (0)
1022 #define GR_RET_FIRST GR_REG (8)
1023 #define GR_RET_LAST  GR_REG (11)
1024 #define FR_ARG_FIRST FR_REG (8)
1025 #define FR_RET_FIRST FR_REG (8)
1026 #define FR_RET_LAST  FR_REG (15)
1027 #define AR_ARG_FIRST OUT_REG (0)
1028
1029 /* A C expression that controls whether a function argument is passed in a
1030    register, and which register.  */
1031
1032 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
1033   ia64_function_arg (&CUM, MODE, TYPE, NAMED, 0)
1034
1035 /* Define this macro if the target machine has "register windows", so that the
1036    register in which a function sees an arguments is not necessarily the same
1037    as the one in which the caller passed the argument.  */
1038
1039 #define FUNCTION_INCOMING_ARG(CUM, MODE, TYPE, NAMED) \
1040   ia64_function_arg (&CUM, MODE, TYPE, NAMED, 1)
1041
1042 /* A C type for declaring a variable that is used as the first argument of
1043    `FUNCTION_ARG' and other related values.  For some target machines, the type
1044    `int' suffices and can hold the number of bytes of argument so far.  */
1045
1046 enum ivms_arg_type {I64, FF, FD, FG, FS, FT};
1047 /* VMS floating point formats VAX F, VAX D, VAX G, IEEE S, IEEE T.  */
1048
1049 typedef struct ia64_args
1050 {
1051   int words;                    /* # words of arguments so far  */
1052   int int_regs;                 /* # GR registers used so far  */
1053   int fp_regs;                  /* # FR registers used so far  */
1054   int prototype;                /* whether function prototyped  */
1055   enum ivms_arg_type atypes[8]; /* which VMS float type or if not float */
1056 } CUMULATIVE_ARGS;
1057
1058 /* A C statement (sans semicolon) for initializing the variable CUM for the
1059    state at the beginning of the argument list.  */
1060
1061 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
1062 do {                                                                    \
1063   (CUM).words = 0;                                                      \
1064   (CUM).int_regs = 0;                                                   \
1065   (CUM).fp_regs = 0;                                                    \
1066   (CUM).prototype = ((FNTYPE) && TYPE_ARG_TYPES (FNTYPE)) || (LIBNAME); \
1067   (CUM).atypes[0] = (CUM).atypes[1] = (CUM).atypes[2] = I64;            \
1068   (CUM).atypes[3] = (CUM).atypes[4] = (CUM).atypes[5] = I64;            \
1069   (CUM).atypes[6] = (CUM).atypes[7] = I64;                              \
1070 } while (0)
1071
1072 /* Like `INIT_CUMULATIVE_ARGS' but overrides it for the purposes of finding the
1073    arguments for the function being compiled.  If this macro is undefined,
1074    `INIT_CUMULATIVE_ARGS' is used instead.  */
1075
1076 /* We set prototype to true so that we never try to return a PARALLEL from
1077    function_arg.  */
1078 #define INIT_CUMULATIVE_INCOMING_ARGS(CUM, FNTYPE, LIBNAME) \
1079 do {                                                                    \
1080   (CUM).words = 0;                                                      \
1081   (CUM).int_regs = 0;                                                   \
1082   (CUM).fp_regs = 0;                                                    \
1083   (CUM).prototype = 1;                                                  \
1084   (CUM).atypes[0] = (CUM).atypes[1] = (CUM).atypes[2] = I64;            \
1085   (CUM).atypes[3] = (CUM).atypes[4] = (CUM).atypes[5] = I64;            \
1086   (CUM).atypes[6] = (CUM).atypes[7] = I64;                              \
1087 } while (0)
1088
1089 /* A C statement (sans semicolon) to update the summarizer variable CUM to
1090    advance past an argument in the argument list.  The values MODE, TYPE and
1091    NAMED describe that argument.  Once this is done, the variable CUM is
1092    suitable for analyzing the *following* argument with `FUNCTION_ARG'.  */
1093
1094 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED) \
1095  ia64_function_arg_advance (&CUM, MODE, TYPE, NAMED)
1096
1097 /* If defined, a C expression that gives the alignment boundary, in bits, of an
1098    argument with the specified mode and type.  */
1099
1100 /* Return the alignment boundary in bits for an argument with a specified
1101    mode and type.  */
1102
1103 #define FUNCTION_ARG_BOUNDARY(MODE, TYPE) \
1104   ia64_function_arg_boundary (MODE, TYPE)
1105
1106 /* A C expression that is nonzero if REGNO is the number of a hard register in
1107    which function arguments are sometimes passed.  This does *not* include
1108    implicit arguments such as the static chain and the structure-value address.
1109    On many machines, no registers can be used for this purpose since all
1110    function arguments are pushed on the stack.  */
1111 #define FUNCTION_ARG_REGNO_P(REGNO) \
1112 (((REGNO) >= AR_ARG_FIRST && (REGNO) < (AR_ARG_FIRST + MAX_ARGUMENT_SLOTS)) \
1113  || ((REGNO) >= FR_ARG_FIRST && (REGNO) < (FR_ARG_FIRST + MAX_ARGUMENT_SLOTS)))
1114
1115 \f
1116 /* How Large Values are Returned */
1117
1118 #define DEFAULT_PCC_STRUCT_RETURN 0
1119
1120 \f
1121 /* Caller-Saves Register Allocation */
1122
1123 /* A C expression to determine whether it is worthwhile to consider placing a
1124    pseudo-register in a call-clobbered hard register and saving and restoring
1125    it around each function call.  The expression should be 1 when this is worth
1126    doing, and 0 otherwise.
1127
1128    If you don't define this macro, a default is used which is good on most
1129    machines: `4 * CALLS < REFS'.  */
1130 /* ??? Investigate.  */
1131 /* #define CALLER_SAVE_PROFITABLE(REFS, CALLS) */
1132
1133 \f
1134 /* Function Entry and Exit */
1135
1136 /* Define this macro as a C expression that is nonzero if the return
1137    instruction or the function epilogue ignores the value of the stack pointer;
1138    in other words, if it is safe to delete an instruction to adjust the stack
1139    pointer before a return from the function.  */
1140
1141 #define EXIT_IGNORE_STACK 1
1142
1143 /* Define this macro as a C expression that is nonzero for registers
1144    used by the epilogue or the `return' pattern.  */
1145
1146 #define EPILOGUE_USES(REGNO) ia64_epilogue_uses (REGNO)
1147
1148 /* Nonzero for registers used by the exception handling mechanism.  */
1149
1150 #define EH_USES(REGNO) ia64_eh_uses (REGNO)
1151
1152 /* Output part N of a function descriptor for DECL.  For ia64, both
1153    words are emitted with a single relocation, so ignore N > 0.  */
1154 #define ASM_OUTPUT_FDESC(FILE, DECL, PART)                              \
1155 do {                                                                    \
1156   if ((PART) == 0)                                                      \
1157     {                                                                   \
1158       if (TARGET_ILP32)                                                 \
1159         fputs ("\tdata8.ua @iplt(", FILE);                              \
1160       else                                                              \
1161         fputs ("\tdata16.ua @iplt(", FILE);                             \
1162       mark_decl_referenced (DECL);                                      \
1163       assemble_name (FILE, XSTR (XEXP (DECL_RTL (DECL), 0), 0));        \
1164       fputs (")\n", FILE);                                              \
1165       if (TARGET_ILP32)                                                 \
1166         fputs ("\tdata8.ua 0\n", FILE);                                 \
1167     }                                                                   \
1168 } while (0)
1169 \f
1170 /* Generating Code for Profiling.  */
1171
1172 /* A C statement or compound statement to output to FILE some assembler code to
1173    call the profiling subroutine `mcount'.  */
1174
1175 #undef FUNCTION_PROFILER
1176 #define FUNCTION_PROFILER(FILE, LABELNO) \
1177   ia64_output_function_profiler(FILE, LABELNO)
1178
1179 /* Neither hpux nor linux use profile counters.  */
1180 #define NO_PROFILE_COUNTERS 1
1181 \f
1182 /* Trampolines for Nested Functions.  */
1183
1184 /* We need 32 bytes, so we can save the sp, ar.rnat, ar.bsp, and ar.pfs of
1185    the function containing a non-local goto target.  */
1186
1187 #define STACK_SAVEAREA_MODE(LEVEL) \
1188   ((LEVEL) == SAVE_NONLOCAL ? OImode : Pmode)
1189
1190 /* A C expression for the size in bytes of the trampoline, as an integer.  */
1191
1192 #define TRAMPOLINE_SIZE         32
1193
1194 /* Alignment required for trampolines, in bits.  */
1195
1196 #define TRAMPOLINE_ALIGNMENT    64
1197 \f
1198 /* Addressing Modes */
1199
1200 /* Define this macro if the machine supports post-increment addressing.  */
1201
1202 #define HAVE_POST_INCREMENT 1
1203 #define HAVE_POST_DECREMENT 1
1204 #define HAVE_POST_MODIFY_DISP 1
1205 #define HAVE_POST_MODIFY_REG 1
1206
1207 /* A C expression that is 1 if the RTX X is a constant which is a valid
1208    address.  */
1209
1210 #define CONSTANT_ADDRESS_P(X) 0
1211
1212 /* The max number of registers that can appear in a valid memory address.  */
1213
1214 #define MAX_REGS_PER_ADDRESS 2
1215
1216 /* A C compound statement with a conditional `goto LABEL;' executed if X (an
1217    RTX) is a legitimate memory address on the target machine for a memory
1218    operand of mode MODE.  */
1219
1220 #define LEGITIMATE_ADDRESS_REG(X)                                       \
1221   ((GET_CODE (X) == REG && REG_OK_FOR_BASE_P (X))                       \
1222    || (GET_CODE (X) == SUBREG && GET_CODE (XEXP (X, 0)) == REG          \
1223        && REG_OK_FOR_BASE_P (XEXP (X, 0))))
1224
1225 #define LEGITIMATE_ADDRESS_DISP(R, X)                                   \
1226   (GET_CODE (X) == PLUS                                                 \
1227    && rtx_equal_p (R, XEXP (X, 0))                                      \
1228    && (LEGITIMATE_ADDRESS_REG (XEXP (X, 1))                             \
1229        || (GET_CODE (XEXP (X, 1)) == CONST_INT                          \
1230            && INTVAL (XEXP (X, 1)) >= -256                              \
1231            && INTVAL (XEXP (X, 1)) < 256)))
1232
1233 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, LABEL)                        \
1234 do {                                                                    \
1235   if (LEGITIMATE_ADDRESS_REG (X))                                       \
1236     goto LABEL;                                                         \
1237   else if ((GET_CODE (X) == POST_INC || GET_CODE (X) == POST_DEC)       \
1238            && LEGITIMATE_ADDRESS_REG (XEXP (X, 0))                      \
1239            && XEXP (X, 0) != arg_pointer_rtx)                           \
1240     goto LABEL;                                                         \
1241   else if (GET_CODE (X) == POST_MODIFY                                  \
1242            && LEGITIMATE_ADDRESS_REG (XEXP (X, 0))                      \
1243            && XEXP (X, 0) != arg_pointer_rtx                            \
1244            && LEGITIMATE_ADDRESS_DISP (XEXP (X, 0), XEXP (X, 1)))       \
1245     goto LABEL;                                                         \
1246 } while (0)
1247
1248 /* A C expression that is nonzero if X (assumed to be a `reg' RTX) is valid for
1249    use as a base register.  */
1250
1251 #ifdef REG_OK_STRICT
1252 #define REG_OK_FOR_BASE_P(X) REGNO_OK_FOR_BASE_P (REGNO (X))
1253 #else
1254 #define REG_OK_FOR_BASE_P(X) \
1255   (GENERAL_REGNO_P (REGNO (X)) || (REGNO (X) >= FIRST_PSEUDO_REGISTER))
1256 #endif
1257
1258 /* A C expression that is nonzero if X (assumed to be a `reg' RTX) is valid for
1259    use as an index register.  This is needed for POST_MODIFY.  */
1260
1261 #define REG_OK_FOR_INDEX_P(X) REG_OK_FOR_BASE_P (X)
1262
1263 /* A C expression that is nonzero if X is a legitimate constant for an
1264    immediate operand on the target machine.  */
1265
1266 #define LEGITIMATE_CONSTANT_P(X) ia64_legitimate_constant_p (X)
1267 \f
1268 /* Condition Code Status */
1269
1270 /* One some machines not all possible comparisons are defined, but you can
1271    convert an invalid comparison into a valid one.  */
1272 /* ??? Investigate.  See the alpha definition.  */
1273 /* #define CANONICALIZE_COMPARISON(CODE, OP0, OP1) */
1274
1275 \f
1276 /* Describing Relative Costs of Operations */
1277
1278 /* A C expression for the cost of a branch instruction.  A value of 1 is the
1279    default; other values are interpreted relative to that.  Used by the
1280    if-conversion code as max instruction count.  */
1281 /* ??? This requires investigation.  The primary effect might be how
1282    many additional insn groups we run into, vs how good the dynamic
1283    branch predictor is.  */
1284
1285 #define BRANCH_COST(speed_p, predictable_p) 6
1286
1287 /* Define this macro as a C expression which is nonzero if accessing less than
1288    a word of memory (i.e. a `char' or a `short') is no faster than accessing a
1289    word of memory.  */
1290
1291 #define SLOW_BYTE_ACCESS 1
1292
1293 /* Define this macro if it is as good or better to call a constant function
1294    address than to call an address kept in a register.
1295
1296    Indirect function calls are more expensive that direct function calls, so
1297    don't cse function addresses.  */
1298
1299 #define NO_FUNCTION_CSE
1300
1301 \f
1302 /* Dividing the output into sections.  */
1303
1304 /* A C expression whose value is a string containing the assembler operation
1305    that should precede instructions and read-only data.  */
1306
1307 #define TEXT_SECTION_ASM_OP "\t.text"
1308
1309 /* A C expression whose value is a string containing the assembler operation to
1310    identify the following data as writable initialized data.  */
1311
1312 #define DATA_SECTION_ASM_OP "\t.data"
1313
1314 /* If defined, a C expression whose value is a string containing the assembler
1315    operation to identify the following data as uninitialized global data.  */
1316
1317 #define BSS_SECTION_ASM_OP "\t.bss"
1318
1319 #define IA64_DEFAULT_GVALUE 8
1320 \f
1321 /* Position Independent Code.  */
1322
1323 /* The register number of the register used to address a table of static data
1324    addresses in memory.  */
1325
1326 /* ??? Should modify ia64.md to use pic_offset_table_rtx instead of
1327    gen_rtx_REG (DImode, 1).  */
1328
1329 /* ??? Should we set flag_pic?  Probably need to define
1330    LEGITIMIZE_PIC_OPERAND_P to make that work.  */
1331
1332 #define PIC_OFFSET_TABLE_REGNUM GR_REG (1)
1333
1334 /* Define this macro if the register defined by `PIC_OFFSET_TABLE_REGNUM' is
1335    clobbered by calls.  */
1336
1337 #define PIC_OFFSET_TABLE_REG_CALL_CLOBBERED 1
1338
1339 \f
1340 /* The Overall Framework of an Assembler File.  */
1341
1342 /* A C string constant describing how to begin a comment in the target
1343    assembler language.  The compiler assumes that the comment will end at the
1344    end of the line.  */
1345
1346 #define ASM_COMMENT_START "//"
1347
1348 /* A C string constant for text to be output before each `asm' statement or
1349    group of consecutive ones.  */
1350
1351 #define ASM_APP_ON (TARGET_GNU_AS ? "#APP\n" : "//APP\n")
1352
1353 /* A C string constant for text to be output after each `asm' statement or
1354    group of consecutive ones.  */
1355
1356 #define ASM_APP_OFF (TARGET_GNU_AS ? "#NO_APP\n" : "//NO_APP\n")
1357 \f
1358 /* Output of Uninitialized Variables.  */
1359
1360 /* This is all handled by svr4.h.  */
1361
1362 \f
1363 /* Output and Generation of Labels.  */
1364
1365 /* A C statement (sans semicolon) to output to the stdio stream STREAM the
1366    assembler definition of a label named NAME.  */
1367
1368 /* See the ASM_OUTPUT_LABELREF definition in sysv4.h for an explanation of
1369    why ia64_asm_output_label exists.  */
1370
1371 extern int ia64_asm_output_label;
1372 #define ASM_OUTPUT_LABEL(STREAM, NAME)                                  \
1373 do {                                                                    \
1374   ia64_asm_output_label = 1;                                            \
1375   assemble_name (STREAM, NAME);                                         \
1376   fputs (":\n", STREAM);                                                \
1377   ia64_asm_output_label = 0;                                            \
1378 } while (0)
1379
1380 /* Globalizing directive for a label.  */
1381 #define GLOBAL_ASM_OP "\t.global "
1382
1383 /* A C statement (sans semicolon) to output to the stdio stream STREAM any text
1384    necessary for declaring the name of an external symbol named NAME which is
1385    referenced in this compilation but not defined.  */
1386
1387 #define ASM_OUTPUT_EXTERNAL(FILE, DECL, NAME) \
1388   ia64_asm_output_external (FILE, DECL, NAME)
1389
1390 /* A C statement to store into the string STRING a label whose name is made
1391    from the string PREFIX and the number NUM.  */
1392
1393 #define ASM_GENERATE_INTERNAL_LABEL(LABEL, PREFIX, NUM) \
1394 do {                                                                    \
1395   sprintf (LABEL, "*.%s%d", PREFIX, NUM);                               \
1396 } while (0)
1397
1398 /* ??? Not sure if using a ? in the name for Intel as is safe.  */
1399
1400 #define ASM_PN_FORMAT (TARGET_GNU_AS ? "%s.%lu" : "%s?%lu")
1401
1402 /* A C statement to output to the stdio stream STREAM assembler code which
1403    defines (equates) the symbol NAME to have the value VALUE.  */
1404
1405 #define ASM_OUTPUT_DEF(STREAM, NAME, VALUE) \
1406 do {                                                                    \
1407   assemble_name (STREAM, NAME);                                         \
1408   fputs (" = ", STREAM);                                                \
1409   if (ISDIGIT (*VALUE))                                                 \
1410     ia64_asm_output_label = 1;                                          \
1411   assemble_name (STREAM, VALUE);                                        \
1412   fputc ('\n', STREAM);                                                 \
1413   ia64_asm_output_label = 0;                                            \
1414 } while (0)
1415
1416 \f
1417 /* Macros Controlling Initialization Routines.  */
1418
1419 /* This is handled by svr4.h and sysv4.h.  */
1420
1421 \f
1422 /* Output of Assembler Instructions.  */
1423
1424 /* A C initializer containing the assembler's names for the machine registers,
1425    each one as a C string constant.  */
1426
1427 #define REGISTER_NAMES \
1428 {                                                                       \
1429   /* General registers.  */                                             \
1430   "ap", "r1", "r2", "r3", "r4", "r5", "r6", "r7", "r8", "r9",           \
1431   "r10", "r11", "r12", "r13", "r14", "r15", "r16", "r17", "r18", "r19", \
1432   "r20", "r21", "r22", "r23", "r24", "r25", "r26", "r27", "r28", "r29", \
1433   "r30", "r31",                                                         \
1434   /* Local registers.  */                                               \
1435   "loc0", "loc1", "loc2", "loc3", "loc4", "loc5", "loc6", "loc7",       \
1436   "loc8", "loc9", "loc10","loc11","loc12","loc13","loc14","loc15",      \
1437   "loc16","loc17","loc18","loc19","loc20","loc21","loc22","loc23",      \
1438   "loc24","loc25","loc26","loc27","loc28","loc29","loc30","loc31",      \
1439   "loc32","loc33","loc34","loc35","loc36","loc37","loc38","loc39",      \
1440   "loc40","loc41","loc42","loc43","loc44","loc45","loc46","loc47",      \
1441   "loc48","loc49","loc50","loc51","loc52","loc53","loc54","loc55",      \
1442   "loc56","loc57","loc58","loc59","loc60","loc61","loc62","loc63",      \
1443   "loc64","loc65","loc66","loc67","loc68","loc69","loc70","loc71",      \
1444   "loc72","loc73","loc74","loc75","loc76","loc77","loc78","loc79",      \
1445   /* Input registers.  */                                               \
1446   "in0",  "in1",  "in2",  "in3",  "in4",  "in5",  "in6",  "in7",        \
1447   /* Output registers.  */                                              \
1448   "out0", "out1", "out2", "out3", "out4", "out5", "out6", "out7",       \
1449   /* Floating-point registers.  */                                      \
1450   "f0", "f1", "f2", "f3", "f4", "f5", "f6", "f7", "f8", "f9",           \
1451   "f10", "f11", "f12", "f13", "f14", "f15", "f16", "f17", "f18", "f19", \
1452   "f20", "f21", "f22", "f23", "f24", "f25", "f26", "f27", "f28", "f29", \
1453   "f30", "f31", "f32", "f33", "f34", "f35", "f36", "f37", "f38", "f39", \
1454   "f40", "f41", "f42", "f43", "f44", "f45", "f46", "f47", "f48", "f49", \
1455   "f50", "f51", "f52", "f53", "f54", "f55", "f56", "f57", "f58", "f59", \
1456   "f60", "f61", "f62", "f63", "f64", "f65", "f66", "f67", "f68", "f69", \
1457   "f70", "f71", "f72", "f73", "f74", "f75", "f76", "f77", "f78", "f79", \
1458   "f80", "f81", "f82", "f83", "f84", "f85", "f86", "f87", "f88", "f89", \
1459   "f90", "f91", "f92", "f93", "f94", "f95", "f96", "f97", "f98", "f99", \
1460   "f100","f101","f102","f103","f104","f105","f106","f107","f108","f109",\
1461   "f110","f111","f112","f113","f114","f115","f116","f117","f118","f119",\
1462   "f120","f121","f122","f123","f124","f125","f126","f127",              \
1463   /* Predicate registers.  */                                           \
1464   "p0", "p1", "p2", "p3", "p4", "p5", "p6", "p7", "p8", "p9",           \
1465   "p10", "p11", "p12", "p13", "p14", "p15", "p16", "p17", "p18", "p19", \
1466   "p20", "p21", "p22", "p23", "p24", "p25", "p26", "p27", "p28", "p29", \
1467   "p30", "p31", "p32", "p33", "p34", "p35", "p36", "p37", "p38", "p39", \
1468   "p40", "p41", "p42", "p43", "p44", "p45", "p46", "p47", "p48", "p49", \
1469   "p50", "p51", "p52", "p53", "p54", "p55", "p56", "p57", "p58", "p59", \
1470   "p60", "p61", "p62", "p63",                                           \
1471   /* Branch registers.  */                                              \
1472   "b0", "b1", "b2", "b3", "b4", "b5", "b6", "b7",                       \
1473   /* Frame pointer.  Application registers.  */                         \
1474   "sfp", "ar.ccv", "ar.unat", "ar.pfs", "ar.lc", "ar.ec",       \
1475 }
1476
1477 /* If defined, a C initializer for an array of structures containing a name and
1478    a register number.  This macro defines additional names for hard registers,
1479    thus allowing the `asm' option in declarations to refer to registers using
1480    alternate names.  */
1481
1482 #define ADDITIONAL_REGISTER_NAMES \
1483 {                                                                       \
1484   { "gp", R_GR (1) },                                                   \
1485   { "sp", R_GR (12) },                                                  \
1486   { "in0", IN_REG (0) },                                                \
1487   { "in1", IN_REG (1) },                                                \
1488   { "in2", IN_REG (2) },                                                \
1489   { "in3", IN_REG (3) },                                                \
1490   { "in4", IN_REG (4) },                                                \
1491   { "in5", IN_REG (5) },                                                \
1492   { "in6", IN_REG (6) },                                                \
1493   { "in7", IN_REG (7) },                                                \
1494   { "out0", OUT_REG (0) },                                              \
1495   { "out1", OUT_REG (1) },                                              \
1496   { "out2", OUT_REG (2) },                                              \
1497   { "out3", OUT_REG (3) },                                              \
1498   { "out4", OUT_REG (4) },                                              \
1499   { "out5", OUT_REG (5) },                                              \
1500   { "out6", OUT_REG (6) },                                              \
1501   { "out7", OUT_REG (7) },                                              \
1502   { "loc0", LOC_REG (0) },                                              \
1503   { "loc1", LOC_REG (1) },                                              \
1504   { "loc2", LOC_REG (2) },                                              \
1505   { "loc3", LOC_REG (3) },                                              \
1506   { "loc4", LOC_REG (4) },                                              \
1507   { "loc5", LOC_REG (5) },                                              \
1508   { "loc6", LOC_REG (6) },                                              \
1509   { "loc7", LOC_REG (7) },                                              \
1510   { "loc8", LOC_REG (8) },                                              \
1511   { "loc9", LOC_REG (9) },                                              \
1512   { "loc10", LOC_REG (10) },                                            \
1513   { "loc11", LOC_REG (11) },                                            \
1514   { "loc12", LOC_REG (12) },                                            \
1515   { "loc13", LOC_REG (13) },                                            \
1516   { "loc14", LOC_REG (14) },                                            \
1517   { "loc15", LOC_REG (15) },                                            \
1518   { "loc16", LOC_REG (16) },                                            \
1519   { "loc17", LOC_REG (17) },                                            \
1520   { "loc18", LOC_REG (18) },                                            \
1521   { "loc19", LOC_REG (19) },                                            \
1522   { "loc20", LOC_REG (20) },                                            \
1523   { "loc21", LOC_REG (21) },                                            \
1524   { "loc22", LOC_REG (22) },                                            \
1525   { "loc23", LOC_REG (23) },                                            \
1526   { "loc24", LOC_REG (24) },                                            \
1527   { "loc25", LOC_REG (25) },                                            \
1528   { "loc26", LOC_REG (26) },                                            \
1529   { "loc27", LOC_REG (27) },                                            \
1530   { "loc28", LOC_REG (28) },                                            \
1531   { "loc29", LOC_REG (29) },                                            \
1532   { "loc30", LOC_REG (30) },                                            \
1533   { "loc31", LOC_REG (31) },                                            \
1534   { "loc32", LOC_REG (32) },                                            \
1535   { "loc33", LOC_REG (33) },                                            \
1536   { "loc34", LOC_REG (34) },                                            \
1537   { "loc35", LOC_REG (35) },                                            \
1538   { "loc36", LOC_REG (36) },                                            \
1539   { "loc37", LOC_REG (37) },                                            \
1540   { "loc38", LOC_REG (38) },                                            \
1541   { "loc39", LOC_REG (39) },                                            \
1542   { "loc40", LOC_REG (40) },                                            \
1543   { "loc41", LOC_REG (41) },                                            \
1544   { "loc42", LOC_REG (42) },                                            \
1545   { "loc43", LOC_REG (43) },                                            \
1546   { "loc44", LOC_REG (44) },                                            \
1547   { "loc45", LOC_REG (45) },                                            \
1548   { "loc46", LOC_REG (46) },                                            \
1549   { "loc47", LOC_REG (47) },                                            \
1550   { "loc48", LOC_REG (48) },                                            \
1551   { "loc49", LOC_REG (49) },                                            \
1552   { "loc50", LOC_REG (50) },                                            \
1553   { "loc51", LOC_REG (51) },                                            \
1554   { "loc52", LOC_REG (52) },                                            \
1555   { "loc53", LOC_REG (53) },                                            \
1556   { "loc54", LOC_REG (54) },                                            \
1557   { "loc55", LOC_REG (55) },                                            \
1558   { "loc56", LOC_REG (56) },                                            \
1559   { "loc57", LOC_REG (57) },                                            \
1560   { "loc58", LOC_REG (58) },                                            \
1561   { "loc59", LOC_REG (59) },                                            \
1562   { "loc60", LOC_REG (60) },                                            \
1563   { "loc61", LOC_REG (61) },                                            \
1564   { "loc62", LOC_REG (62) },                                            \
1565   { "loc63", LOC_REG (63) },                                            \
1566   { "loc64", LOC_REG (64) },                                            \
1567   { "loc65", LOC_REG (65) },                                            \
1568   { "loc66", LOC_REG (66) },                                            \
1569   { "loc67", LOC_REG (67) },                                            \
1570   { "loc68", LOC_REG (68) },                                            \
1571   { "loc69", LOC_REG (69) },                                            \
1572   { "loc70", LOC_REG (70) },                                            \
1573   { "loc71", LOC_REG (71) },                                            \
1574   { "loc72", LOC_REG (72) },                                            \
1575   { "loc73", LOC_REG (73) },                                            \
1576   { "loc74", LOC_REG (74) },                                            \
1577   { "loc75", LOC_REG (75) },                                            \
1578   { "loc76", LOC_REG (76) },                                            \
1579   { "loc77", LOC_REG (77) },                                            \
1580   { "loc78", LOC_REG (78) },                                            \
1581   { "loc79", LOC_REG (79) },                                            \
1582 }
1583
1584 /* A C compound statement to output to stdio stream STREAM the assembler syntax
1585    for an instruction operand X.  X is an RTL expression.  */
1586
1587 #define PRINT_OPERAND(STREAM, X, CODE) \
1588   ia64_print_operand (STREAM, X, CODE)
1589
1590 /* A C expression which evaluates to true if CODE is a valid punctuation
1591    character for use in the `PRINT_OPERAND' macro.  */
1592
1593 /* ??? Keep this around for now, as we might need it later.  */
1594
1595 #define PRINT_OPERAND_PUNCT_VALID_P(CODE) \
1596   ((CODE) == '+' || (CODE) == ',')
1597
1598 /* A C compound statement to output to stdio stream STREAM the assembler syntax
1599    for an instruction operand that is a memory reference whose address is X.  X
1600    is an RTL expression.  */
1601
1602 #define PRINT_OPERAND_ADDRESS(STREAM, X) \
1603   ia64_print_operand_address (STREAM, X)
1604
1605 /* If defined, C string expressions to be used for the `%R', `%L', `%U', and
1606    `%I' options of `asm_fprintf' (see `final.c').  */
1607
1608 #define REGISTER_PREFIX ""
1609 #define LOCAL_LABEL_PREFIX "."
1610 #define USER_LABEL_PREFIX ""
1611 #define IMMEDIATE_PREFIX ""
1612
1613 \f
1614 /* Output of dispatch tables.  */
1615
1616 /* This macro should be provided on machines where the addresses in a dispatch
1617    table are relative to the table's own address.  */
1618
1619 /* ??? Depends on the pointer size.  */
1620
1621 #define ASM_OUTPUT_ADDR_DIFF_ELT(STREAM, BODY, VALUE, REL)      \
1622   do {                                                          \
1623   if (TARGET_ILP32)                                             \
1624     fprintf (STREAM, "\tdata4 @pcrel(.L%d)\n", VALUE);          \
1625   else                                                          \
1626     fprintf (STREAM, "\tdata8 @pcrel(.L%d)\n", VALUE);          \
1627   } while (0)
1628
1629 /* Jump tables only need 8 byte alignment.  */
1630
1631 #define ADDR_VEC_ALIGN(ADDR_VEC) 3
1632
1633 \f
1634 /* Assembler Commands for Exception Regions.  */
1635
1636 /* Select a format to encode pointers in exception handling data.  CODE
1637    is 0 for data, 1 for code labels, 2 for function pointers.  GLOBAL is
1638    true if the symbol may be affected by dynamic relocations.  */
1639 #define ASM_PREFERRED_EH_DATA_FORMAT(CODE,GLOBAL)       \
1640   (((CODE) == 1 ? DW_EH_PE_textrel : DW_EH_PE_datarel)  \
1641    | ((GLOBAL) ? DW_EH_PE_indirect : 0)                 \
1642    | (TARGET_ILP32 ? DW_EH_PE_udata4 : DW_EH_PE_udata8))
1643
1644 /* Handle special EH pointer encodings.  Absolute, pc-relative, and
1645    indirect are handled automatically.  */
1646 #define ASM_MAYBE_OUTPUT_ENCODED_ADDR_RTX(FILE, ENCODING, SIZE, ADDR, DONE) \
1647   do {                                                                  \
1648     const char *reltag = NULL;                                          \
1649     if (((ENCODING) & 0xF0) == DW_EH_PE_textrel)                        \
1650       reltag = "@segrel(";                                              \
1651     else if (((ENCODING) & 0xF0) == DW_EH_PE_datarel)                   \
1652       reltag = "@gprel(";                                               \
1653     if (reltag)                                                         \
1654       {                                                                 \
1655         fputs (integer_asm_op (SIZE, FALSE), FILE);                     \
1656         fputs (reltag, FILE);                                           \
1657         assemble_name (FILE, XSTR (ADDR, 0));                           \
1658         fputc (')', FILE);                                              \
1659         goto DONE;                                                      \
1660       }                                                                 \
1661   } while (0)
1662
1663 \f
1664 /* Assembler Commands for Alignment.  */
1665
1666 /* ??? Investigate.  */
1667
1668 /* The alignment (log base 2) to put in front of LABEL, which follows
1669    a BARRIER.  */
1670
1671 /* #define LABEL_ALIGN_AFTER_BARRIER(LABEL) */
1672
1673 /* The desired alignment for the location counter at the beginning
1674    of a loop.  */
1675
1676 /* #define LOOP_ALIGN(LABEL) */
1677
1678 /* Define this macro if `ASM_OUTPUT_SKIP' should not be used in the text
1679    section because it fails put zeros in the bytes that are skipped.  */
1680
1681 #define ASM_NO_SKIP_IN_TEXT 1
1682
1683 /* A C statement to output to the stdio stream STREAM an assembler command to
1684    advance the location counter to a multiple of 2 to the POWER bytes.  */
1685
1686 #define ASM_OUTPUT_ALIGN(STREAM, POWER) \
1687   fprintf (STREAM, "\t.align %d\n", 1<<(POWER))
1688
1689 \f
1690 /* Macros Affecting all Debug Formats.  */
1691
1692 /* This is handled in svr4.h and sysv4.h.  */
1693
1694 \f
1695 /* Specific Options for DBX Output.  */
1696
1697 /* This is handled by dbxelf.h which is included by svr4.h.  */
1698
1699 \f
1700 /* Open ended Hooks for DBX Output.  */
1701
1702 /* Likewise.  */
1703
1704 \f
1705 /* File names in DBX format.  */
1706
1707 /* Likewise.  */
1708
1709 \f
1710 /* Macros for SDB and Dwarf Output.  */
1711
1712 /* Define this macro if GCC should produce dwarf version 2 format debugging
1713    output in response to the `-g' option.  */
1714
1715 #define DWARF2_DEBUGGING_INFO 1
1716
1717 #define DWARF2_ASM_LINE_DEBUG_INFO (TARGET_DWARF2_ASM)
1718
1719 /* Use tags for debug info labels, so that they don't break instruction
1720    bundles.  This also avoids getting spurious DV warnings from the
1721    assembler.  This is similar to (*targetm.asm_out.internal_label), except that we
1722    add brackets around the label.  */
1723
1724 #define ASM_OUTPUT_DEBUG_LABEL(FILE, PREFIX, NUM) \
1725   fprintf (FILE, TARGET_GNU_AS ? "[.%s%d:]\n" : ".%s%d:\n", PREFIX, NUM)
1726
1727 /* Use section-relative relocations for debugging offsets.  Unlike other
1728    targets that fake this by putting the section VMA at 0, IA-64 has
1729    proper relocations for them.  */
1730 #define ASM_OUTPUT_DWARF_OFFSET(FILE, SIZE, LABEL, SECTION)     \
1731   do {                                                          \
1732     fputs (integer_asm_op (SIZE, FALSE), FILE);                 \
1733     fputs ("@secrel(", FILE);                                   \
1734     assemble_name (FILE, LABEL);                                \
1735     fputc (')', FILE);                                          \
1736   } while (0)
1737
1738 /* Emit a PC-relative relocation.  */
1739 #define ASM_OUTPUT_DWARF_PCREL(FILE, SIZE, LABEL)       \
1740   do {                                                  \
1741     fputs (integer_asm_op (SIZE, FALSE), FILE);         \
1742     fputs ("@pcrel(", FILE);                            \
1743     assemble_name (FILE, LABEL);                        \
1744     fputc (')', FILE);                                  \
1745   } while (0)
1746 \f
1747 /* Register Renaming Parameters.  */
1748
1749 /* A C expression that is nonzero if hard register number REGNO2 can be
1750    considered for use as a rename register for REGNO1 */
1751
1752 #define HARD_REGNO_RENAME_OK(REGNO1,REGNO2) \
1753   ia64_hard_regno_rename_ok((REGNO1), (REGNO2))
1754
1755 \f
1756 /* Miscellaneous Parameters.  */
1757
1758 /* Flag to mark data that is in the small address area (addressable
1759    via "addl", that is, within a 2MByte offset of 0.  */
1760 #define SYMBOL_FLAG_SMALL_ADDR          (SYMBOL_FLAG_MACH_DEP << 0)
1761 #define SYMBOL_REF_SMALL_ADDR_P(X)      \
1762         ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_SMALL_ADDR) != 0)
1763
1764 /* An alias for a machine mode name.  This is the machine mode that elements of
1765    a jump-table should have.  */
1766
1767 #define CASE_VECTOR_MODE ptr_mode
1768
1769 /* Define as C expression which evaluates to nonzero if the tablejump
1770    instruction expects the table to contain offsets from the address of the
1771    table.  */
1772
1773 #define CASE_VECTOR_PC_RELATIVE 1
1774
1775 /* Define this macro if operations between registers with integral mode smaller
1776    than a word are always performed on the entire register.  */
1777
1778 #define WORD_REGISTER_OPERATIONS
1779
1780 /* Define this macro to be a C expression indicating when insns that read
1781    memory in MODE, an integral mode narrower than a word, set the bits outside
1782    of MODE to be either the sign-extension or the zero-extension of the data
1783    read.  */
1784
1785 #define LOAD_EXTEND_OP(MODE) ZERO_EXTEND
1786
1787 /* The maximum number of bytes that a single instruction can move quickly from
1788    memory to memory.  */
1789 #define MOVE_MAX 8
1790
1791 /* A C expression which is nonzero if on this machine it is safe to "convert"
1792    an integer of INPREC bits to one of OUTPREC bits (where OUTPREC is smaller
1793    than INPREC) by merely operating on it as if it had only OUTPREC bits.  */
1794
1795 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
1796
1797 /* A C expression describing the value returned by a comparison operator with
1798    an integral mode and stored by a store-flag instruction (`sCOND') when the
1799    condition is true.  */
1800
1801 /* ??? Investigate using STORE_FLAG_VALUE of -1 instead of 1.  */
1802
1803 /* An alias for the machine mode for pointers.  */
1804
1805 /* ??? This would change if we had ILP32 support.  */
1806
1807 #define Pmode DImode
1808
1809 /* An alias for the machine mode used for memory references to functions being
1810    called, in `call' RTL expressions.  */
1811
1812 #define FUNCTION_MODE Pmode
1813
1814 /* Define this macro to handle System V style pragmas: #pragma pack and
1815    #pragma weak.  Note, #pragma weak will only be supported if SUPPORT_WEAK is
1816    defined.  */
1817
1818 #define HANDLE_SYSV_PRAGMA 1
1819
1820 /* A C expression for the maximum number of instructions to execute via
1821    conditional execution instructions instead of a branch.  A value of
1822    BRANCH_COST+1 is the default if the machine does not use
1823    cc0, and 1 if it does use cc0.  */
1824 /* ??? Investigate.  */
1825 #define MAX_CONDITIONAL_EXECUTE 12
1826
1827 extern int ia64_final_schedule;
1828
1829 #define TARGET_UNWIND_TABLES_DEFAULT true
1830
1831 #define EH_RETURN_DATA_REGNO(N) ((N) < 4 ? (N) + 15 : INVALID_REGNUM)
1832
1833 /* This function contains machine specific function data.  */
1834 struct GTY(()) machine_function
1835 {
1836   /* The new stack pointer when unwinding from EH.  */
1837   rtx ia64_eh_epilogue_sp;
1838
1839   /* The new bsp value when unwinding from EH.  */
1840   rtx ia64_eh_epilogue_bsp;
1841
1842   /* The GP value save register.  */
1843   rtx ia64_gp_save;
1844
1845   /* The number of varargs registers to save.  */
1846   int n_varargs;
1847
1848   /* The number of the next unwind state to copy.  */
1849   int state_num;
1850 };
1851
1852 #define DONT_USE_BUILTIN_SETJMP
1853
1854 /* Output any profiling code before the prologue.  */
1855
1856 #undef  PROFILE_BEFORE_PROLOGUE
1857 #define PROFILE_BEFORE_PROLOGUE 1
1858
1859 /* Initialize library function table. */
1860 #undef TARGET_INIT_LIBFUNCS
1861 #define TARGET_INIT_LIBFUNCS ia64_init_libfuncs
1862 \f
1863
1864 /* Switch on code for querying unit reservations.  */
1865 #define CPU_UNITS_QUERY 1
1866
1867 /* End of ia64.h */