OSDN Git Service

PR 28490
[pf3gnuchains/gcc-fork.git] / gcc / config / ia64 / ia64.c
1 /* Definitions of target machine for GNU compiler.
2    Copyright (C) 1999, 2000, 2001, 2002, 2003, 2004, 2005, 2006
3    Free Software Foundation, Inc.
4    Contributed by James E. Wilson <wilson@cygnus.com> and
5                   David Mosberger <davidm@hpl.hp.com>.
6
7 This file is part of GCC.
8
9 GCC is free software; you can redistribute it and/or modify
10 it under the terms of the GNU General Public License as published by
11 the Free Software Foundation; either version 2, or (at your option)
12 any later version.
13
14 GCC is distributed in the hope that it will be useful,
15 but WITHOUT ANY WARRANTY; without even the implied warranty of
16 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17 GNU General Public License for more details.
18
19 You should have received a copy of the GNU General Public License
20 along with GCC; see the file COPYING.  If not, write to
21 the Free Software Foundation, 51 Franklin Street, Fifth Floor,
22 Boston, MA 02110-1301, USA.  */
23
24 #include "config.h"
25 #include "system.h"
26 #include "coretypes.h"
27 #include "tm.h"
28 #include "rtl.h"
29 #include "tree.h"
30 #include "regs.h"
31 #include "hard-reg-set.h"
32 #include "real.h"
33 #include "insn-config.h"
34 #include "conditions.h"
35 #include "output.h"
36 #include "insn-attr.h"
37 #include "flags.h"
38 #include "recog.h"
39 #include "expr.h"
40 #include "optabs.h"
41 #include "except.h"
42 #include "function.h"
43 #include "ggc.h"
44 #include "basic-block.h"
45 #include "toplev.h"
46 #include "sched-int.h"
47 #include "timevar.h"
48 #include "target.h"
49 #include "target-def.h"
50 #include "tm_p.h"
51 #include "hashtab.h"
52 #include "langhooks.h"
53 #include "cfglayout.h"
54 #include "tree-gimple.h"
55 #include "intl.h"
56 #include "debug.h"
57 #include "params.h"
58
59 /* This is used for communication between ASM_OUTPUT_LABEL and
60    ASM_OUTPUT_LABELREF.  */
61 int ia64_asm_output_label = 0;
62
63 /* Define the information needed to generate branch and scc insns.  This is
64    stored from the compare operation.  */
65 struct rtx_def * ia64_compare_op0;
66 struct rtx_def * ia64_compare_op1;
67
68 /* Register names for ia64_expand_prologue.  */
69 static const char * const ia64_reg_numbers[96] =
70 { "r32", "r33", "r34", "r35", "r36", "r37", "r38", "r39",
71   "r40", "r41", "r42", "r43", "r44", "r45", "r46", "r47",
72   "r48", "r49", "r50", "r51", "r52", "r53", "r54", "r55",
73   "r56", "r57", "r58", "r59", "r60", "r61", "r62", "r63",
74   "r64", "r65", "r66", "r67", "r68", "r69", "r70", "r71",
75   "r72", "r73", "r74", "r75", "r76", "r77", "r78", "r79",
76   "r80", "r81", "r82", "r83", "r84", "r85", "r86", "r87",
77   "r88", "r89", "r90", "r91", "r92", "r93", "r94", "r95",
78   "r96", "r97", "r98", "r99", "r100","r101","r102","r103",
79   "r104","r105","r106","r107","r108","r109","r110","r111",
80   "r112","r113","r114","r115","r116","r117","r118","r119",
81   "r120","r121","r122","r123","r124","r125","r126","r127"};
82
83 /* ??? These strings could be shared with REGISTER_NAMES.  */
84 static const char * const ia64_input_reg_names[8] =
85 { "in0",  "in1",  "in2",  "in3",  "in4",  "in5",  "in6",  "in7" };
86
87 /* ??? These strings could be shared with REGISTER_NAMES.  */
88 static const char * const ia64_local_reg_names[80] =
89 { "loc0", "loc1", "loc2", "loc3", "loc4", "loc5", "loc6", "loc7",
90   "loc8", "loc9", "loc10","loc11","loc12","loc13","loc14","loc15",
91   "loc16","loc17","loc18","loc19","loc20","loc21","loc22","loc23",
92   "loc24","loc25","loc26","loc27","loc28","loc29","loc30","loc31",
93   "loc32","loc33","loc34","loc35","loc36","loc37","loc38","loc39",
94   "loc40","loc41","loc42","loc43","loc44","loc45","loc46","loc47",
95   "loc48","loc49","loc50","loc51","loc52","loc53","loc54","loc55",
96   "loc56","loc57","loc58","loc59","loc60","loc61","loc62","loc63",
97   "loc64","loc65","loc66","loc67","loc68","loc69","loc70","loc71",
98   "loc72","loc73","loc74","loc75","loc76","loc77","loc78","loc79" };
99
100 /* ??? These strings could be shared with REGISTER_NAMES.  */
101 static const char * const ia64_output_reg_names[8] =
102 { "out0", "out1", "out2", "out3", "out4", "out5", "out6", "out7" };
103
104 /* Which cpu are we scheduling for.  */
105 enum processor_type ia64_tune = PROCESSOR_ITANIUM2;
106
107 /* Determines whether we run our final scheduling pass or not.  We always
108    avoid the normal second scheduling pass.  */
109 static int ia64_flag_schedule_insns2;
110
111 /* Determines whether we run variable tracking in machine dependent
112    reorganization.  */
113 static int ia64_flag_var_tracking;
114
115 /* Variables which are this size or smaller are put in the sdata/sbss
116    sections.  */
117
118 unsigned int ia64_section_threshold;
119
120 /* The following variable is used by the DFA insn scheduler.  The value is
121    TRUE if we do insn bundling instead of insn scheduling.  */
122 int bundling_p = 0;
123
124 /* Structure to be filled in by ia64_compute_frame_size with register
125    save masks and offsets for the current function.  */
126
127 struct ia64_frame_info
128 {
129   HOST_WIDE_INT total_size;     /* size of the stack frame, not including
130                                    the caller's scratch area.  */
131   HOST_WIDE_INT spill_cfa_off;  /* top of the reg spill area from the cfa.  */
132   HOST_WIDE_INT spill_size;     /* size of the gr/br/fr spill area.  */
133   HOST_WIDE_INT extra_spill_size;  /* size of spill area for others.  */
134   HARD_REG_SET mask;            /* mask of saved registers.  */
135   unsigned int gr_used_mask;    /* mask of registers in use as gr spill
136                                    registers or long-term scratches.  */
137   int n_spilled;                /* number of spilled registers.  */
138   int reg_fp;                   /* register for fp.  */
139   int reg_save_b0;              /* save register for b0.  */
140   int reg_save_pr;              /* save register for prs.  */
141   int reg_save_ar_pfs;          /* save register for ar.pfs.  */
142   int reg_save_ar_unat;         /* save register for ar.unat.  */
143   int reg_save_ar_lc;           /* save register for ar.lc.  */
144   int reg_save_gp;              /* save register for gp.  */
145   int n_input_regs;             /* number of input registers used.  */
146   int n_local_regs;             /* number of local registers used.  */
147   int n_output_regs;            /* number of output registers used.  */
148   int n_rotate_regs;            /* number of rotating registers used.  */
149
150   char need_regstk;             /* true if a .regstk directive needed.  */
151   char initialized;             /* true if the data is finalized.  */
152 };
153
154 /* Current frame information calculated by ia64_compute_frame_size.  */
155 static struct ia64_frame_info current_frame_info;
156 \f
157 static int ia64_first_cycle_multipass_dfa_lookahead (void);
158 static void ia64_dependencies_evaluation_hook (rtx, rtx);
159 static void ia64_init_dfa_pre_cycle_insn (void);
160 static rtx ia64_dfa_pre_cycle_insn (void);
161 static int ia64_first_cycle_multipass_dfa_lookahead_guard (rtx);
162 static bool ia64_first_cycle_multipass_dfa_lookahead_guard_spec (rtx);
163 static int ia64_dfa_new_cycle (FILE *, int, rtx, int, int, int *);
164 static void ia64_h_i_d_extended (void);
165 static int ia64_mode_to_int (enum machine_mode);
166 static void ia64_set_sched_flags (spec_info_t);
167 static int ia64_speculate_insn (rtx, ds_t, rtx *);
168 static rtx ia64_gen_spec_insn (rtx, ds_t, int, bool, bool);
169 static bool ia64_needs_block_p (rtx);
170 static rtx ia64_gen_check (rtx, rtx, bool);
171 static int ia64_spec_check_p (rtx);
172 static int ia64_spec_check_src_p (rtx);
173 static rtx gen_tls_get_addr (void);
174 static rtx gen_thread_pointer (void);
175 static int find_gr_spill (int);
176 static int next_scratch_gr_reg (void);
177 static void mark_reg_gr_used_mask (rtx, void *);
178 static void ia64_compute_frame_size (HOST_WIDE_INT);
179 static void setup_spill_pointers (int, rtx, HOST_WIDE_INT);
180 static void finish_spill_pointers (void);
181 static rtx spill_restore_mem (rtx, HOST_WIDE_INT);
182 static void do_spill (rtx (*)(rtx, rtx, rtx), rtx, HOST_WIDE_INT, rtx);
183 static void do_restore (rtx (*)(rtx, rtx, rtx), rtx, HOST_WIDE_INT);
184 static rtx gen_movdi_x (rtx, rtx, rtx);
185 static rtx gen_fr_spill_x (rtx, rtx, rtx);
186 static rtx gen_fr_restore_x (rtx, rtx, rtx);
187
188 static enum machine_mode hfa_element_mode (tree, bool);
189 static void ia64_setup_incoming_varargs (CUMULATIVE_ARGS *, enum machine_mode,
190                                          tree, int *, int);
191 static int ia64_arg_partial_bytes (CUMULATIVE_ARGS *, enum machine_mode,
192                                    tree, bool);
193 static bool ia64_function_ok_for_sibcall (tree, tree);
194 static bool ia64_return_in_memory (tree, tree);
195 static bool ia64_rtx_costs (rtx, int, int, int *);
196 static void fix_range (const char *);
197 static bool ia64_handle_option (size_t, const char *, int);
198 static struct machine_function * ia64_init_machine_status (void);
199 static void emit_insn_group_barriers (FILE *);
200 static void emit_all_insn_group_barriers (FILE *);
201 static void final_emit_insn_group_barriers (FILE *);
202 static void emit_predicate_relation_info (void);
203 static void ia64_reorg (void);
204 static bool ia64_in_small_data_p (tree);
205 static void process_epilogue (FILE *, rtx, bool, bool);
206 static int process_set (FILE *, rtx, rtx, bool, bool);
207
208 static bool ia64_assemble_integer (rtx, unsigned int, int);
209 static void ia64_output_function_prologue (FILE *, HOST_WIDE_INT);
210 static void ia64_output_function_epilogue (FILE *, HOST_WIDE_INT);
211 static void ia64_output_function_end_prologue (FILE *);
212
213 static int ia64_issue_rate (void);
214 static int ia64_adjust_cost_2 (rtx, int, rtx, int);
215 static void ia64_sched_init (FILE *, int, int);
216 static void ia64_sched_init_global (FILE *, int, int);
217 static void ia64_sched_finish_global (FILE *, int);
218 static void ia64_sched_finish (FILE *, int);
219 static int ia64_dfa_sched_reorder (FILE *, int, rtx *, int *, int, int);
220 static int ia64_sched_reorder (FILE *, int, rtx *, int *, int);
221 static int ia64_sched_reorder2 (FILE *, int, rtx *, int *, int);
222 static int ia64_variable_issue (FILE *, int, rtx, int);
223
224 static struct bundle_state *get_free_bundle_state (void);
225 static void free_bundle_state (struct bundle_state *);
226 static void initiate_bundle_states (void);
227 static void finish_bundle_states (void);
228 static unsigned bundle_state_hash (const void *);
229 static int bundle_state_eq_p (const void *, const void *);
230 static int insert_bundle_state (struct bundle_state *);
231 static void initiate_bundle_state_table (void);
232 static void finish_bundle_state_table (void);
233 static int try_issue_nops (struct bundle_state *, int);
234 static int try_issue_insn (struct bundle_state *, rtx);
235 static void issue_nops_and_insn (struct bundle_state *, int, rtx, int, int);
236 static int get_max_pos (state_t);
237 static int get_template (state_t, int);
238
239 static rtx get_next_important_insn (rtx, rtx);
240 static void bundling (FILE *, int, rtx, rtx);
241
242 static void ia64_output_mi_thunk (FILE *, tree, HOST_WIDE_INT,
243                                   HOST_WIDE_INT, tree);
244 static void ia64_file_start (void);
245
246 static section *ia64_select_rtx_section (enum machine_mode, rtx,
247                                          unsigned HOST_WIDE_INT);
248 static void ia64_output_dwarf_dtprel (FILE *, int, rtx)
249      ATTRIBUTE_UNUSED;
250 static section *ia64_rwreloc_select_section (tree, int, unsigned HOST_WIDE_INT)
251      ATTRIBUTE_UNUSED;
252 static void ia64_rwreloc_unique_section (tree, int)
253      ATTRIBUTE_UNUSED;
254 static section *ia64_rwreloc_select_rtx_section (enum machine_mode, rtx,
255                                                  unsigned HOST_WIDE_INT)
256      ATTRIBUTE_UNUSED;
257 static unsigned int ia64_section_type_flags (tree, const char *, int);
258 static void ia64_hpux_add_extern_decl (tree decl)
259      ATTRIBUTE_UNUSED;
260 static void ia64_hpux_file_end (void)
261      ATTRIBUTE_UNUSED;
262 static void ia64_init_libfuncs (void)
263      ATTRIBUTE_UNUSED;
264 static void ia64_hpux_init_libfuncs (void)
265      ATTRIBUTE_UNUSED;
266 static void ia64_sysv4_init_libfuncs (void)
267      ATTRIBUTE_UNUSED;
268 static void ia64_vms_init_libfuncs (void)
269      ATTRIBUTE_UNUSED;
270
271 static tree ia64_handle_model_attribute (tree *, tree, tree, int, bool *);
272 static void ia64_encode_section_info (tree, rtx, int);
273 static rtx ia64_struct_value_rtx (tree, int);
274 static tree ia64_gimplify_va_arg (tree, tree, tree *, tree *);
275 static bool ia64_scalar_mode_supported_p (enum machine_mode mode);
276 static bool ia64_vector_mode_supported_p (enum machine_mode mode);
277 static bool ia64_cannot_force_const_mem (rtx);
278 static const char *ia64_mangle_fundamental_type (tree);
279 static const char *ia64_invalid_conversion (tree, tree);
280 static const char *ia64_invalid_unary_op (int, tree);
281 static const char *ia64_invalid_binary_op (int, tree, tree);
282 \f
283 /* Table of valid machine attributes.  */
284 static const struct attribute_spec ia64_attribute_table[] =
285 {
286   /* { name, min_len, max_len, decl_req, type_req, fn_type_req, handler } */
287   { "syscall_linkage", 0, 0, false, true,  true,  NULL },
288   { "model",           1, 1, true, false, false, ia64_handle_model_attribute },
289   { NULL,              0, 0, false, false, false, NULL }
290 };
291
292 /* Initialize the GCC target structure.  */
293 #undef TARGET_ATTRIBUTE_TABLE
294 #define TARGET_ATTRIBUTE_TABLE ia64_attribute_table
295
296 #undef TARGET_INIT_BUILTINS
297 #define TARGET_INIT_BUILTINS ia64_init_builtins
298
299 #undef TARGET_EXPAND_BUILTIN
300 #define TARGET_EXPAND_BUILTIN ia64_expand_builtin
301
302 #undef TARGET_ASM_BYTE_OP
303 #define TARGET_ASM_BYTE_OP "\tdata1\t"
304 #undef TARGET_ASM_ALIGNED_HI_OP
305 #define TARGET_ASM_ALIGNED_HI_OP "\tdata2\t"
306 #undef TARGET_ASM_ALIGNED_SI_OP
307 #define TARGET_ASM_ALIGNED_SI_OP "\tdata4\t"
308 #undef TARGET_ASM_ALIGNED_DI_OP
309 #define TARGET_ASM_ALIGNED_DI_OP "\tdata8\t"
310 #undef TARGET_ASM_UNALIGNED_HI_OP
311 #define TARGET_ASM_UNALIGNED_HI_OP "\tdata2.ua\t"
312 #undef TARGET_ASM_UNALIGNED_SI_OP
313 #define TARGET_ASM_UNALIGNED_SI_OP "\tdata4.ua\t"
314 #undef TARGET_ASM_UNALIGNED_DI_OP
315 #define TARGET_ASM_UNALIGNED_DI_OP "\tdata8.ua\t"
316 #undef TARGET_ASM_INTEGER
317 #define TARGET_ASM_INTEGER ia64_assemble_integer
318
319 #undef TARGET_ASM_FUNCTION_PROLOGUE
320 #define TARGET_ASM_FUNCTION_PROLOGUE ia64_output_function_prologue
321 #undef TARGET_ASM_FUNCTION_END_PROLOGUE
322 #define TARGET_ASM_FUNCTION_END_PROLOGUE ia64_output_function_end_prologue
323 #undef TARGET_ASM_FUNCTION_EPILOGUE
324 #define TARGET_ASM_FUNCTION_EPILOGUE ia64_output_function_epilogue
325
326 #undef TARGET_IN_SMALL_DATA_P
327 #define TARGET_IN_SMALL_DATA_P  ia64_in_small_data_p
328
329 #undef TARGET_SCHED_ADJUST_COST_2
330 #define TARGET_SCHED_ADJUST_COST_2 ia64_adjust_cost_2
331 #undef TARGET_SCHED_ISSUE_RATE
332 #define TARGET_SCHED_ISSUE_RATE ia64_issue_rate
333 #undef TARGET_SCHED_VARIABLE_ISSUE
334 #define TARGET_SCHED_VARIABLE_ISSUE ia64_variable_issue
335 #undef TARGET_SCHED_INIT
336 #define TARGET_SCHED_INIT ia64_sched_init
337 #undef TARGET_SCHED_FINISH
338 #define TARGET_SCHED_FINISH ia64_sched_finish
339 #undef TARGET_SCHED_INIT_GLOBAL
340 #define TARGET_SCHED_INIT_GLOBAL ia64_sched_init_global
341 #undef TARGET_SCHED_FINISH_GLOBAL
342 #define TARGET_SCHED_FINISH_GLOBAL ia64_sched_finish_global
343 #undef TARGET_SCHED_REORDER
344 #define TARGET_SCHED_REORDER ia64_sched_reorder
345 #undef TARGET_SCHED_REORDER2
346 #define TARGET_SCHED_REORDER2 ia64_sched_reorder2
347
348 #undef TARGET_SCHED_DEPENDENCIES_EVALUATION_HOOK
349 #define TARGET_SCHED_DEPENDENCIES_EVALUATION_HOOK ia64_dependencies_evaluation_hook
350
351 #undef TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD
352 #define TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD ia64_first_cycle_multipass_dfa_lookahead
353
354 #undef TARGET_SCHED_INIT_DFA_PRE_CYCLE_INSN
355 #define TARGET_SCHED_INIT_DFA_PRE_CYCLE_INSN ia64_init_dfa_pre_cycle_insn
356 #undef TARGET_SCHED_DFA_PRE_CYCLE_INSN
357 #define TARGET_SCHED_DFA_PRE_CYCLE_INSN ia64_dfa_pre_cycle_insn
358
359 #undef TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD_GUARD
360 #define TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD_GUARD\
361   ia64_first_cycle_multipass_dfa_lookahead_guard
362
363 #undef TARGET_SCHED_DFA_NEW_CYCLE
364 #define TARGET_SCHED_DFA_NEW_CYCLE ia64_dfa_new_cycle
365
366 #undef TARGET_SCHED_H_I_D_EXTENDED
367 #define TARGET_SCHED_H_I_D_EXTENDED ia64_h_i_d_extended
368
369 #undef TARGET_SCHED_SET_SCHED_FLAGS
370 #define TARGET_SCHED_SET_SCHED_FLAGS ia64_set_sched_flags
371
372 #undef TARGET_SCHED_SPECULATE_INSN
373 #define TARGET_SCHED_SPECULATE_INSN ia64_speculate_insn
374
375 #undef TARGET_SCHED_NEEDS_BLOCK_P
376 #define TARGET_SCHED_NEEDS_BLOCK_P ia64_needs_block_p
377
378 #undef TARGET_SCHED_GEN_CHECK
379 #define TARGET_SCHED_GEN_CHECK ia64_gen_check
380
381 #undef TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD_GUARD_SPEC
382 #define TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD_GUARD_SPEC\
383   ia64_first_cycle_multipass_dfa_lookahead_guard_spec
384
385 #undef TARGET_FUNCTION_OK_FOR_SIBCALL
386 #define TARGET_FUNCTION_OK_FOR_SIBCALL ia64_function_ok_for_sibcall
387 #undef TARGET_ARG_PARTIAL_BYTES
388 #define TARGET_ARG_PARTIAL_BYTES ia64_arg_partial_bytes
389
390 #undef TARGET_ASM_OUTPUT_MI_THUNK
391 #define TARGET_ASM_OUTPUT_MI_THUNK ia64_output_mi_thunk
392 #undef TARGET_ASM_CAN_OUTPUT_MI_THUNK
393 #define TARGET_ASM_CAN_OUTPUT_MI_THUNK hook_bool_tree_hwi_hwi_tree_true
394
395 #undef TARGET_ASM_FILE_START
396 #define TARGET_ASM_FILE_START ia64_file_start
397
398 #undef TARGET_RTX_COSTS
399 #define TARGET_RTX_COSTS ia64_rtx_costs
400 #undef TARGET_ADDRESS_COST
401 #define TARGET_ADDRESS_COST hook_int_rtx_0
402
403 #undef TARGET_MACHINE_DEPENDENT_REORG
404 #define TARGET_MACHINE_DEPENDENT_REORG ia64_reorg
405
406 #undef TARGET_ENCODE_SECTION_INFO
407 #define TARGET_ENCODE_SECTION_INFO ia64_encode_section_info
408
409 #undef  TARGET_SECTION_TYPE_FLAGS
410 #define TARGET_SECTION_TYPE_FLAGS  ia64_section_type_flags
411
412 #ifdef HAVE_AS_TLS
413 #undef TARGET_ASM_OUTPUT_DWARF_DTPREL
414 #define TARGET_ASM_OUTPUT_DWARF_DTPREL ia64_output_dwarf_dtprel
415 #endif
416
417 /* ??? ABI doesn't allow us to define this.  */
418 #if 0
419 #undef TARGET_PROMOTE_FUNCTION_ARGS
420 #define TARGET_PROMOTE_FUNCTION_ARGS hook_bool_tree_true
421 #endif
422
423 /* ??? ABI doesn't allow us to define this.  */
424 #if 0
425 #undef TARGET_PROMOTE_FUNCTION_RETURN
426 #define TARGET_PROMOTE_FUNCTION_RETURN hook_bool_tree_true
427 #endif
428
429 /* ??? Investigate.  */
430 #if 0
431 #undef TARGET_PROMOTE_PROTOTYPES
432 #define TARGET_PROMOTE_PROTOTYPES hook_bool_tree_true
433 #endif
434
435 #undef TARGET_STRUCT_VALUE_RTX
436 #define TARGET_STRUCT_VALUE_RTX ia64_struct_value_rtx
437 #undef TARGET_RETURN_IN_MEMORY
438 #define TARGET_RETURN_IN_MEMORY ia64_return_in_memory
439 #undef TARGET_SETUP_INCOMING_VARARGS
440 #define TARGET_SETUP_INCOMING_VARARGS ia64_setup_incoming_varargs
441 #undef TARGET_STRICT_ARGUMENT_NAMING
442 #define TARGET_STRICT_ARGUMENT_NAMING hook_bool_CUMULATIVE_ARGS_true
443 #undef TARGET_MUST_PASS_IN_STACK
444 #define TARGET_MUST_PASS_IN_STACK must_pass_in_stack_var_size
445
446 #undef TARGET_GIMPLIFY_VA_ARG_EXPR
447 #define TARGET_GIMPLIFY_VA_ARG_EXPR ia64_gimplify_va_arg
448
449 #undef TARGET_UNWIND_EMIT
450 #define TARGET_UNWIND_EMIT process_for_unwind_directive
451
452 #undef TARGET_SCALAR_MODE_SUPPORTED_P
453 #define TARGET_SCALAR_MODE_SUPPORTED_P ia64_scalar_mode_supported_p
454 #undef TARGET_VECTOR_MODE_SUPPORTED_P
455 #define TARGET_VECTOR_MODE_SUPPORTED_P ia64_vector_mode_supported_p
456
457 /* ia64 architecture manual 4.4.7: ... reads, writes, and flushes may occur
458    in an order different from the specified program order.  */
459 #undef TARGET_RELAXED_ORDERING
460 #define TARGET_RELAXED_ORDERING true
461
462 #undef TARGET_DEFAULT_TARGET_FLAGS
463 #define TARGET_DEFAULT_TARGET_FLAGS (TARGET_DEFAULT | TARGET_CPU_DEFAULT)
464 #undef TARGET_HANDLE_OPTION
465 #define TARGET_HANDLE_OPTION ia64_handle_option
466
467 #undef TARGET_CANNOT_FORCE_CONST_MEM
468 #define TARGET_CANNOT_FORCE_CONST_MEM ia64_cannot_force_const_mem
469
470 #undef TARGET_MANGLE_FUNDAMENTAL_TYPE
471 #define TARGET_MANGLE_FUNDAMENTAL_TYPE ia64_mangle_fundamental_type
472
473 #undef TARGET_INVALID_CONVERSION
474 #define TARGET_INVALID_CONVERSION ia64_invalid_conversion
475 #undef TARGET_INVALID_UNARY_OP
476 #define TARGET_INVALID_UNARY_OP ia64_invalid_unary_op
477 #undef TARGET_INVALID_BINARY_OP
478 #define TARGET_INVALID_BINARY_OP ia64_invalid_binary_op
479
480 struct gcc_target targetm = TARGET_INITIALIZER;
481 \f
482 typedef enum
483   {
484     ADDR_AREA_NORMAL,   /* normal address area */
485     ADDR_AREA_SMALL     /* addressable by "addl" (-2MB < addr < 2MB) */
486   }
487 ia64_addr_area;
488
489 static GTY(()) tree small_ident1;
490 static GTY(()) tree small_ident2;
491
492 static void
493 init_idents (void)
494 {
495   if (small_ident1 == 0)
496     {
497       small_ident1 = get_identifier ("small");
498       small_ident2 = get_identifier ("__small__");
499     }
500 }
501
502 /* Retrieve the address area that has been chosen for the given decl.  */
503
504 static ia64_addr_area
505 ia64_get_addr_area (tree decl)
506 {
507   tree model_attr;
508
509   model_attr = lookup_attribute ("model", DECL_ATTRIBUTES (decl));
510   if (model_attr)
511     {
512       tree id;
513
514       init_idents ();
515       id = TREE_VALUE (TREE_VALUE (model_attr));
516       if (id == small_ident1 || id == small_ident2)
517         return ADDR_AREA_SMALL;
518     }
519   return ADDR_AREA_NORMAL;
520 }
521
522 static tree
523 ia64_handle_model_attribute (tree *node, tree name, tree args,
524                              int flags ATTRIBUTE_UNUSED, bool *no_add_attrs)
525 {
526   ia64_addr_area addr_area = ADDR_AREA_NORMAL;
527   ia64_addr_area area;
528   tree arg, decl = *node;
529
530   init_idents ();
531   arg = TREE_VALUE (args);
532   if (arg == small_ident1 || arg == small_ident2)
533     {
534       addr_area = ADDR_AREA_SMALL;
535     }
536   else
537     {
538       warning (OPT_Wattributes, "invalid argument of %qs attribute",
539                IDENTIFIER_POINTER (name));
540       *no_add_attrs = true;
541     }
542
543   switch (TREE_CODE (decl))
544     {
545     case VAR_DECL:
546       if ((DECL_CONTEXT (decl) && TREE_CODE (DECL_CONTEXT (decl))
547            == FUNCTION_DECL)
548           && !TREE_STATIC (decl))
549         {
550           error ("%Jan address area attribute cannot be specified for "
551                  "local variables", decl);
552           *no_add_attrs = true;
553         }
554       area = ia64_get_addr_area (decl);
555       if (area != ADDR_AREA_NORMAL && addr_area != area)
556         {
557           error ("address area of %q+D conflicts with previous "
558                  "declaration", decl);
559           *no_add_attrs = true;
560         }
561       break;
562
563     case FUNCTION_DECL:
564       error ("%Jaddress area attribute cannot be specified for functions",
565              decl);
566       *no_add_attrs = true;
567       break;
568
569     default:
570       warning (OPT_Wattributes, "%qs attribute ignored",
571                IDENTIFIER_POINTER (name));
572       *no_add_attrs = true;
573       break;
574     }
575
576   return NULL_TREE;
577 }
578
579 static void
580 ia64_encode_addr_area (tree decl, rtx symbol)
581 {
582   int flags;
583
584   flags = SYMBOL_REF_FLAGS (symbol);
585   switch (ia64_get_addr_area (decl))
586     {
587     case ADDR_AREA_NORMAL: break;
588     case ADDR_AREA_SMALL: flags |= SYMBOL_FLAG_SMALL_ADDR; break;
589     default: gcc_unreachable ();
590     }
591   SYMBOL_REF_FLAGS (symbol) = flags;
592 }
593
594 static void
595 ia64_encode_section_info (tree decl, rtx rtl, int first)
596 {
597   default_encode_section_info (decl, rtl, first);
598
599   /* Careful not to prod global register variables.  */
600   if (TREE_CODE (decl) == VAR_DECL
601       && GET_CODE (DECL_RTL (decl)) == MEM
602       && GET_CODE (XEXP (DECL_RTL (decl), 0)) == SYMBOL_REF
603       && (TREE_STATIC (decl) || DECL_EXTERNAL (decl)))
604     ia64_encode_addr_area (decl, XEXP (rtl, 0));
605 }
606 \f
607 /* Implement CONST_OK_FOR_LETTER_P.  */
608
609 bool
610 ia64_const_ok_for_letter_p (HOST_WIDE_INT value, char c)
611 {
612   switch (c)
613     {
614     case 'I':
615       return CONST_OK_FOR_I (value);
616     case 'J':
617       return CONST_OK_FOR_J (value);
618     case 'K':
619       return CONST_OK_FOR_K (value);
620     case 'L':
621       return CONST_OK_FOR_L (value);
622     case 'M':
623       return CONST_OK_FOR_M (value);
624     case 'N':
625       return CONST_OK_FOR_N (value);
626     case 'O':
627       return CONST_OK_FOR_O (value);
628     case 'P':
629       return CONST_OK_FOR_P (value);
630     default:
631       return false;
632     }
633 }
634
635 /* Implement CONST_DOUBLE_OK_FOR_LETTER_P.  */
636
637 bool
638 ia64_const_double_ok_for_letter_p (rtx value, char c)
639 {
640   switch (c)
641     {
642     case 'G':
643       return CONST_DOUBLE_OK_FOR_G (value);
644     default:
645       return false;
646     }
647 }
648
649 /* Implement EXTRA_CONSTRAINT.  */
650
651 bool
652 ia64_extra_constraint (rtx value, char c)
653 {
654   switch (c)
655     {
656     case 'Q':
657       /* Non-volatile memory for FP_REG loads/stores.  */
658       return memory_operand(value, VOIDmode) && !MEM_VOLATILE_P (value);
659
660     case 'R':
661       /* 1..4 for shladd arguments.  */
662       return (GET_CODE (value) == CONST_INT
663               && INTVAL (value) >= 1 && INTVAL (value) <= 4);
664
665     case 'S':
666       /* Non-post-inc memory for asms and other unsavory creatures.  */
667       return (GET_CODE (value) == MEM
668               && GET_RTX_CLASS (GET_CODE (XEXP (value, 0))) != RTX_AUTOINC
669               && (reload_in_progress || memory_operand (value, VOIDmode)));
670
671     case 'T':
672       /* Symbol ref to small-address-area.  */
673       return small_addr_symbolic_operand (value, VOIDmode);
674
675     case 'U':
676       /* Vector zero.  */
677       return value == CONST0_RTX (GET_MODE (value));
678
679     case 'W':
680       /* An integer vector, such that conversion to an integer yields a
681          value appropriate for an integer 'J' constraint.  */
682       if (GET_CODE (value) == CONST_VECTOR
683           && GET_MODE_CLASS (GET_MODE (value)) == MODE_VECTOR_INT)
684         {
685           value = simplify_subreg (DImode, value, GET_MODE (value), 0);
686           return ia64_const_ok_for_letter_p (INTVAL (value), 'J');
687         }
688       return false;
689
690     case 'Y':
691       /* A V2SF vector containing elements that satisfy 'G'.  */
692       return
693         (GET_CODE (value) == CONST_VECTOR
694          && GET_MODE (value) == V2SFmode
695          && ia64_const_double_ok_for_letter_p (XVECEXP (value, 0, 0), 'G')
696          && ia64_const_double_ok_for_letter_p (XVECEXP (value, 0, 1), 'G'));
697
698     default:
699       return false;
700     }
701 }
702 \f
703 /* Return 1 if the operands of a move are ok.  */
704
705 int
706 ia64_move_ok (rtx dst, rtx src)
707 {
708   /* If we're under init_recog_no_volatile, we'll not be able to use
709      memory_operand.  So check the code directly and don't worry about
710      the validity of the underlying address, which should have been
711      checked elsewhere anyway.  */
712   if (GET_CODE (dst) != MEM)
713     return 1;
714   if (GET_CODE (src) == MEM)
715     return 0;
716   if (register_operand (src, VOIDmode))
717     return 1;
718
719   /* Otherwise, this must be a constant, and that either 0 or 0.0 or 1.0.  */
720   if (INTEGRAL_MODE_P (GET_MODE (dst)))
721     return src == const0_rtx;
722   else
723     return GET_CODE (src) == CONST_DOUBLE && CONST_DOUBLE_OK_FOR_G (src);
724 }
725
726 /* Return 1 if the operands are ok for a floating point load pair.  */
727
728 int
729 ia64_load_pair_ok (rtx dst, rtx src)
730 {
731   if (GET_CODE (dst) != REG || !FP_REGNO_P (REGNO (dst)))
732     return 0;
733   if (GET_CODE (src) != MEM || MEM_VOLATILE_P (src))
734     return 0;
735   switch (GET_CODE (XEXP (src, 0)))
736     {
737     case REG:
738     case POST_INC:
739       break;
740     case POST_DEC:
741       return 0;
742     case POST_MODIFY:
743       {
744         rtx adjust = XEXP (XEXP (XEXP (src, 0), 1), 1);
745
746         if (GET_CODE (adjust) != CONST_INT
747             || INTVAL (adjust) != GET_MODE_SIZE (GET_MODE (src)))
748           return 0;
749       }
750       break;
751     default:
752       abort ();
753     }
754   return 1;
755 }
756
757 int
758 addp4_optimize_ok (rtx op1, rtx op2)
759 {
760   return (basereg_operand (op1, GET_MODE(op1)) !=
761           basereg_operand (op2, GET_MODE(op2)));
762 }
763
764 /* Check if OP is a mask suitable for use with SHIFT in a dep.z instruction.
765    Return the length of the field, or <= 0 on failure.  */
766
767 int
768 ia64_depz_field_mask (rtx rop, rtx rshift)
769 {
770   unsigned HOST_WIDE_INT op = INTVAL (rop);
771   unsigned HOST_WIDE_INT shift = INTVAL (rshift);
772
773   /* Get rid of the zero bits we're shifting in.  */
774   op >>= shift;
775
776   /* We must now have a solid block of 1's at bit 0.  */
777   return exact_log2 (op + 1);
778 }
779
780 /* Return the TLS model to use for ADDR.  */
781
782 static enum tls_model
783 tls_symbolic_operand_type (rtx addr)
784 {
785   enum tls_model tls_kind = 0;
786
787   if (GET_CODE (addr) == CONST)
788     {
789       if (GET_CODE (XEXP (addr, 0)) == PLUS
790           && GET_CODE (XEXP (XEXP (addr, 0), 0)) == SYMBOL_REF)
791         tls_kind = SYMBOL_REF_TLS_MODEL (XEXP (XEXP (addr, 0), 0));
792     }
793   else if (GET_CODE (addr) == SYMBOL_REF)
794     tls_kind = SYMBOL_REF_TLS_MODEL (addr);
795
796   return tls_kind;
797 }
798
799 /* Return true if X is a constant that is valid for some immediate
800    field in an instruction.  */
801
802 bool
803 ia64_legitimate_constant_p (rtx x)
804 {
805   switch (GET_CODE (x))
806     {
807     case CONST_INT:
808     case LABEL_REF:
809       return true;
810
811     case CONST_DOUBLE:
812       if (GET_MODE (x) == VOIDmode)
813         return true;
814       return CONST_DOUBLE_OK_FOR_G (x);
815
816     case CONST:
817     case SYMBOL_REF:
818       /* ??? Short term workaround for PR 28490.  We must make the code here
819          match the code in ia64_expand_move and move_operand, even though they
820          are both technically wrong.  */
821       if (tls_symbolic_operand_type (x) == 0)
822         {
823           HOST_WIDE_INT addend = 0;
824           rtx op = x;
825
826           if (GET_CODE (op) == CONST
827               && GET_CODE (XEXP (op, 0)) == PLUS
828               && GET_CODE (XEXP (XEXP (op, 0), 1)) == CONST_INT)
829             {
830               addend = INTVAL (XEXP (XEXP (op, 0), 1));
831               op = XEXP (XEXP (op, 0), 0);
832             }
833
834           if (any_offset_symbol_operand (op, GET_MODE (op))
835               || function_operand (op, GET_MODE (op)))
836             return true;
837           if (aligned_offset_symbol_operand (op, GET_MODE (op)))
838             return (addend & 0x3fff) == 0;
839           return false;
840         }
841       return false;
842
843     case CONST_VECTOR:
844       {
845         enum machine_mode mode = GET_MODE (x);
846
847         if (mode == V2SFmode)
848           return ia64_extra_constraint (x, 'Y');
849
850         return (GET_MODE_CLASS (mode) == MODE_VECTOR_INT
851                 && GET_MODE_SIZE (mode) <= 8);
852       }
853
854     default:
855       return false;
856     }
857 }
858
859 /* Don't allow TLS addresses to get spilled to memory.  */
860
861 static bool
862 ia64_cannot_force_const_mem (rtx x)
863 {
864   return tls_symbolic_operand_type (x) != 0;
865 }
866
867 /* Expand a symbolic constant load.  */
868
869 bool
870 ia64_expand_load_address (rtx dest, rtx src)
871 {
872   gcc_assert (GET_CODE (dest) == REG);
873
874   /* ILP32 mode still loads 64-bits of data from the GOT.  This avoids
875      having to pointer-extend the value afterward.  Other forms of address
876      computation below are also more natural to compute as 64-bit quantities.
877      If we've been given an SImode destination register, change it.  */
878   if (GET_MODE (dest) != Pmode)
879     dest = gen_rtx_REG_offset (dest, Pmode, REGNO (dest), 0);
880
881   if (TARGET_NO_PIC)
882     return false;
883   if (small_addr_symbolic_operand (src, VOIDmode))
884     return false;
885
886   if (TARGET_AUTO_PIC)
887     emit_insn (gen_load_gprel64 (dest, src));
888   else if (GET_CODE (src) == SYMBOL_REF && SYMBOL_REF_FUNCTION_P (src))
889     emit_insn (gen_load_fptr (dest, src));
890   else if (sdata_symbolic_operand (src, VOIDmode))
891     emit_insn (gen_load_gprel (dest, src));
892   else
893     {
894       HOST_WIDE_INT addend = 0;
895       rtx tmp;
896
897       /* We did split constant offsets in ia64_expand_move, and we did try
898          to keep them split in move_operand, but we also allowed reload to
899          rematerialize arbitrary constants rather than spill the value to
900          the stack and reload it.  So we have to be prepared here to split
901          them apart again.  */
902       if (GET_CODE (src) == CONST)
903         {
904           HOST_WIDE_INT hi, lo;
905
906           hi = INTVAL (XEXP (XEXP (src, 0), 1));
907           lo = ((hi & 0x3fff) ^ 0x2000) - 0x2000;
908           hi = hi - lo;
909
910           if (lo != 0)
911             {
912               addend = lo;
913               src = plus_constant (XEXP (XEXP (src, 0), 0), hi);
914             }
915         }
916
917       tmp = gen_rtx_HIGH (Pmode, src);
918       tmp = gen_rtx_PLUS (Pmode, tmp, pic_offset_table_rtx);
919       emit_insn (gen_rtx_SET (VOIDmode, dest, tmp));
920
921       tmp = gen_rtx_LO_SUM (Pmode, dest, src);
922       emit_insn (gen_rtx_SET (VOIDmode, dest, tmp));
923
924       if (addend)
925         {
926           tmp = gen_rtx_PLUS (Pmode, dest, GEN_INT (addend));
927           emit_insn (gen_rtx_SET (VOIDmode, dest, tmp));
928         }
929     }
930
931   return true;
932 }
933
934 static GTY(()) rtx gen_tls_tga;
935 static rtx
936 gen_tls_get_addr (void)
937 {
938   if (!gen_tls_tga)
939     gen_tls_tga = init_one_libfunc ("__tls_get_addr");
940   return gen_tls_tga;
941 }
942
943 static GTY(()) rtx thread_pointer_rtx;
944 static rtx
945 gen_thread_pointer (void)
946 {
947   if (!thread_pointer_rtx)
948     thread_pointer_rtx = gen_rtx_REG (Pmode, 13);
949   return thread_pointer_rtx;
950 }
951
952 static rtx
953 ia64_expand_tls_address (enum tls_model tls_kind, rtx op0, rtx op1,
954                          rtx orig_op1, HOST_WIDE_INT addend)
955 {
956   rtx tga_op1, tga_op2, tga_ret, tga_eqv, tmp, insns;
957   rtx orig_op0 = op0;
958   HOST_WIDE_INT addend_lo, addend_hi;
959
960   switch (tls_kind)
961     {
962     case TLS_MODEL_GLOBAL_DYNAMIC:
963       start_sequence ();
964
965       tga_op1 = gen_reg_rtx (Pmode);
966       emit_insn (gen_load_dtpmod (tga_op1, op1));
967
968       tga_op2 = gen_reg_rtx (Pmode);
969       emit_insn (gen_load_dtprel (tga_op2, op1));
970
971       tga_ret = emit_library_call_value (gen_tls_get_addr (), NULL_RTX,
972                                          LCT_CONST, Pmode, 2, tga_op1,
973                                          Pmode, tga_op2, Pmode);
974
975       insns = get_insns ();
976       end_sequence ();
977
978       if (GET_MODE (op0) != Pmode)
979         op0 = tga_ret;
980       emit_libcall_block (insns, op0, tga_ret, op1);
981       break;
982
983     case TLS_MODEL_LOCAL_DYNAMIC:
984       /* ??? This isn't the completely proper way to do local-dynamic
985          If the call to __tls_get_addr is used only by a single symbol,
986          then we should (somehow) move the dtprel to the second arg
987          to avoid the extra add.  */
988       start_sequence ();
989
990       tga_op1 = gen_reg_rtx (Pmode);
991       emit_insn (gen_load_dtpmod (tga_op1, op1));
992
993       tga_op2 = const0_rtx;
994
995       tga_ret = emit_library_call_value (gen_tls_get_addr (), NULL_RTX,
996                                          LCT_CONST, Pmode, 2, tga_op1,
997                                          Pmode, tga_op2, Pmode);
998
999       insns = get_insns ();
1000       end_sequence ();
1001
1002       tga_eqv = gen_rtx_UNSPEC (Pmode, gen_rtvec (1, const0_rtx),
1003                                 UNSPEC_LD_BASE);
1004       tmp = gen_reg_rtx (Pmode);
1005       emit_libcall_block (insns, tmp, tga_ret, tga_eqv);
1006
1007       if (!register_operand (op0, Pmode))
1008         op0 = gen_reg_rtx (Pmode);
1009       if (TARGET_TLS64)
1010         {
1011           emit_insn (gen_load_dtprel (op0, op1));
1012           emit_insn (gen_adddi3 (op0, tmp, op0));
1013         }
1014       else
1015         emit_insn (gen_add_dtprel (op0, op1, tmp));
1016       break;
1017
1018     case TLS_MODEL_INITIAL_EXEC:
1019       addend_lo = ((addend & 0x3fff) ^ 0x2000) - 0x2000;
1020       addend_hi = addend - addend_lo;
1021
1022       op1 = plus_constant (op1, addend_hi);
1023       addend = addend_lo;
1024
1025       tmp = gen_reg_rtx (Pmode);
1026       emit_insn (gen_load_tprel (tmp, op1));
1027
1028       if (!register_operand (op0, Pmode))
1029         op0 = gen_reg_rtx (Pmode);
1030       emit_insn (gen_adddi3 (op0, tmp, gen_thread_pointer ()));
1031       break;
1032
1033     case TLS_MODEL_LOCAL_EXEC:
1034       if (!register_operand (op0, Pmode))
1035         op0 = gen_reg_rtx (Pmode);
1036
1037       op1 = orig_op1;
1038       addend = 0;
1039       if (TARGET_TLS64)
1040         {
1041           emit_insn (gen_load_tprel (op0, op1));
1042           emit_insn (gen_adddi3 (op0, op0, gen_thread_pointer ()));
1043         }
1044       else
1045         emit_insn (gen_add_tprel (op0, op1, gen_thread_pointer ()));
1046       break;
1047
1048     default:
1049       gcc_unreachable ();
1050     }
1051
1052   if (addend)
1053     op0 = expand_simple_binop (Pmode, PLUS, op0, GEN_INT (addend),
1054                                orig_op0, 1, OPTAB_DIRECT);
1055   if (orig_op0 == op0)
1056     return NULL_RTX;
1057   if (GET_MODE (orig_op0) == Pmode)
1058     return op0;
1059   return gen_lowpart (GET_MODE (orig_op0), op0);
1060 }
1061
1062 rtx
1063 ia64_expand_move (rtx op0, rtx op1)
1064 {
1065   enum machine_mode mode = GET_MODE (op0);
1066
1067   if (!reload_in_progress && !reload_completed && !ia64_move_ok (op0, op1))
1068     op1 = force_reg (mode, op1);
1069
1070   if ((mode == Pmode || mode == ptr_mode) && symbolic_operand (op1, VOIDmode))
1071     {
1072       HOST_WIDE_INT addend = 0;
1073       enum tls_model tls_kind;
1074       rtx sym = op1;
1075
1076       if (GET_CODE (op1) == CONST
1077           && GET_CODE (XEXP (op1, 0)) == PLUS
1078           && GET_CODE (XEXP (XEXP (op1, 0), 1)) == CONST_INT)
1079         {
1080           addend = INTVAL (XEXP (XEXP (op1, 0), 1));
1081           sym = XEXP (XEXP (op1, 0), 0);
1082         }
1083
1084       tls_kind = tls_symbolic_operand_type (sym);
1085       if (tls_kind)
1086         return ia64_expand_tls_address (tls_kind, op0, sym, op1, addend);
1087
1088       if (any_offset_symbol_operand (sym, mode))
1089         addend = 0;
1090       else if (aligned_offset_symbol_operand (sym, mode))
1091         {
1092           HOST_WIDE_INT addend_lo, addend_hi;
1093               
1094           addend_lo = ((addend & 0x3fff) ^ 0x2000) - 0x2000;
1095           addend_hi = addend - addend_lo;
1096
1097           if (addend_lo != 0)
1098             {
1099               op1 = plus_constant (sym, addend_hi);
1100               addend = addend_lo;
1101             }
1102           else
1103             addend = 0;
1104         }
1105       else
1106         op1 = sym;
1107
1108       if (reload_completed)
1109         {
1110           /* We really should have taken care of this offset earlier.  */
1111           gcc_assert (addend == 0);
1112           if (ia64_expand_load_address (op0, op1))
1113             return NULL_RTX;
1114         }
1115
1116       if (addend)
1117         {
1118           rtx subtarget = no_new_pseudos ? op0 : gen_reg_rtx (mode);
1119
1120           emit_insn (gen_rtx_SET (VOIDmode, subtarget, op1));
1121
1122           op1 = expand_simple_binop (mode, PLUS, subtarget,
1123                                      GEN_INT (addend), op0, 1, OPTAB_DIRECT);
1124           if (op0 == op1)
1125             return NULL_RTX;
1126         }
1127     }
1128
1129   return op1;
1130 }
1131
1132 /* Split a move from OP1 to OP0 conditional on COND.  */
1133
1134 void
1135 ia64_emit_cond_move (rtx op0, rtx op1, rtx cond)
1136 {
1137   rtx insn, first = get_last_insn ();
1138
1139   emit_move_insn (op0, op1);
1140
1141   for (insn = get_last_insn (); insn != first; insn = PREV_INSN (insn))
1142     if (INSN_P (insn))
1143       PATTERN (insn) = gen_rtx_COND_EXEC (VOIDmode, copy_rtx (cond),
1144                                           PATTERN (insn));
1145 }
1146
1147 /* Split a post-reload TImode or TFmode reference into two DImode
1148    components.  This is made extra difficult by the fact that we do
1149    not get any scratch registers to work with, because reload cannot
1150    be prevented from giving us a scratch that overlaps the register
1151    pair involved.  So instead, when addressing memory, we tweak the
1152    pointer register up and back down with POST_INCs.  Or up and not
1153    back down when we can get away with it.
1154
1155    REVERSED is true when the loads must be done in reversed order
1156    (high word first) for correctness.  DEAD is true when the pointer
1157    dies with the second insn we generate and therefore the second
1158    address must not carry a postmodify.
1159
1160    May return an insn which is to be emitted after the moves.  */
1161
1162 static rtx
1163 ia64_split_tmode (rtx out[2], rtx in, bool reversed, bool dead)
1164 {
1165   rtx fixup = 0;
1166
1167   switch (GET_CODE (in))
1168     {
1169     case REG:
1170       out[reversed] = gen_rtx_REG (DImode, REGNO (in));
1171       out[!reversed] = gen_rtx_REG (DImode, REGNO (in) + 1);
1172       break;
1173
1174     case CONST_INT:
1175     case CONST_DOUBLE:
1176       /* Cannot occur reversed.  */
1177       gcc_assert (!reversed);
1178       
1179       if (GET_MODE (in) != TFmode)
1180         split_double (in, &out[0], &out[1]);
1181       else
1182         /* split_double does not understand how to split a TFmode
1183            quantity into a pair of DImode constants.  */
1184         {
1185           REAL_VALUE_TYPE r;
1186           unsigned HOST_WIDE_INT p[2];
1187           long l[4];  /* TFmode is 128 bits */
1188
1189           REAL_VALUE_FROM_CONST_DOUBLE (r, in);
1190           real_to_target (l, &r, TFmode);
1191
1192           if (FLOAT_WORDS_BIG_ENDIAN)
1193             {
1194               p[0] = (((unsigned HOST_WIDE_INT) l[0]) << 32) + l[1];
1195               p[1] = (((unsigned HOST_WIDE_INT) l[2]) << 32) + l[3];
1196             }
1197           else
1198             {
1199               p[0] = (((unsigned HOST_WIDE_INT) l[3]) << 32) + l[2];
1200               p[1] = (((unsigned HOST_WIDE_INT) l[1]) << 32) + l[0];
1201             }
1202           out[0] = GEN_INT (p[0]);
1203           out[1] = GEN_INT (p[1]);
1204         }
1205       break;
1206
1207     case MEM:
1208       {
1209         rtx base = XEXP (in, 0);
1210         rtx offset;
1211
1212         switch (GET_CODE (base))
1213           {
1214           case REG:
1215             if (!reversed)
1216               {
1217                 out[0] = adjust_automodify_address
1218                   (in, DImode, gen_rtx_POST_INC (Pmode, base), 0);
1219                 out[1] = adjust_automodify_address
1220                   (in, DImode, dead ? 0 : gen_rtx_POST_DEC (Pmode, base), 8);
1221               }
1222             else
1223               {
1224                 /* Reversal requires a pre-increment, which can only
1225                    be done as a separate insn.  */
1226                 emit_insn (gen_adddi3 (base, base, GEN_INT (8)));
1227                 out[0] = adjust_automodify_address
1228                   (in, DImode, gen_rtx_POST_DEC (Pmode, base), 8);
1229                 out[1] = adjust_address (in, DImode, 0);
1230               }
1231             break;
1232
1233           case POST_INC:
1234             gcc_assert (!reversed && !dead);
1235             
1236             /* Just do the increment in two steps.  */
1237             out[0] = adjust_automodify_address (in, DImode, 0, 0);
1238             out[1] = adjust_automodify_address (in, DImode, 0, 8);
1239             break;
1240
1241           case POST_DEC:
1242             gcc_assert (!reversed && !dead);
1243             
1244             /* Add 8, subtract 24.  */
1245             base = XEXP (base, 0);
1246             out[0] = adjust_automodify_address
1247               (in, DImode, gen_rtx_POST_INC (Pmode, base), 0);
1248             out[1] = adjust_automodify_address
1249               (in, DImode,
1250                gen_rtx_POST_MODIFY (Pmode, base, plus_constant (base, -24)),
1251                8);
1252             break;
1253
1254           case POST_MODIFY:
1255             gcc_assert (!reversed && !dead);
1256
1257             /* Extract and adjust the modification.  This case is
1258                trickier than the others, because we might have an
1259                index register, or we might have a combined offset that
1260                doesn't fit a signed 9-bit displacement field.  We can
1261                assume the incoming expression is already legitimate.  */
1262             offset = XEXP (base, 1);
1263             base = XEXP (base, 0);
1264
1265             out[0] = adjust_automodify_address
1266               (in, DImode, gen_rtx_POST_INC (Pmode, base), 0);
1267
1268             if (GET_CODE (XEXP (offset, 1)) == REG)
1269               {
1270                 /* Can't adjust the postmodify to match.  Emit the
1271                    original, then a separate addition insn.  */
1272                 out[1] = adjust_automodify_address (in, DImode, 0, 8);
1273                 fixup = gen_adddi3 (base, base, GEN_INT (-8));
1274               }
1275             else
1276               {
1277                 gcc_assert (GET_CODE (XEXP (offset, 1)) == CONST_INT);
1278                 if (INTVAL (XEXP (offset, 1)) < -256 + 8)
1279                   {
1280                     /* Again the postmodify cannot be made to match,
1281                        but in this case it's more efficient to get rid
1282                        of the postmodify entirely and fix up with an
1283                        add insn.  */
1284                     out[1] = adjust_automodify_address (in, DImode, base, 8);
1285                     fixup = gen_adddi3
1286                       (base, base, GEN_INT (INTVAL (XEXP (offset, 1)) - 8));
1287                   }
1288                 else
1289                   {
1290                     /* Combined offset still fits in the displacement field.
1291                        (We cannot overflow it at the high end.)  */
1292                     out[1] = adjust_automodify_address
1293                       (in, DImode, gen_rtx_POST_MODIFY
1294                        (Pmode, base, gen_rtx_PLUS
1295                         (Pmode, base,
1296                          GEN_INT (INTVAL (XEXP (offset, 1)) - 8))),
1297                        8);
1298                   }
1299               }
1300             break;
1301
1302           default:
1303             gcc_unreachable ();
1304           }
1305         break;
1306       }
1307
1308     default:
1309       gcc_unreachable ();
1310     }
1311
1312   return fixup;
1313 }
1314
1315 /* Split a TImode or TFmode move instruction after reload.
1316    This is used by *movtf_internal and *movti_internal.  */
1317 void
1318 ia64_split_tmode_move (rtx operands[])
1319 {
1320   rtx in[2], out[2], insn;
1321   rtx fixup[2];
1322   bool dead = false;
1323   bool reversed = false;
1324
1325   /* It is possible for reload to decide to overwrite a pointer with
1326      the value it points to.  In that case we have to do the loads in
1327      the appropriate order so that the pointer is not destroyed too
1328      early.  Also we must not generate a postmodify for that second
1329      load, or rws_access_regno will die.  */
1330   if (GET_CODE (operands[1]) == MEM
1331       && reg_overlap_mentioned_p (operands[0], operands[1]))
1332     {
1333       rtx base = XEXP (operands[1], 0);
1334       while (GET_CODE (base) != REG)
1335         base = XEXP (base, 0);
1336
1337       if (REGNO (base) == REGNO (operands[0]))
1338         reversed = true;
1339       dead = true;
1340     }
1341   /* Another reason to do the moves in reversed order is if the first
1342      element of the target register pair is also the second element of
1343      the source register pair.  */
1344   if (GET_CODE (operands[0]) == REG && GET_CODE (operands[1]) == REG
1345       && REGNO (operands[0]) == REGNO (operands[1]) + 1)
1346     reversed = true;
1347
1348   fixup[0] = ia64_split_tmode (in, operands[1], reversed, dead);
1349   fixup[1] = ia64_split_tmode (out, operands[0], reversed, dead);
1350
1351 #define MAYBE_ADD_REG_INC_NOTE(INSN, EXP)                               \
1352   if (GET_CODE (EXP) == MEM                                             \
1353       && (GET_CODE (XEXP (EXP, 0)) == POST_MODIFY                       \
1354           || GET_CODE (XEXP (EXP, 0)) == POST_INC                       \
1355           || GET_CODE (XEXP (EXP, 0)) == POST_DEC))                     \
1356     REG_NOTES (INSN) = gen_rtx_EXPR_LIST (REG_INC,                      \
1357                                           XEXP (XEXP (EXP, 0), 0),      \
1358                                           REG_NOTES (INSN))
1359
1360   insn = emit_insn (gen_rtx_SET (VOIDmode, out[0], in[0]));
1361   MAYBE_ADD_REG_INC_NOTE (insn, in[0]);
1362   MAYBE_ADD_REG_INC_NOTE (insn, out[0]);
1363
1364   insn = emit_insn (gen_rtx_SET (VOIDmode, out[1], in[1]));
1365   MAYBE_ADD_REG_INC_NOTE (insn, in[1]);
1366   MAYBE_ADD_REG_INC_NOTE (insn, out[1]);
1367
1368   if (fixup[0])
1369     emit_insn (fixup[0]);
1370   if (fixup[1])
1371     emit_insn (fixup[1]);
1372
1373 #undef MAYBE_ADD_REG_INC_NOTE
1374 }
1375
1376 /* ??? Fixing GR->FR XFmode moves during reload is hard.  You need to go
1377    through memory plus an extra GR scratch register.  Except that you can
1378    either get the first from SECONDARY_MEMORY_NEEDED or the second from
1379    SECONDARY_RELOAD_CLASS, but not both.
1380
1381    We got into problems in the first place by allowing a construct like
1382    (subreg:XF (reg:TI)), which we got from a union containing a long double.
1383    This solution attempts to prevent this situation from occurring.  When
1384    we see something like the above, we spill the inner register to memory.  */
1385
1386 static rtx
1387 spill_xfmode_rfmode_operand (rtx in, int force, enum machine_mode mode)
1388 {
1389   if (GET_CODE (in) == SUBREG
1390       && GET_MODE (SUBREG_REG (in)) == TImode
1391       && GET_CODE (SUBREG_REG (in)) == REG)
1392     {
1393       rtx memt = assign_stack_temp (TImode, 16, 0);
1394       emit_move_insn (memt, SUBREG_REG (in));
1395       return adjust_address (memt, mode, 0);
1396     }
1397   else if (force && GET_CODE (in) == REG)
1398     {
1399       rtx memx = assign_stack_temp (mode, 16, 0);
1400       emit_move_insn (memx, in);
1401       return memx;
1402     }
1403   else
1404     return in;
1405 }
1406
1407 /* Expand the movxf or movrf pattern (MODE says which) with the given
1408    OPERANDS, returning true if the pattern should then invoke
1409    DONE.  */
1410
1411 bool
1412 ia64_expand_movxf_movrf (enum machine_mode mode, rtx operands[])
1413 {
1414   rtx op0 = operands[0];
1415
1416   if (GET_CODE (op0) == SUBREG)
1417     op0 = SUBREG_REG (op0);
1418
1419   /* We must support XFmode loads into general registers for stdarg/vararg,
1420      unprototyped calls, and a rare case where a long double is passed as
1421      an argument after a float HFA fills the FP registers.  We split them into
1422      DImode loads for convenience.  We also need to support XFmode stores
1423      for the last case.  This case does not happen for stdarg/vararg routines,
1424      because we do a block store to memory of unnamed arguments.  */
1425
1426   if (GET_CODE (op0) == REG && GR_REGNO_P (REGNO (op0)))
1427     {
1428       rtx out[2];
1429
1430       /* We're hoping to transform everything that deals with XFmode
1431          quantities and GR registers early in the compiler.  */
1432       gcc_assert (!no_new_pseudos);
1433
1434       /* Struct to register can just use TImode instead.  */
1435       if ((GET_CODE (operands[1]) == SUBREG
1436            && GET_MODE (SUBREG_REG (operands[1])) == TImode)
1437           || (GET_CODE (operands[1]) == REG
1438               && GR_REGNO_P (REGNO (operands[1]))))
1439         {
1440           rtx op1 = operands[1];
1441
1442           if (GET_CODE (op1) == SUBREG)
1443             op1 = SUBREG_REG (op1);
1444           else
1445             op1 = gen_rtx_REG (TImode, REGNO (op1));
1446
1447           emit_move_insn (gen_rtx_REG (TImode, REGNO (op0)), op1);
1448           return true;
1449         }
1450
1451       if (GET_CODE (operands[1]) == CONST_DOUBLE)
1452         {
1453           /* Don't word-swap when reading in the constant.  */
1454           emit_move_insn (gen_rtx_REG (DImode, REGNO (op0)),
1455                           operand_subword (operands[1], WORDS_BIG_ENDIAN,
1456                                            0, mode));
1457           emit_move_insn (gen_rtx_REG (DImode, REGNO (op0) + 1),
1458                           operand_subword (operands[1], !WORDS_BIG_ENDIAN,
1459                                            0, mode));
1460           return true;
1461         }
1462
1463       /* If the quantity is in a register not known to be GR, spill it.  */
1464       if (register_operand (operands[1], mode))
1465         operands[1] = spill_xfmode_rfmode_operand (operands[1], 1, mode);
1466
1467       gcc_assert (GET_CODE (operands[1]) == MEM);
1468
1469       /* Don't word-swap when reading in the value.  */
1470       out[0] = gen_rtx_REG (DImode, REGNO (op0));
1471       out[1] = gen_rtx_REG (DImode, REGNO (op0) + 1);
1472
1473       emit_move_insn (out[0], adjust_address (operands[1], DImode, 0));
1474       emit_move_insn (out[1], adjust_address (operands[1], DImode, 8));
1475       return true;
1476     }
1477
1478   if (GET_CODE (operands[1]) == REG && GR_REGNO_P (REGNO (operands[1])))
1479     {
1480       /* We're hoping to transform everything that deals with XFmode
1481          quantities and GR registers early in the compiler.  */
1482       gcc_assert (!no_new_pseudos);
1483
1484       /* Op0 can't be a GR_REG here, as that case is handled above.
1485          If op0 is a register, then we spill op1, so that we now have a
1486          MEM operand.  This requires creating an XFmode subreg of a TImode reg
1487          to force the spill.  */
1488       if (register_operand (operands[0], mode))
1489         {
1490           rtx op1 = gen_rtx_REG (TImode, REGNO (operands[1]));
1491           op1 = gen_rtx_SUBREG (mode, op1, 0);
1492           operands[1] = spill_xfmode_rfmode_operand (op1, 0, mode);
1493         }
1494
1495       else
1496         {
1497           rtx in[2];
1498
1499           gcc_assert (GET_CODE (operands[0]) == MEM);
1500
1501           /* Don't word-swap when writing out the value.  */
1502           in[0] = gen_rtx_REG (DImode, REGNO (operands[1]));
1503           in[1] = gen_rtx_REG (DImode, REGNO (operands[1]) + 1);
1504
1505           emit_move_insn (adjust_address (operands[0], DImode, 0), in[0]);
1506           emit_move_insn (adjust_address (operands[0], DImode, 8), in[1]);
1507           return true;
1508         }
1509     }
1510
1511   if (!reload_in_progress && !reload_completed)
1512     {
1513       operands[1] = spill_xfmode_rfmode_operand (operands[1], 0, mode);
1514
1515       if (GET_MODE (op0) == TImode && GET_CODE (op0) == REG)
1516         {
1517           rtx memt, memx, in = operands[1];
1518           if (CONSTANT_P (in))
1519             in = validize_mem (force_const_mem (mode, in));
1520           if (GET_CODE (in) == MEM)
1521             memt = adjust_address (in, TImode, 0);
1522           else
1523             {
1524               memt = assign_stack_temp (TImode, 16, 0);
1525               memx = adjust_address (memt, mode, 0);
1526               emit_move_insn (memx, in);
1527             }
1528           emit_move_insn (op0, memt);
1529           return true;
1530         }
1531
1532       if (!ia64_move_ok (operands[0], operands[1]))
1533         operands[1] = force_reg (mode, operands[1]);
1534     }
1535
1536   return false;
1537 }
1538
1539 /* Emit comparison instruction if necessary, returning the expression
1540    that holds the compare result in the proper mode.  */
1541
1542 static GTY(()) rtx cmptf_libfunc;
1543
1544 rtx
1545 ia64_expand_compare (enum rtx_code code, enum machine_mode mode)
1546 {
1547   rtx op0 = ia64_compare_op0, op1 = ia64_compare_op1;
1548   rtx cmp;
1549
1550   /* If we have a BImode input, then we already have a compare result, and
1551      do not need to emit another comparison.  */
1552   if (GET_MODE (op0) == BImode)
1553     {
1554       gcc_assert ((code == NE || code == EQ) && op1 == const0_rtx);
1555       cmp = op0;
1556     }
1557   /* HPUX TFmode compare requires a library call to _U_Qfcmp, which takes a
1558      magic number as its third argument, that indicates what to do.
1559      The return value is an integer to be compared against zero.  */
1560   else if (GET_MODE (op0) == TFmode)
1561     {
1562       enum qfcmp_magic {
1563         QCMP_INV = 1,   /* Raise FP_INVALID on SNaN as a side effect.  */
1564         QCMP_UNORD = 2,
1565         QCMP_EQ = 4,
1566         QCMP_LT = 8,
1567         QCMP_GT = 16
1568       } magic;
1569       enum rtx_code ncode;
1570       rtx ret, insns;
1571       
1572       gcc_assert (cmptf_libfunc && GET_MODE (op1) == TFmode);
1573       switch (code)
1574         {
1575           /* 1 = equal, 0 = not equal.  Equality operators do
1576              not raise FP_INVALID when given an SNaN operand.  */
1577         case EQ:        magic = QCMP_EQ;                  ncode = NE; break;
1578         case NE:        magic = QCMP_EQ;                  ncode = EQ; break;
1579           /* isunordered() from C99.  */
1580         case UNORDERED: magic = QCMP_UNORD;               ncode = NE; break;
1581         case ORDERED:   magic = QCMP_UNORD;               ncode = EQ; break;
1582           /* Relational operators raise FP_INVALID when given
1583              an SNaN operand.  */
1584         case LT:        magic = QCMP_LT        |QCMP_INV; ncode = NE; break;
1585         case LE:        magic = QCMP_LT|QCMP_EQ|QCMP_INV; ncode = NE; break;
1586         case GT:        magic = QCMP_GT        |QCMP_INV; ncode = NE; break;
1587         case GE:        magic = QCMP_GT|QCMP_EQ|QCMP_INV; ncode = NE; break;
1588           /* FUTURE: Implement UNEQ, UNLT, UNLE, UNGT, UNGE, LTGT.
1589              Expanders for buneq etc. weuld have to be added to ia64.md
1590              for this to be useful.  */
1591         default: gcc_unreachable ();
1592         }
1593
1594       start_sequence ();
1595
1596       ret = emit_library_call_value (cmptf_libfunc, 0, LCT_CONST, DImode, 3,
1597                                      op0, TFmode, op1, TFmode,
1598                                      GEN_INT (magic), DImode);
1599       cmp = gen_reg_rtx (BImode);
1600       emit_insn (gen_rtx_SET (VOIDmode, cmp,
1601                               gen_rtx_fmt_ee (ncode, BImode,
1602                                               ret, const0_rtx)));
1603
1604       insns = get_insns ();
1605       end_sequence ();
1606
1607       emit_libcall_block (insns, cmp, cmp,
1608                           gen_rtx_fmt_ee (code, BImode, op0, op1));
1609       code = NE;
1610     }
1611   else
1612     {
1613       cmp = gen_reg_rtx (BImode);
1614       emit_insn (gen_rtx_SET (VOIDmode, cmp,
1615                               gen_rtx_fmt_ee (code, BImode, op0, op1)));
1616       code = NE;
1617     }
1618
1619   return gen_rtx_fmt_ee (code, mode, cmp, const0_rtx);
1620 }
1621
1622 /* Generate an integral vector comparison.  Return true if the condition has
1623    been reversed, and so the sense of the comparison should be inverted.  */
1624
1625 static bool
1626 ia64_expand_vecint_compare (enum rtx_code code, enum machine_mode mode,
1627                             rtx dest, rtx op0, rtx op1)
1628 {
1629   bool negate = false;
1630   rtx x;
1631
1632   /* Canonicalize the comparison to EQ, GT, GTU.  */
1633   switch (code)
1634     {
1635     case EQ:
1636     case GT:
1637     case GTU:
1638       break;
1639
1640     case NE:
1641     case LE:
1642     case LEU:
1643       code = reverse_condition (code);
1644       negate = true;
1645       break;
1646
1647     case GE:
1648     case GEU:
1649       code = reverse_condition (code);
1650       negate = true;
1651       /* FALLTHRU */
1652
1653     case LT:
1654     case LTU:
1655       code = swap_condition (code);
1656       x = op0, op0 = op1, op1 = x;
1657       break;
1658
1659     default:
1660       gcc_unreachable ();
1661     }
1662
1663   /* Unsigned parallel compare is not supported by the hardware.  Play some
1664      tricks to turn this into a signed comparison against 0.  */
1665   if (code == GTU)
1666     {
1667       switch (mode)
1668         {
1669         case V2SImode:
1670           {
1671             rtx t1, t2, mask;
1672
1673             /* Perform a parallel modulo subtraction.  */
1674             t1 = gen_reg_rtx (V2SImode);
1675             emit_insn (gen_subv2si3 (t1, op0, op1));
1676
1677             /* Extract the original sign bit of op0.  */
1678             mask = GEN_INT (-0x80000000);
1679             mask = gen_rtx_CONST_VECTOR (V2SImode, gen_rtvec (2, mask, mask));
1680             mask = force_reg (V2SImode, mask);
1681             t2 = gen_reg_rtx (V2SImode);
1682             emit_insn (gen_andv2si3 (t2, op0, mask));
1683
1684             /* XOR it back into the result of the subtraction.  This results
1685                in the sign bit set iff we saw unsigned underflow.  */
1686             x = gen_reg_rtx (V2SImode);
1687             emit_insn (gen_xorv2si3 (x, t1, t2));
1688
1689             code = GT;
1690             op0 = x;
1691             op1 = CONST0_RTX (mode);
1692           }
1693           break;
1694
1695         case V8QImode:
1696         case V4HImode:
1697           /* Perform a parallel unsigned saturating subtraction.  */
1698           x = gen_reg_rtx (mode);
1699           emit_insn (gen_rtx_SET (VOIDmode, x,
1700                                   gen_rtx_US_MINUS (mode, op0, op1)));
1701
1702           code = EQ;
1703           op0 = x;
1704           op1 = CONST0_RTX (mode);
1705           negate = !negate;
1706           break;
1707
1708         default:
1709           gcc_unreachable ();
1710         }
1711     }
1712
1713   x = gen_rtx_fmt_ee (code, mode, op0, op1);
1714   emit_insn (gen_rtx_SET (VOIDmode, dest, x));
1715
1716   return negate;
1717 }
1718
1719 /* Emit an integral vector conditional move.  */
1720
1721 void
1722 ia64_expand_vecint_cmov (rtx operands[])
1723 {
1724   enum machine_mode mode = GET_MODE (operands[0]);
1725   enum rtx_code code = GET_CODE (operands[3]);
1726   bool negate;
1727   rtx cmp, x, ot, of;
1728
1729   cmp = gen_reg_rtx (mode);
1730   negate = ia64_expand_vecint_compare (code, mode, cmp,
1731                                        operands[4], operands[5]);
1732
1733   ot = operands[1+negate];
1734   of = operands[2-negate];
1735
1736   if (ot == CONST0_RTX (mode))
1737     {
1738       if (of == CONST0_RTX (mode))
1739         {
1740           emit_move_insn (operands[0], ot);
1741           return;
1742         }
1743
1744       x = gen_rtx_NOT (mode, cmp);
1745       x = gen_rtx_AND (mode, x, of);
1746       emit_insn (gen_rtx_SET (VOIDmode, operands[0], x));
1747     }
1748   else if (of == CONST0_RTX (mode))
1749     {
1750       x = gen_rtx_AND (mode, cmp, ot);
1751       emit_insn (gen_rtx_SET (VOIDmode, operands[0], x));
1752     }
1753   else
1754     {
1755       rtx t, f;
1756
1757       t = gen_reg_rtx (mode);
1758       x = gen_rtx_AND (mode, cmp, operands[1+negate]);
1759       emit_insn (gen_rtx_SET (VOIDmode, t, x));
1760
1761       f = gen_reg_rtx (mode);
1762       x = gen_rtx_NOT (mode, cmp);
1763       x = gen_rtx_AND (mode, x, operands[2-negate]);
1764       emit_insn (gen_rtx_SET (VOIDmode, f, x));
1765
1766       x = gen_rtx_IOR (mode, t, f);
1767       emit_insn (gen_rtx_SET (VOIDmode, operands[0], x));
1768     }
1769 }
1770
1771 /* Emit an integral vector min or max operation.  Return true if all done.  */
1772
1773 bool
1774 ia64_expand_vecint_minmax (enum rtx_code code, enum machine_mode mode,
1775                            rtx operands[])
1776 {
1777   rtx xops[6];
1778
1779   /* These four combinations are supported directly.  */
1780   if (mode == V8QImode && (code == UMIN || code == UMAX))
1781     return false;
1782   if (mode == V4HImode && (code == SMIN || code == SMAX))
1783     return false;
1784
1785   /* This combination can be implemented with only saturating subtraction.  */
1786   if (mode == V4HImode && code == UMAX)
1787     {
1788       rtx x, tmp = gen_reg_rtx (mode);
1789
1790       x = gen_rtx_US_MINUS (mode, operands[1], operands[2]);
1791       emit_insn (gen_rtx_SET (VOIDmode, tmp, x));
1792
1793       emit_insn (gen_addv4hi3 (operands[0], tmp, operands[2]));
1794       return true;
1795     }
1796
1797   /* Everything else implemented via vector comparisons.  */
1798   xops[0] = operands[0];
1799   xops[4] = xops[1] = operands[1];
1800   xops[5] = xops[2] = operands[2];
1801
1802   switch (code)
1803     {
1804     case UMIN:
1805       code = LTU;
1806       break;
1807     case UMAX:
1808       code = GTU;
1809       break;
1810     case SMIN:
1811       code = LT;
1812       break;
1813     case SMAX:
1814       code = GT;
1815       break;
1816     default:
1817       gcc_unreachable ();
1818     }
1819   xops[3] = gen_rtx_fmt_ee (code, VOIDmode, operands[1], operands[2]);
1820
1821   ia64_expand_vecint_cmov (xops);
1822   return true;
1823 }
1824
1825 /* Emit an integral vector widening sum operations.  */
1826
1827 void
1828 ia64_expand_widen_sum (rtx operands[3], bool unsignedp)
1829 {
1830   rtx l, h, x, s;
1831   enum machine_mode wmode, mode;
1832   rtx (*unpack_l) (rtx, rtx, rtx);
1833   rtx (*unpack_h) (rtx, rtx, rtx);
1834   rtx (*plus) (rtx, rtx, rtx);
1835
1836   wmode = GET_MODE (operands[0]);
1837   mode = GET_MODE (operands[1]);
1838
1839   switch (mode)
1840     {
1841     case V8QImode:
1842       unpack_l = gen_unpack1_l;
1843       unpack_h = gen_unpack1_h;
1844       plus = gen_addv4hi3;
1845       break;
1846     case V4HImode:
1847       unpack_l = gen_unpack2_l;
1848       unpack_h = gen_unpack2_h;
1849       plus = gen_addv2si3;
1850       break;
1851     default:
1852       gcc_unreachable ();
1853     }
1854
1855   /* Fill in x with the sign extension of each element in op1.  */
1856   if (unsignedp)
1857     x = CONST0_RTX (mode);
1858   else
1859     {
1860       bool neg;
1861
1862       x = gen_reg_rtx (mode);
1863
1864       neg = ia64_expand_vecint_compare (LT, mode, x, operands[1],
1865                                         CONST0_RTX (mode));
1866       gcc_assert (!neg);
1867     }
1868
1869   l = gen_reg_rtx (wmode);
1870   h = gen_reg_rtx (wmode);
1871   s = gen_reg_rtx (wmode);
1872
1873   emit_insn (unpack_l (gen_lowpart (mode, l), operands[1], x));
1874   emit_insn (unpack_h (gen_lowpart (mode, h), operands[1], x));
1875   emit_insn (plus (s, l, operands[2]));
1876   emit_insn (plus (operands[0], h, s));
1877 }
1878
1879 /* Emit a signed or unsigned V8QI dot product operation.  */
1880
1881 void
1882 ia64_expand_dot_prod_v8qi (rtx operands[4], bool unsignedp)
1883 {
1884   rtx l1, l2, h1, h2, x1, x2, p1, p2, p3, p4, s1, s2, s3;
1885
1886   /* Fill in x1 and x2 with the sign extension of each element.  */
1887   if (unsignedp)
1888     x1 = x2 = CONST0_RTX (V8QImode);
1889   else
1890     {
1891       bool neg;
1892
1893       x1 = gen_reg_rtx (V8QImode);
1894       x2 = gen_reg_rtx (V8QImode);
1895
1896       neg = ia64_expand_vecint_compare (LT, V8QImode, x1, operands[1],
1897                                         CONST0_RTX (V8QImode));
1898       gcc_assert (!neg);
1899       neg = ia64_expand_vecint_compare (LT, V8QImode, x2, operands[2],
1900                                         CONST0_RTX (V8QImode));
1901       gcc_assert (!neg);
1902     }
1903
1904   l1 = gen_reg_rtx (V4HImode);
1905   l2 = gen_reg_rtx (V4HImode);
1906   h1 = gen_reg_rtx (V4HImode);
1907   h2 = gen_reg_rtx (V4HImode);
1908
1909   emit_insn (gen_unpack1_l (gen_lowpart (V8QImode, l1), operands[1], x1));
1910   emit_insn (gen_unpack1_l (gen_lowpart (V8QImode, l2), operands[2], x2));
1911   emit_insn (gen_unpack1_h (gen_lowpart (V8QImode, h1), operands[1], x1));
1912   emit_insn (gen_unpack1_h (gen_lowpart (V8QImode, h2), operands[2], x2));
1913
1914   p1 = gen_reg_rtx (V2SImode);
1915   p2 = gen_reg_rtx (V2SImode);
1916   p3 = gen_reg_rtx (V2SImode);
1917   p4 = gen_reg_rtx (V2SImode);
1918   emit_insn (gen_pmpy2_r (p1, l1, l2));
1919   emit_insn (gen_pmpy2_l (p2, l1, l2));
1920   emit_insn (gen_pmpy2_r (p3, h1, h2));
1921   emit_insn (gen_pmpy2_l (p4, h1, h2));
1922
1923   s1 = gen_reg_rtx (V2SImode);
1924   s2 = gen_reg_rtx (V2SImode);
1925   s3 = gen_reg_rtx (V2SImode);
1926   emit_insn (gen_addv2si3 (s1, p1, p2));
1927   emit_insn (gen_addv2si3 (s2, p3, p4));
1928   emit_insn (gen_addv2si3 (s3, s1, operands[3]));
1929   emit_insn (gen_addv2si3 (operands[0], s2, s3));
1930 }
1931
1932 /* Emit the appropriate sequence for a call.  */
1933
1934 void
1935 ia64_expand_call (rtx retval, rtx addr, rtx nextarg ATTRIBUTE_UNUSED,
1936                   int sibcall_p)
1937 {
1938   rtx insn, b0;
1939
1940   addr = XEXP (addr, 0);
1941   addr = convert_memory_address (DImode, addr);
1942   b0 = gen_rtx_REG (DImode, R_BR (0));
1943
1944   /* ??? Should do this for functions known to bind local too.  */
1945   if (TARGET_NO_PIC || TARGET_AUTO_PIC)
1946     {
1947       if (sibcall_p)
1948         insn = gen_sibcall_nogp (addr);
1949       else if (! retval)
1950         insn = gen_call_nogp (addr, b0);
1951       else
1952         insn = gen_call_value_nogp (retval, addr, b0);
1953       insn = emit_call_insn (insn);
1954     }
1955   else
1956     {
1957       if (sibcall_p)
1958         insn = gen_sibcall_gp (addr);
1959       else if (! retval)
1960         insn = gen_call_gp (addr, b0);
1961       else
1962         insn = gen_call_value_gp (retval, addr, b0);
1963       insn = emit_call_insn (insn);
1964
1965       use_reg (&CALL_INSN_FUNCTION_USAGE (insn), pic_offset_table_rtx);
1966     }
1967
1968   if (sibcall_p)
1969     use_reg (&CALL_INSN_FUNCTION_USAGE (insn), b0);
1970 }
1971
1972 void
1973 ia64_reload_gp (void)
1974 {
1975   rtx tmp;
1976
1977   if (current_frame_info.reg_save_gp)
1978     tmp = gen_rtx_REG (DImode, current_frame_info.reg_save_gp);
1979   else
1980     {
1981       HOST_WIDE_INT offset;
1982
1983       offset = (current_frame_info.spill_cfa_off
1984                 + current_frame_info.spill_size);
1985       if (frame_pointer_needed)
1986         {
1987           tmp = hard_frame_pointer_rtx;
1988           offset = -offset;
1989         }
1990       else
1991         {
1992           tmp = stack_pointer_rtx;
1993           offset = current_frame_info.total_size - offset;
1994         }
1995
1996       if (CONST_OK_FOR_I (offset))
1997         emit_insn (gen_adddi3 (pic_offset_table_rtx,
1998                                tmp, GEN_INT (offset)));
1999       else
2000         {
2001           emit_move_insn (pic_offset_table_rtx, GEN_INT (offset));
2002           emit_insn (gen_adddi3 (pic_offset_table_rtx,
2003                                  pic_offset_table_rtx, tmp));
2004         }
2005
2006       tmp = gen_rtx_MEM (DImode, pic_offset_table_rtx);
2007     }
2008
2009   emit_move_insn (pic_offset_table_rtx, tmp);
2010 }
2011
2012 void
2013 ia64_split_call (rtx retval, rtx addr, rtx retaddr, rtx scratch_r,
2014                  rtx scratch_b, int noreturn_p, int sibcall_p)
2015 {
2016   rtx insn;
2017   bool is_desc = false;
2018
2019   /* If we find we're calling through a register, then we're actually
2020      calling through a descriptor, so load up the values.  */
2021   if (REG_P (addr) && GR_REGNO_P (REGNO (addr)))
2022     {
2023       rtx tmp;
2024       bool addr_dead_p;
2025
2026       /* ??? We are currently constrained to *not* use peep2, because
2027          we can legitimately change the global lifetime of the GP
2028          (in the form of killing where previously live).  This is
2029          because a call through a descriptor doesn't use the previous
2030          value of the GP, while a direct call does, and we do not
2031          commit to either form until the split here.
2032
2033          That said, this means that we lack precise life info for
2034          whether ADDR is dead after this call.  This is not terribly
2035          important, since we can fix things up essentially for free
2036          with the POST_DEC below, but it's nice to not use it when we
2037          can immediately tell it's not necessary.  */
2038       addr_dead_p = ((noreturn_p || sibcall_p
2039                       || TEST_HARD_REG_BIT (regs_invalidated_by_call,
2040                                             REGNO (addr)))
2041                      && !FUNCTION_ARG_REGNO_P (REGNO (addr)));
2042
2043       /* Load the code address into scratch_b.  */
2044       tmp = gen_rtx_POST_INC (Pmode, addr);
2045       tmp = gen_rtx_MEM (Pmode, tmp);
2046       emit_move_insn (scratch_r, tmp);
2047       emit_move_insn (scratch_b, scratch_r);
2048
2049       /* Load the GP address.  If ADDR is not dead here, then we must
2050          revert the change made above via the POST_INCREMENT.  */
2051       if (!addr_dead_p)
2052         tmp = gen_rtx_POST_DEC (Pmode, addr);
2053       else
2054         tmp = addr;
2055       tmp = gen_rtx_MEM (Pmode, tmp);
2056       emit_move_insn (pic_offset_table_rtx, tmp);
2057
2058       is_desc = true;
2059       addr = scratch_b;
2060     }
2061
2062   if (sibcall_p)
2063     insn = gen_sibcall_nogp (addr);
2064   else if (retval)
2065     insn = gen_call_value_nogp (retval, addr, retaddr);
2066   else
2067     insn = gen_call_nogp (addr, retaddr);
2068   emit_call_insn (insn);
2069
2070   if ((!TARGET_CONST_GP || is_desc) && !noreturn_p && !sibcall_p)
2071     ia64_reload_gp ();
2072 }
2073
2074 /* Expand an atomic operation.  We want to perform MEM <CODE>= VAL atomically.
2075
2076    This differs from the generic code in that we know about the zero-extending
2077    properties of cmpxchg, and the zero-extending requirements of ar.ccv.  We
2078    also know that ld.acq+cmpxchg.rel equals a full barrier.
2079
2080    The loop we want to generate looks like
2081
2082         cmp_reg = mem;
2083       label:
2084         old_reg = cmp_reg;
2085         new_reg = cmp_reg op val;
2086         cmp_reg = compare-and-swap(mem, old_reg, new_reg)
2087         if (cmp_reg != old_reg)
2088           goto label;
2089
2090    Note that we only do the plain load from memory once.  Subsequent
2091    iterations use the value loaded by the compare-and-swap pattern.  */
2092
2093 void
2094 ia64_expand_atomic_op (enum rtx_code code, rtx mem, rtx val,
2095                        rtx old_dst, rtx new_dst)
2096 {
2097   enum machine_mode mode = GET_MODE (mem);
2098   rtx old_reg, new_reg, cmp_reg, ar_ccv, label;
2099   enum insn_code icode;
2100
2101   /* Special case for using fetchadd.  */
2102   if ((mode == SImode || mode == DImode)
2103       && (code == PLUS || code == MINUS)
2104       && fetchadd_operand (val, mode))
2105     {
2106       if (code == MINUS)
2107         val = GEN_INT (-INTVAL (val));
2108
2109       if (!old_dst)
2110         old_dst = gen_reg_rtx (mode);
2111
2112       emit_insn (gen_memory_barrier ());
2113
2114       if (mode == SImode)
2115         icode = CODE_FOR_fetchadd_acq_si;
2116       else
2117         icode = CODE_FOR_fetchadd_acq_di;
2118       emit_insn (GEN_FCN (icode) (old_dst, mem, val));
2119
2120       if (new_dst)
2121         {
2122           new_reg = expand_simple_binop (mode, PLUS, old_dst, val, new_dst,
2123                                          true, OPTAB_WIDEN);
2124           if (new_reg != new_dst)
2125             emit_move_insn (new_dst, new_reg);
2126         }
2127       return;
2128     }
2129
2130   /* Because of the volatile mem read, we get an ld.acq, which is the
2131      front half of the full barrier.  The end half is the cmpxchg.rel.  */
2132   gcc_assert (MEM_VOLATILE_P (mem));
2133
2134   old_reg = gen_reg_rtx (DImode);
2135   cmp_reg = gen_reg_rtx (DImode);
2136   label = gen_label_rtx ();
2137
2138   if (mode != DImode)
2139     {
2140       val = simplify_gen_subreg (DImode, val, mode, 0);
2141       emit_insn (gen_extend_insn (cmp_reg, mem, DImode, mode, 1));
2142     }
2143   else
2144     emit_move_insn (cmp_reg, mem);
2145
2146   emit_label (label);
2147
2148   ar_ccv = gen_rtx_REG (DImode, AR_CCV_REGNUM);
2149   emit_move_insn (old_reg, cmp_reg);
2150   emit_move_insn (ar_ccv, cmp_reg);
2151
2152   if (old_dst)
2153     emit_move_insn (old_dst, gen_lowpart (mode, cmp_reg));
2154
2155   new_reg = cmp_reg;
2156   if (code == NOT)
2157     {
2158       new_reg = expand_simple_unop (DImode, NOT, new_reg, NULL_RTX, true);
2159       code = AND;
2160     }
2161   new_reg = expand_simple_binop (DImode, code, new_reg, val, NULL_RTX,
2162                                  true, OPTAB_DIRECT);
2163
2164   if (mode != DImode)
2165     new_reg = gen_lowpart (mode, new_reg);
2166   if (new_dst)
2167     emit_move_insn (new_dst, new_reg);
2168
2169   switch (mode)
2170     {
2171     case QImode:  icode = CODE_FOR_cmpxchg_rel_qi;  break;
2172     case HImode:  icode = CODE_FOR_cmpxchg_rel_hi;  break;
2173     case SImode:  icode = CODE_FOR_cmpxchg_rel_si;  break;
2174     case DImode:  icode = CODE_FOR_cmpxchg_rel_di;  break;
2175     default:
2176       gcc_unreachable ();
2177     }
2178
2179   emit_insn (GEN_FCN (icode) (cmp_reg, mem, ar_ccv, new_reg));
2180
2181   emit_cmp_and_jump_insns (cmp_reg, old_reg, NE, NULL, DImode, true, label);
2182 }
2183 \f
2184 /* Begin the assembly file.  */
2185
2186 static void
2187 ia64_file_start (void)
2188 {
2189   /* Variable tracking should be run after all optimizations which change order
2190      of insns.  It also needs a valid CFG.  This can't be done in
2191      ia64_override_options, because flag_var_tracking is finalized after
2192      that.  */
2193   ia64_flag_var_tracking = flag_var_tracking;
2194   flag_var_tracking = 0;
2195
2196   default_file_start ();
2197   emit_safe_across_calls ();
2198 }
2199
2200 void
2201 emit_safe_across_calls (void)
2202 {
2203   unsigned int rs, re;
2204   int out_state;
2205
2206   rs = 1;
2207   out_state = 0;
2208   while (1)
2209     {
2210       while (rs < 64 && call_used_regs[PR_REG (rs)])
2211         rs++;
2212       if (rs >= 64)
2213         break;
2214       for (re = rs + 1; re < 64 && ! call_used_regs[PR_REG (re)]; re++)
2215         continue;
2216       if (out_state == 0)
2217         {
2218           fputs ("\t.pred.safe_across_calls ", asm_out_file);
2219           out_state = 1;
2220         }
2221       else
2222         fputc (',', asm_out_file);
2223       if (re == rs + 1)
2224         fprintf (asm_out_file, "p%u", rs);
2225       else
2226         fprintf (asm_out_file, "p%u-p%u", rs, re - 1);
2227       rs = re + 1;
2228     }
2229   if (out_state)
2230     fputc ('\n', asm_out_file);
2231 }
2232
2233 /* Helper function for ia64_compute_frame_size: find an appropriate general
2234    register to spill some special register to.  SPECIAL_SPILL_MASK contains
2235    bits in GR0 to GR31 that have already been allocated by this routine.
2236    TRY_LOCALS is true if we should attempt to locate a local regnum.  */
2237
2238 static int
2239 find_gr_spill (int try_locals)
2240 {
2241   int regno;
2242
2243   /* If this is a leaf function, first try an otherwise unused
2244      call-clobbered register.  */
2245   if (current_function_is_leaf)
2246     {
2247       for (regno = GR_REG (1); regno <= GR_REG (31); regno++)
2248         if (! regs_ever_live[regno]
2249             && call_used_regs[regno]
2250             && ! fixed_regs[regno]
2251             && ! global_regs[regno]
2252             && ((current_frame_info.gr_used_mask >> regno) & 1) == 0)
2253           {
2254             current_frame_info.gr_used_mask |= 1 << regno;
2255             return regno;
2256           }
2257     }
2258
2259   if (try_locals)
2260     {
2261       regno = current_frame_info.n_local_regs;
2262       /* If there is a frame pointer, then we can't use loc79, because
2263          that is HARD_FRAME_POINTER_REGNUM.  In particular, see the
2264          reg_name switching code in ia64_expand_prologue.  */
2265       if (regno < (80 - frame_pointer_needed))
2266         {
2267           current_frame_info.n_local_regs = regno + 1;
2268           return LOC_REG (0) + regno;
2269         }
2270     }
2271
2272   /* Failed to find a general register to spill to.  Must use stack.  */
2273   return 0;
2274 }
2275
2276 /* In order to make for nice schedules, we try to allocate every temporary
2277    to a different register.  We must of course stay away from call-saved,
2278    fixed, and global registers.  We must also stay away from registers
2279    allocated in current_frame_info.gr_used_mask, since those include regs
2280    used all through the prologue.
2281
2282    Any register allocated here must be used immediately.  The idea is to
2283    aid scheduling, not to solve data flow problems.  */
2284
2285 static int last_scratch_gr_reg;
2286
2287 static int
2288 next_scratch_gr_reg (void)
2289 {
2290   int i, regno;
2291
2292   for (i = 0; i < 32; ++i)
2293     {
2294       regno = (last_scratch_gr_reg + i + 1) & 31;
2295       if (call_used_regs[regno]
2296           && ! fixed_regs[regno]
2297           && ! global_regs[regno]
2298           && ((current_frame_info.gr_used_mask >> regno) & 1) == 0)
2299         {
2300           last_scratch_gr_reg = regno;
2301           return regno;
2302         }
2303     }
2304
2305   /* There must be _something_ available.  */
2306   gcc_unreachable ();
2307 }
2308
2309 /* Helper function for ia64_compute_frame_size, called through
2310    diddle_return_value.  Mark REG in current_frame_info.gr_used_mask.  */
2311
2312 static void
2313 mark_reg_gr_used_mask (rtx reg, void *data ATTRIBUTE_UNUSED)
2314 {
2315   unsigned int regno = REGNO (reg);
2316   if (regno < 32)
2317     {
2318       unsigned int i, n = hard_regno_nregs[regno][GET_MODE (reg)];
2319       for (i = 0; i < n; ++i)
2320         current_frame_info.gr_used_mask |= 1 << (regno + i);
2321     }
2322 }
2323
2324 /* Returns the number of bytes offset between the frame pointer and the stack
2325    pointer for the current function.  SIZE is the number of bytes of space
2326    needed for local variables.  */
2327
2328 static void
2329 ia64_compute_frame_size (HOST_WIDE_INT size)
2330 {
2331   HOST_WIDE_INT total_size;
2332   HOST_WIDE_INT spill_size = 0;
2333   HOST_WIDE_INT extra_spill_size = 0;
2334   HOST_WIDE_INT pretend_args_size;
2335   HARD_REG_SET mask;
2336   int n_spilled = 0;
2337   int spilled_gr_p = 0;
2338   int spilled_fr_p = 0;
2339   unsigned int regno;
2340   int i;
2341
2342   if (current_frame_info.initialized)
2343     return;
2344
2345   memset (&current_frame_info, 0, sizeof current_frame_info);
2346   CLEAR_HARD_REG_SET (mask);
2347
2348   /* Don't allocate scratches to the return register.  */
2349   diddle_return_value (mark_reg_gr_used_mask, NULL);
2350
2351   /* Don't allocate scratches to the EH scratch registers.  */
2352   if (cfun->machine->ia64_eh_epilogue_sp)
2353     mark_reg_gr_used_mask (cfun->machine->ia64_eh_epilogue_sp, NULL);
2354   if (cfun->machine->ia64_eh_epilogue_bsp)
2355     mark_reg_gr_used_mask (cfun->machine->ia64_eh_epilogue_bsp, NULL);
2356
2357   /* Find the size of the register stack frame.  We have only 80 local
2358      registers, because we reserve 8 for the inputs and 8 for the
2359      outputs.  */
2360
2361   /* Skip HARD_FRAME_POINTER_REGNUM (loc79) when frame_pointer_needed,
2362      since we'll be adjusting that down later.  */
2363   regno = LOC_REG (78) + ! frame_pointer_needed;
2364   for (; regno >= LOC_REG (0); regno--)
2365     if (regs_ever_live[regno])
2366       break;
2367   current_frame_info.n_local_regs = regno - LOC_REG (0) + 1;
2368
2369   /* For functions marked with the syscall_linkage attribute, we must mark
2370      all eight input registers as in use, so that locals aren't visible to
2371      the caller.  */
2372
2373   if (cfun->machine->n_varargs > 0
2374       || lookup_attribute ("syscall_linkage",
2375                            TYPE_ATTRIBUTES (TREE_TYPE (current_function_decl))))
2376     current_frame_info.n_input_regs = 8;
2377   else
2378     {
2379       for (regno = IN_REG (7); regno >= IN_REG (0); regno--)
2380         if (regs_ever_live[regno])
2381           break;
2382       current_frame_info.n_input_regs = regno - IN_REG (0) + 1;
2383     }
2384
2385   for (regno = OUT_REG (7); regno >= OUT_REG (0); regno--)
2386     if (regs_ever_live[regno])
2387       break;
2388   i = regno - OUT_REG (0) + 1;
2389
2390 #ifndef PROFILE_HOOK
2391   /* When -p profiling, we need one output register for the mcount argument.
2392      Likewise for -a profiling for the bb_init_func argument.  For -ax
2393      profiling, we need two output registers for the two bb_init_trace_func
2394      arguments.  */
2395   if (current_function_profile)
2396     i = MAX (i, 1);
2397 #endif
2398   current_frame_info.n_output_regs = i;
2399
2400   /* ??? No rotating register support yet.  */
2401   current_frame_info.n_rotate_regs = 0;
2402
2403   /* Discover which registers need spilling, and how much room that
2404      will take.  Begin with floating point and general registers,
2405      which will always wind up on the stack.  */
2406
2407   for (regno = FR_REG (2); regno <= FR_REG (127); regno++)
2408     if (regs_ever_live[regno] && ! call_used_regs[regno])
2409       {
2410         SET_HARD_REG_BIT (mask, regno);
2411         spill_size += 16;
2412         n_spilled += 1;
2413         spilled_fr_p = 1;
2414       }
2415
2416   for (regno = GR_REG (1); regno <= GR_REG (31); regno++)
2417     if (regs_ever_live[regno] && ! call_used_regs[regno])
2418       {
2419         SET_HARD_REG_BIT (mask, regno);
2420         spill_size += 8;
2421         n_spilled += 1;
2422         spilled_gr_p = 1;
2423       }
2424
2425   for (regno = BR_REG (1); regno <= BR_REG (7); regno++)
2426     if (regs_ever_live[regno] && ! call_used_regs[regno])
2427       {
2428         SET_HARD_REG_BIT (mask, regno);
2429         spill_size += 8;
2430         n_spilled += 1;
2431       }
2432
2433   /* Now come all special registers that might get saved in other
2434      general registers.  */
2435
2436   if (frame_pointer_needed)
2437     {
2438       current_frame_info.reg_fp = find_gr_spill (1);
2439       /* If we did not get a register, then we take LOC79.  This is guaranteed
2440          to be free, even if regs_ever_live is already set, because this is
2441          HARD_FRAME_POINTER_REGNUM.  This requires incrementing n_local_regs,
2442          as we don't count loc79 above.  */
2443       if (current_frame_info.reg_fp == 0)
2444         {
2445           current_frame_info.reg_fp = LOC_REG (79);
2446           current_frame_info.n_local_regs++;
2447         }
2448     }
2449
2450   if (! current_function_is_leaf)
2451     {
2452       /* Emit a save of BR0 if we call other functions.  Do this even
2453          if this function doesn't return, as EH depends on this to be
2454          able to unwind the stack.  */
2455       SET_HARD_REG_BIT (mask, BR_REG (0));
2456
2457       current_frame_info.reg_save_b0 = find_gr_spill (1);
2458       if (current_frame_info.reg_save_b0 == 0)
2459         {
2460           spill_size += 8;
2461           n_spilled += 1;
2462         }
2463
2464       /* Similarly for ar.pfs.  */
2465       SET_HARD_REG_BIT (mask, AR_PFS_REGNUM);
2466       current_frame_info.reg_save_ar_pfs = find_gr_spill (1);
2467       if (current_frame_info.reg_save_ar_pfs == 0)
2468         {
2469           extra_spill_size += 8;
2470           n_spilled += 1;
2471         }
2472
2473       /* Similarly for gp.  Note that if we're calling setjmp, the stacked
2474          registers are clobbered, so we fall back to the stack.  */
2475       current_frame_info.reg_save_gp
2476         = (current_function_calls_setjmp ? 0 : find_gr_spill (1));
2477       if (current_frame_info.reg_save_gp == 0)
2478         {
2479           SET_HARD_REG_BIT (mask, GR_REG (1));
2480           spill_size += 8;
2481           n_spilled += 1;
2482         }
2483     }
2484   else
2485     {
2486       if (regs_ever_live[BR_REG (0)] && ! call_used_regs[BR_REG (0)])
2487         {
2488           SET_HARD_REG_BIT (mask, BR_REG (0));
2489           spill_size += 8;
2490           n_spilled += 1;
2491         }
2492
2493       if (regs_ever_live[AR_PFS_REGNUM])
2494         {
2495           SET_HARD_REG_BIT (mask, AR_PFS_REGNUM);
2496           current_frame_info.reg_save_ar_pfs = find_gr_spill (1);
2497           if (current_frame_info.reg_save_ar_pfs == 0)
2498             {
2499               extra_spill_size += 8;
2500               n_spilled += 1;
2501             }
2502         }
2503     }
2504
2505   /* Unwind descriptor hackery: things are most efficient if we allocate
2506      consecutive GR save registers for RP, PFS, FP in that order. However,
2507      it is absolutely critical that FP get the only hard register that's
2508      guaranteed to be free, so we allocated it first.  If all three did
2509      happen to be allocated hard regs, and are consecutive, rearrange them
2510      into the preferred order now.  */
2511   if (current_frame_info.reg_fp != 0
2512       && current_frame_info.reg_save_b0 == current_frame_info.reg_fp + 1
2513       && current_frame_info.reg_save_ar_pfs == current_frame_info.reg_fp + 2)
2514     {
2515       current_frame_info.reg_save_b0 = current_frame_info.reg_fp;
2516       current_frame_info.reg_save_ar_pfs = current_frame_info.reg_fp + 1;
2517       current_frame_info.reg_fp = current_frame_info.reg_fp + 2;
2518     }
2519
2520   /* See if we need to store the predicate register block.  */
2521   for (regno = PR_REG (0); regno <= PR_REG (63); regno++)
2522     if (regs_ever_live[regno] && ! call_used_regs[regno])
2523       break;
2524   if (regno <= PR_REG (63))
2525     {
2526       SET_HARD_REG_BIT (mask, PR_REG (0));
2527       current_frame_info.reg_save_pr = find_gr_spill (1);
2528       if (current_frame_info.reg_save_pr == 0)
2529         {
2530           extra_spill_size += 8;
2531           n_spilled += 1;
2532         }
2533
2534       /* ??? Mark them all as used so that register renaming and such
2535          are free to use them.  */
2536       for (regno = PR_REG (0); regno <= PR_REG (63); regno++)
2537         regs_ever_live[regno] = 1;
2538     }
2539
2540   /* If we're forced to use st8.spill, we're forced to save and restore
2541      ar.unat as well.  The check for existing liveness allows inline asm
2542      to touch ar.unat.  */
2543   if (spilled_gr_p || cfun->machine->n_varargs
2544       || regs_ever_live[AR_UNAT_REGNUM])
2545     {
2546       regs_ever_live[AR_UNAT_REGNUM] = 1;
2547       SET_HARD_REG_BIT (mask, AR_UNAT_REGNUM);
2548       current_frame_info.reg_save_ar_unat = find_gr_spill (spill_size == 0);
2549       if (current_frame_info.reg_save_ar_unat == 0)
2550         {
2551           extra_spill_size += 8;
2552           n_spilled += 1;
2553         }
2554     }
2555
2556   if (regs_ever_live[AR_LC_REGNUM])
2557     {
2558       SET_HARD_REG_BIT (mask, AR_LC_REGNUM);
2559       current_frame_info.reg_save_ar_lc = find_gr_spill (spill_size == 0);
2560       if (current_frame_info.reg_save_ar_lc == 0)
2561         {
2562           extra_spill_size += 8;
2563           n_spilled += 1;
2564         }
2565     }
2566
2567   /* If we have an odd number of words of pretend arguments written to
2568      the stack, then the FR save area will be unaligned.  We round the
2569      size of this area up to keep things 16 byte aligned.  */
2570   if (spilled_fr_p)
2571     pretend_args_size = IA64_STACK_ALIGN (current_function_pretend_args_size);
2572   else
2573     pretend_args_size = current_function_pretend_args_size;
2574
2575   total_size = (spill_size + extra_spill_size + size + pretend_args_size
2576                 + current_function_outgoing_args_size);
2577   total_size = IA64_STACK_ALIGN (total_size);
2578
2579   /* We always use the 16-byte scratch area provided by the caller, but
2580      if we are a leaf function, there's no one to which we need to provide
2581      a scratch area.  */
2582   if (current_function_is_leaf)
2583     total_size = MAX (0, total_size - 16);
2584
2585   current_frame_info.total_size = total_size;
2586   current_frame_info.spill_cfa_off = pretend_args_size - 16;
2587   current_frame_info.spill_size = spill_size;
2588   current_frame_info.extra_spill_size = extra_spill_size;
2589   COPY_HARD_REG_SET (current_frame_info.mask, mask);
2590   current_frame_info.n_spilled = n_spilled;
2591   current_frame_info.initialized = reload_completed;
2592 }
2593
2594 /* Compute the initial difference between the specified pair of registers.  */
2595
2596 HOST_WIDE_INT
2597 ia64_initial_elimination_offset (int from, int to)
2598 {
2599   HOST_WIDE_INT offset;
2600
2601   ia64_compute_frame_size (get_frame_size ());
2602   switch (from)
2603     {
2604     case FRAME_POINTER_REGNUM:
2605       switch (to)
2606         {
2607         case HARD_FRAME_POINTER_REGNUM:
2608           if (current_function_is_leaf)
2609             offset = -current_frame_info.total_size;
2610           else
2611             offset = -(current_frame_info.total_size
2612                        - current_function_outgoing_args_size - 16);
2613           break;
2614
2615         case STACK_POINTER_REGNUM:
2616           if (current_function_is_leaf)
2617             offset = 0;
2618           else
2619             offset = 16 + current_function_outgoing_args_size;
2620           break;
2621
2622         default:
2623           gcc_unreachable ();
2624         }
2625       break;
2626
2627     case ARG_POINTER_REGNUM:
2628       /* Arguments start above the 16 byte save area, unless stdarg
2629          in which case we store through the 16 byte save area.  */
2630       switch (to)
2631         {
2632         case HARD_FRAME_POINTER_REGNUM:
2633           offset = 16 - current_function_pretend_args_size;
2634           break;
2635
2636         case STACK_POINTER_REGNUM:
2637           offset = (current_frame_info.total_size
2638                     + 16 - current_function_pretend_args_size);
2639           break;
2640
2641         default:
2642           gcc_unreachable ();
2643         }
2644       break;
2645
2646     default:
2647       gcc_unreachable ();
2648     }
2649
2650   return offset;
2651 }
2652
2653 /* If there are more than a trivial number of register spills, we use
2654    two interleaved iterators so that we can get two memory references
2655    per insn group.
2656
2657    In order to simplify things in the prologue and epilogue expanders,
2658    we use helper functions to fix up the memory references after the
2659    fact with the appropriate offsets to a POST_MODIFY memory mode.
2660    The following data structure tracks the state of the two iterators
2661    while insns are being emitted.  */
2662
2663 struct spill_fill_data
2664 {
2665   rtx init_after;               /* point at which to emit initializations */
2666   rtx init_reg[2];              /* initial base register */
2667   rtx iter_reg[2];              /* the iterator registers */
2668   rtx *prev_addr[2];            /* address of last memory use */
2669   rtx prev_insn[2];             /* the insn corresponding to prev_addr */
2670   HOST_WIDE_INT prev_off[2];    /* last offset */
2671   int n_iter;                   /* number of iterators in use */
2672   int next_iter;                /* next iterator to use */
2673   unsigned int save_gr_used_mask;
2674 };
2675
2676 static struct spill_fill_data spill_fill_data;
2677
2678 static void
2679 setup_spill_pointers (int n_spills, rtx init_reg, HOST_WIDE_INT cfa_off)
2680 {
2681   int i;
2682
2683   spill_fill_data.init_after = get_last_insn ();
2684   spill_fill_data.init_reg[0] = init_reg;
2685   spill_fill_data.init_reg[1] = init_reg;
2686   spill_fill_data.prev_addr[0] = NULL;
2687   spill_fill_data.prev_addr[1] = NULL;
2688   spill_fill_data.prev_insn[0] = NULL;
2689   spill_fill_data.prev_insn[1] = NULL;
2690   spill_fill_data.prev_off[0] = cfa_off;
2691   spill_fill_data.prev_off[1] = cfa_off;
2692   spill_fill_data.next_iter = 0;
2693   spill_fill_data.save_gr_used_mask = current_frame_info.gr_used_mask;
2694
2695   spill_fill_data.n_iter = 1 + (n_spills > 2);
2696   for (i = 0; i < spill_fill_data.n_iter; ++i)
2697     {
2698       int regno = next_scratch_gr_reg ();
2699       spill_fill_data.iter_reg[i] = gen_rtx_REG (DImode, regno);
2700       current_frame_info.gr_used_mask |= 1 << regno;
2701     }
2702 }
2703
2704 static void
2705 finish_spill_pointers (void)
2706 {
2707   current_frame_info.gr_used_mask = spill_fill_data.save_gr_used_mask;
2708 }
2709
2710 static rtx
2711 spill_restore_mem (rtx reg, HOST_WIDE_INT cfa_off)
2712 {
2713   int iter = spill_fill_data.next_iter;
2714   HOST_WIDE_INT disp = spill_fill_data.prev_off[iter] - cfa_off;
2715   rtx disp_rtx = GEN_INT (disp);
2716   rtx mem;
2717
2718   if (spill_fill_data.prev_addr[iter])
2719     {
2720       if (CONST_OK_FOR_N (disp))
2721         {
2722           *spill_fill_data.prev_addr[iter]
2723             = gen_rtx_POST_MODIFY (DImode, spill_fill_data.iter_reg[iter],
2724                                    gen_rtx_PLUS (DImode,
2725                                                  spill_fill_data.iter_reg[iter],
2726                                                  disp_rtx));
2727           REG_NOTES (spill_fill_data.prev_insn[iter])
2728             = gen_rtx_EXPR_LIST (REG_INC, spill_fill_data.iter_reg[iter],
2729                                  REG_NOTES (spill_fill_data.prev_insn[iter]));
2730         }
2731       else
2732         {
2733           /* ??? Could use register post_modify for loads.  */
2734           if (! CONST_OK_FOR_I (disp))
2735             {
2736               rtx tmp = gen_rtx_REG (DImode, next_scratch_gr_reg ());
2737               emit_move_insn (tmp, disp_rtx);
2738               disp_rtx = tmp;
2739             }
2740           emit_insn (gen_adddi3 (spill_fill_data.iter_reg[iter],
2741                                  spill_fill_data.iter_reg[iter], disp_rtx));
2742         }
2743     }
2744   /* Micro-optimization: if we've created a frame pointer, it's at
2745      CFA 0, which may allow the real iterator to be initialized lower,
2746      slightly increasing parallelism.  Also, if there are few saves
2747      it may eliminate the iterator entirely.  */
2748   else if (disp == 0
2749            && spill_fill_data.init_reg[iter] == stack_pointer_rtx
2750            && frame_pointer_needed)
2751     {
2752       mem = gen_rtx_MEM (GET_MODE (reg), hard_frame_pointer_rtx);
2753       set_mem_alias_set (mem, get_varargs_alias_set ());
2754       return mem;
2755     }
2756   else
2757     {
2758       rtx seq, insn;
2759
2760       if (disp == 0)
2761         seq = gen_movdi (spill_fill_data.iter_reg[iter],
2762                          spill_fill_data.init_reg[iter]);
2763       else
2764         {
2765           start_sequence ();
2766
2767           if (! CONST_OK_FOR_I (disp))
2768             {
2769               rtx tmp = gen_rtx_REG (DImode, next_scratch_gr_reg ());
2770               emit_move_insn (tmp, disp_rtx);
2771               disp_rtx = tmp;
2772             }
2773
2774           emit_insn (gen_adddi3 (spill_fill_data.iter_reg[iter],
2775                                  spill_fill_data.init_reg[iter],
2776                                  disp_rtx));
2777
2778           seq = get_insns ();
2779           end_sequence ();
2780         }
2781
2782       /* Careful for being the first insn in a sequence.  */
2783       if (spill_fill_data.init_after)
2784         insn = emit_insn_after (seq, spill_fill_data.init_after);
2785       else
2786         {
2787           rtx first = get_insns ();
2788           if (first)
2789             insn = emit_insn_before (seq, first);
2790           else
2791             insn = emit_insn (seq);
2792         }
2793       spill_fill_data.init_after = insn;
2794
2795       /* If DISP is 0, we may or may not have a further adjustment
2796          afterward.  If we do, then the load/store insn may be modified
2797          to be a post-modify.  If we don't, then this copy may be
2798          eliminated by copyprop_hardreg_forward, which makes this
2799          insn garbage, which runs afoul of the sanity check in
2800          propagate_one_insn.  So mark this insn as legal to delete.  */
2801       if (disp == 0)
2802         REG_NOTES(insn) = gen_rtx_EXPR_LIST (REG_MAYBE_DEAD, const0_rtx,
2803                                              REG_NOTES (insn));
2804     }
2805
2806   mem = gen_rtx_MEM (GET_MODE (reg), spill_fill_data.iter_reg[iter]);
2807
2808   /* ??? Not all of the spills are for varargs, but some of them are.
2809      The rest of the spills belong in an alias set of their own.  But
2810      it doesn't actually hurt to include them here.  */
2811   set_mem_alias_set (mem, get_varargs_alias_set ());
2812
2813   spill_fill_data.prev_addr[iter] = &XEXP (mem, 0);
2814   spill_fill_data.prev_off[iter] = cfa_off;
2815
2816   if (++iter >= spill_fill_data.n_iter)
2817     iter = 0;
2818   spill_fill_data.next_iter = iter;
2819
2820   return mem;
2821 }
2822
2823 static void
2824 do_spill (rtx (*move_fn) (rtx, rtx, rtx), rtx reg, HOST_WIDE_INT cfa_off,
2825           rtx frame_reg)
2826 {
2827   int iter = spill_fill_data.next_iter;
2828   rtx mem, insn;
2829
2830   mem = spill_restore_mem (reg, cfa_off);
2831   insn = emit_insn ((*move_fn) (mem, reg, GEN_INT (cfa_off)));
2832   spill_fill_data.prev_insn[iter] = insn;
2833
2834   if (frame_reg)
2835     {
2836       rtx base;
2837       HOST_WIDE_INT off;
2838
2839       RTX_FRAME_RELATED_P (insn) = 1;
2840
2841       /* Don't even pretend that the unwind code can intuit its way
2842          through a pair of interleaved post_modify iterators.  Just
2843          provide the correct answer.  */
2844
2845       if (frame_pointer_needed)
2846         {
2847           base = hard_frame_pointer_rtx;
2848           off = - cfa_off;
2849         }
2850       else
2851         {
2852           base = stack_pointer_rtx;
2853           off = current_frame_info.total_size - cfa_off;
2854         }
2855
2856       REG_NOTES (insn)
2857         = gen_rtx_EXPR_LIST (REG_FRAME_RELATED_EXPR,
2858                 gen_rtx_SET (VOIDmode,
2859                              gen_rtx_MEM (GET_MODE (reg),
2860                                           plus_constant (base, off)),
2861                              frame_reg),
2862                 REG_NOTES (insn));
2863     }
2864 }
2865
2866 static void
2867 do_restore (rtx (*move_fn) (rtx, rtx, rtx), rtx reg, HOST_WIDE_INT cfa_off)
2868 {
2869   int iter = spill_fill_data.next_iter;
2870   rtx insn;
2871
2872   insn = emit_insn ((*move_fn) (reg, spill_restore_mem (reg, cfa_off),
2873                                 GEN_INT (cfa_off)));
2874   spill_fill_data.prev_insn[iter] = insn;
2875 }
2876
2877 /* Wrapper functions that discards the CONST_INT spill offset.  These
2878    exist so that we can give gr_spill/gr_fill the offset they need and
2879    use a consistent function interface.  */
2880
2881 static rtx
2882 gen_movdi_x (rtx dest, rtx src, rtx offset ATTRIBUTE_UNUSED)
2883 {
2884   return gen_movdi (dest, src);
2885 }
2886
2887 static rtx
2888 gen_fr_spill_x (rtx dest, rtx src, rtx offset ATTRIBUTE_UNUSED)
2889 {
2890   return gen_fr_spill (dest, src);
2891 }
2892
2893 static rtx
2894 gen_fr_restore_x (rtx dest, rtx src, rtx offset ATTRIBUTE_UNUSED)
2895 {
2896   return gen_fr_restore (dest, src);
2897 }
2898
2899 /* Called after register allocation to add any instructions needed for the
2900    prologue.  Using a prologue insn is favored compared to putting all of the
2901    instructions in output_function_prologue(), since it allows the scheduler
2902    to intermix instructions with the saves of the caller saved registers.  In
2903    some cases, it might be necessary to emit a barrier instruction as the last
2904    insn to prevent such scheduling.
2905
2906    Also any insns generated here should have RTX_FRAME_RELATED_P(insn) = 1
2907    so that the debug info generation code can handle them properly.
2908
2909    The register save area is layed out like so:
2910    cfa+16
2911         [ varargs spill area ]
2912         [ fr register spill area ]
2913         [ br register spill area ]
2914         [ ar register spill area ]
2915         [ pr register spill area ]
2916         [ gr register spill area ] */
2917
2918 /* ??? Get inefficient code when the frame size is larger than can fit in an
2919    adds instruction.  */
2920
2921 void
2922 ia64_expand_prologue (void)
2923 {
2924   rtx insn, ar_pfs_save_reg, ar_unat_save_reg;
2925   int i, epilogue_p, regno, alt_regno, cfa_off, n_varargs;
2926   rtx reg, alt_reg;
2927
2928   ia64_compute_frame_size (get_frame_size ());
2929   last_scratch_gr_reg = 15;
2930
2931   /* If there is no epilogue, then we don't need some prologue insns.
2932      We need to avoid emitting the dead prologue insns, because flow
2933      will complain about them.  */
2934   if (optimize)
2935     {
2936       edge e;
2937       edge_iterator ei;
2938
2939       FOR_EACH_EDGE (e, ei, EXIT_BLOCK_PTR->preds)
2940         if ((e->flags & EDGE_FAKE) == 0
2941             && (e->flags & EDGE_FALLTHRU) != 0)
2942           break;
2943       epilogue_p = (e != NULL);
2944     }
2945   else
2946     epilogue_p = 1;
2947
2948   /* Set the local, input, and output register names.  We need to do this
2949      for GNU libc, which creates crti.S/crtn.S by splitting initfini.c in
2950      half.  If we use in/loc/out register names, then we get assembler errors
2951      in crtn.S because there is no alloc insn or regstk directive in there.  */
2952   if (! TARGET_REG_NAMES)
2953     {
2954       int inputs = current_frame_info.n_input_regs;
2955       int locals = current_frame_info.n_local_regs;
2956       int outputs = current_frame_info.n_output_regs;
2957
2958       for (i = 0; i < inputs; i++)
2959         reg_names[IN_REG (i)] = ia64_reg_numbers[i];
2960       for (i = 0; i < locals; i++)
2961         reg_names[LOC_REG (i)] = ia64_reg_numbers[inputs + i];
2962       for (i = 0; i < outputs; i++)
2963         reg_names[OUT_REG (i)] = ia64_reg_numbers[inputs + locals + i];
2964     }
2965
2966   /* Set the frame pointer register name.  The regnum is logically loc79,
2967      but of course we'll not have allocated that many locals.  Rather than
2968      worrying about renumbering the existing rtxs, we adjust the name.  */
2969   /* ??? This code means that we can never use one local register when
2970      there is a frame pointer.  loc79 gets wasted in this case, as it is
2971      renamed to a register that will never be used.  See also the try_locals
2972      code in find_gr_spill.  */
2973   if (current_frame_info.reg_fp)
2974     {
2975       const char *tmp = reg_names[HARD_FRAME_POINTER_REGNUM];
2976       reg_names[HARD_FRAME_POINTER_REGNUM]
2977         = reg_names[current_frame_info.reg_fp];
2978       reg_names[current_frame_info.reg_fp] = tmp;
2979     }
2980
2981   /* We don't need an alloc instruction if we've used no outputs or locals.  */
2982   if (current_frame_info.n_local_regs == 0
2983       && current_frame_info.n_output_regs == 0
2984       && current_frame_info.n_input_regs <= current_function_args_info.int_regs
2985       && !TEST_HARD_REG_BIT (current_frame_info.mask, AR_PFS_REGNUM))
2986     {
2987       /* If there is no alloc, but there are input registers used, then we
2988          need a .regstk directive.  */
2989       current_frame_info.need_regstk = (TARGET_REG_NAMES != 0);
2990       ar_pfs_save_reg = NULL_RTX;
2991     }
2992   else
2993     {
2994       current_frame_info.need_regstk = 0;
2995
2996       if (current_frame_info.reg_save_ar_pfs)
2997         regno = current_frame_info.reg_save_ar_pfs;
2998       else
2999         regno = next_scratch_gr_reg ();
3000       ar_pfs_save_reg = gen_rtx_REG (DImode, regno);
3001
3002       insn = emit_insn (gen_alloc (ar_pfs_save_reg,
3003                                    GEN_INT (current_frame_info.n_input_regs),
3004                                    GEN_INT (current_frame_info.n_local_regs),
3005                                    GEN_INT (current_frame_info.n_output_regs),
3006                                    GEN_INT (current_frame_info.n_rotate_regs)));
3007       RTX_FRAME_RELATED_P (insn) = (current_frame_info.reg_save_ar_pfs != 0);
3008     }
3009
3010   /* Set up frame pointer, stack pointer, and spill iterators.  */
3011
3012   n_varargs = cfun->machine->n_varargs;
3013   setup_spill_pointers (current_frame_info.n_spilled + n_varargs,
3014                         stack_pointer_rtx, 0);
3015
3016   if (frame_pointer_needed)
3017     {
3018       insn = emit_move_insn (hard_frame_pointer_rtx, stack_pointer_rtx);
3019       RTX_FRAME_RELATED_P (insn) = 1;
3020     }
3021
3022   if (current_frame_info.total_size != 0)
3023     {
3024       rtx frame_size_rtx = GEN_INT (- current_frame_info.total_size);
3025       rtx offset;
3026
3027       if (CONST_OK_FOR_I (- current_frame_info.total_size))
3028         offset = frame_size_rtx;
3029       else
3030         {
3031           regno = next_scratch_gr_reg ();
3032           offset = gen_rtx_REG (DImode, regno);
3033           emit_move_insn (offset, frame_size_rtx);
3034         }
3035
3036       insn = emit_insn (gen_adddi3 (stack_pointer_rtx,
3037                                     stack_pointer_rtx, offset));
3038
3039       if (! frame_pointer_needed)
3040         {
3041           RTX_FRAME_RELATED_P (insn) = 1;
3042           if (GET_CODE (offset) != CONST_INT)
3043             {
3044               REG_NOTES (insn)
3045                 = gen_rtx_EXPR_LIST (REG_FRAME_RELATED_EXPR,
3046                         gen_rtx_SET (VOIDmode,
3047                                      stack_pointer_rtx,
3048                                      gen_rtx_PLUS (DImode,
3049                                                    stack_pointer_rtx,
3050                                                    frame_size_rtx)),
3051                         REG_NOTES (insn));
3052             }
3053         }
3054
3055       /* ??? At this point we must generate a magic insn that appears to
3056          modify the stack pointer, the frame pointer, and all spill
3057          iterators.  This would allow the most scheduling freedom.  For
3058          now, just hard stop.  */
3059       emit_insn (gen_blockage ());
3060     }
3061
3062   /* Must copy out ar.unat before doing any integer spills.  */
3063   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_UNAT_REGNUM))
3064     {
3065       if (current_frame_info.reg_save_ar_unat)
3066         ar_unat_save_reg
3067           = gen_rtx_REG (DImode, current_frame_info.reg_save_ar_unat);
3068       else
3069         {
3070           alt_regno = next_scratch_gr_reg ();
3071           ar_unat_save_reg = gen_rtx_REG (DImode, alt_regno);
3072           current_frame_info.gr_used_mask |= 1 << alt_regno;
3073         }
3074
3075       reg = gen_rtx_REG (DImode, AR_UNAT_REGNUM);
3076       insn = emit_move_insn (ar_unat_save_reg, reg);
3077       RTX_FRAME_RELATED_P (insn) = (current_frame_info.reg_save_ar_unat != 0);
3078
3079       /* Even if we're not going to generate an epilogue, we still
3080          need to save the register so that EH works.  */
3081       if (! epilogue_p && current_frame_info.reg_save_ar_unat)
3082         emit_insn (gen_prologue_use (ar_unat_save_reg));
3083     }
3084   else
3085     ar_unat_save_reg = NULL_RTX;
3086
3087   /* Spill all varargs registers.  Do this before spilling any GR registers,
3088      since we want the UNAT bits for the GR registers to override the UNAT
3089      bits from varargs, which we don't care about.  */
3090
3091   cfa_off = -16;
3092   for (regno = GR_ARG_FIRST + 7; n_varargs > 0; --n_varargs, --regno)
3093     {
3094       reg = gen_rtx_REG (DImode, regno);
3095       do_spill (gen_gr_spill, reg, cfa_off += 8, NULL_RTX);
3096     }
3097
3098   /* Locate the bottom of the register save area.  */
3099   cfa_off = (current_frame_info.spill_cfa_off
3100              + current_frame_info.spill_size
3101              + current_frame_info.extra_spill_size);
3102
3103   /* Save the predicate register block either in a register or in memory.  */
3104   if (TEST_HARD_REG_BIT (current_frame_info.mask, PR_REG (0)))
3105     {
3106       reg = gen_rtx_REG (DImode, PR_REG (0));
3107       if (current_frame_info.reg_save_pr != 0)
3108         {
3109           alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_pr);
3110           insn = emit_move_insn (alt_reg, reg);
3111
3112           /* ??? Denote pr spill/fill by a DImode move that modifies all
3113              64 hard registers.  */
3114           RTX_FRAME_RELATED_P (insn) = 1;
3115           REG_NOTES (insn)
3116             = gen_rtx_EXPR_LIST (REG_FRAME_RELATED_EXPR,
3117                         gen_rtx_SET (VOIDmode, alt_reg, reg),
3118                         REG_NOTES (insn));
3119
3120           /* Even if we're not going to generate an epilogue, we still
3121              need to save the register so that EH works.  */
3122           if (! epilogue_p)
3123             emit_insn (gen_prologue_use (alt_reg));
3124         }
3125       else
3126         {
3127           alt_regno = next_scratch_gr_reg ();
3128           alt_reg = gen_rtx_REG (DImode, alt_regno);
3129           insn = emit_move_insn (alt_reg, reg);
3130           do_spill (gen_movdi_x, alt_reg, cfa_off, reg);
3131           cfa_off -= 8;
3132         }
3133     }
3134
3135   /* Handle AR regs in numerical order.  All of them get special handling.  */
3136   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_UNAT_REGNUM)
3137       && current_frame_info.reg_save_ar_unat == 0)
3138     {
3139       reg = gen_rtx_REG (DImode, AR_UNAT_REGNUM);
3140       do_spill (gen_movdi_x, ar_unat_save_reg, cfa_off, reg);
3141       cfa_off -= 8;
3142     }
3143
3144   /* The alloc insn already copied ar.pfs into a general register.  The
3145      only thing we have to do now is copy that register to a stack slot
3146      if we'd not allocated a local register for the job.  */
3147   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_PFS_REGNUM)
3148       && current_frame_info.reg_save_ar_pfs == 0)
3149     {
3150       reg = gen_rtx_REG (DImode, AR_PFS_REGNUM);
3151       do_spill (gen_movdi_x, ar_pfs_save_reg, cfa_off, reg);
3152       cfa_off -= 8;
3153     }
3154
3155   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_LC_REGNUM))
3156     {
3157       reg = gen_rtx_REG (DImode, AR_LC_REGNUM);
3158       if (current_frame_info.reg_save_ar_lc != 0)
3159         {
3160           alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_ar_lc);
3161           insn = emit_move_insn (alt_reg, reg);
3162           RTX_FRAME_RELATED_P (insn) = 1;
3163
3164           /* Even if we're not going to generate an epilogue, we still
3165              need to save the register so that EH works.  */
3166           if (! epilogue_p)
3167             emit_insn (gen_prologue_use (alt_reg));
3168         }
3169       else
3170         {
3171           alt_regno = next_scratch_gr_reg ();
3172           alt_reg = gen_rtx_REG (DImode, alt_regno);
3173           emit_move_insn (alt_reg, reg);
3174           do_spill (gen_movdi_x, alt_reg, cfa_off, reg);
3175           cfa_off -= 8;
3176         }
3177     }
3178
3179   if (current_frame_info.reg_save_gp)
3180     {
3181       insn = emit_move_insn (gen_rtx_REG (DImode,
3182                                           current_frame_info.reg_save_gp),
3183                              pic_offset_table_rtx);
3184       /* We don't know for sure yet if this is actually needed, since
3185          we've not split the PIC call patterns.  If all of the calls
3186          are indirect, and not followed by any uses of the gp, then
3187          this save is dead.  Allow it to go away.  */
3188       REG_NOTES (insn)
3189         = gen_rtx_EXPR_LIST (REG_MAYBE_DEAD, const0_rtx, REG_NOTES (insn));
3190     }
3191
3192   /* We should now be at the base of the gr/br/fr spill area.  */
3193   gcc_assert (cfa_off == (current_frame_info.spill_cfa_off
3194                           + current_frame_info.spill_size));
3195
3196   /* Spill all general registers.  */
3197   for (regno = GR_REG (1); regno <= GR_REG (31); ++regno)
3198     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3199       {
3200         reg = gen_rtx_REG (DImode, regno);
3201         do_spill (gen_gr_spill, reg, cfa_off, reg);
3202         cfa_off -= 8;
3203       }
3204
3205   /* Handle BR0 specially -- it may be getting stored permanently in
3206      some GR register.  */
3207   if (TEST_HARD_REG_BIT (current_frame_info.mask, BR_REG (0)))
3208     {
3209       reg = gen_rtx_REG (DImode, BR_REG (0));
3210       if (current_frame_info.reg_save_b0 != 0)
3211         {
3212           alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_b0);
3213           insn = emit_move_insn (alt_reg, reg);
3214           RTX_FRAME_RELATED_P (insn) = 1;
3215
3216           /* Even if we're not going to generate an epilogue, we still
3217              need to save the register so that EH works.  */
3218           if (! epilogue_p)
3219             emit_insn (gen_prologue_use (alt_reg));
3220         }
3221       else
3222         {
3223           alt_regno = next_scratch_gr_reg ();
3224           alt_reg = gen_rtx_REG (DImode, alt_regno);
3225           emit_move_insn (alt_reg, reg);
3226           do_spill (gen_movdi_x, alt_reg, cfa_off, reg);
3227           cfa_off -= 8;
3228         }
3229     }
3230
3231   /* Spill the rest of the BR registers.  */
3232   for (regno = BR_REG (1); regno <= BR_REG (7); ++regno)
3233     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3234       {
3235         alt_regno = next_scratch_gr_reg ();
3236         alt_reg = gen_rtx_REG (DImode, alt_regno);
3237         reg = gen_rtx_REG (DImode, regno);
3238         emit_move_insn (alt_reg, reg);
3239         do_spill (gen_movdi_x, alt_reg, cfa_off, reg);
3240         cfa_off -= 8;
3241       }
3242
3243   /* Align the frame and spill all FR registers.  */
3244   for (regno = FR_REG (2); regno <= FR_REG (127); ++regno)
3245     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3246       {
3247         gcc_assert (!(cfa_off & 15));
3248         reg = gen_rtx_REG (XFmode, regno);
3249         do_spill (gen_fr_spill_x, reg, cfa_off, reg);
3250         cfa_off -= 16;
3251       }
3252
3253   gcc_assert (cfa_off == current_frame_info.spill_cfa_off);
3254
3255   finish_spill_pointers ();
3256 }
3257
3258 /* Called after register allocation to add any instructions needed for the
3259    epilogue.  Using an epilogue insn is favored compared to putting all of the
3260    instructions in output_function_prologue(), since it allows the scheduler
3261    to intermix instructions with the saves of the caller saved registers.  In
3262    some cases, it might be necessary to emit a barrier instruction as the last
3263    insn to prevent such scheduling.  */
3264
3265 void
3266 ia64_expand_epilogue (int sibcall_p)
3267 {
3268   rtx insn, reg, alt_reg, ar_unat_save_reg;
3269   int regno, alt_regno, cfa_off;
3270
3271   ia64_compute_frame_size (get_frame_size ());
3272
3273   /* If there is a frame pointer, then we use it instead of the stack
3274      pointer, so that the stack pointer does not need to be valid when
3275      the epilogue starts.  See EXIT_IGNORE_STACK.  */
3276   if (frame_pointer_needed)
3277     setup_spill_pointers (current_frame_info.n_spilled,
3278                           hard_frame_pointer_rtx, 0);
3279   else
3280     setup_spill_pointers (current_frame_info.n_spilled, stack_pointer_rtx,
3281                           current_frame_info.total_size);
3282
3283   if (current_frame_info.total_size != 0)
3284     {
3285       /* ??? At this point we must generate a magic insn that appears to
3286          modify the spill iterators and the frame pointer.  This would
3287          allow the most scheduling freedom.  For now, just hard stop.  */
3288       emit_insn (gen_blockage ());
3289     }
3290
3291   /* Locate the bottom of the register save area.  */
3292   cfa_off = (current_frame_info.spill_cfa_off
3293              + current_frame_info.spill_size
3294              + current_frame_info.extra_spill_size);
3295
3296   /* Restore the predicate registers.  */
3297   if (TEST_HARD_REG_BIT (current_frame_info.mask, PR_REG (0)))
3298     {
3299       if (current_frame_info.reg_save_pr != 0)
3300         alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_pr);
3301       else
3302         {
3303           alt_regno = next_scratch_gr_reg ();
3304           alt_reg = gen_rtx_REG (DImode, alt_regno);
3305           do_restore (gen_movdi_x, alt_reg, cfa_off);
3306           cfa_off -= 8;
3307         }
3308       reg = gen_rtx_REG (DImode, PR_REG (0));
3309       emit_move_insn (reg, alt_reg);
3310     }
3311
3312   /* Restore the application registers.  */
3313
3314   /* Load the saved unat from the stack, but do not restore it until
3315      after the GRs have been restored.  */
3316   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_UNAT_REGNUM))
3317     {
3318       if (current_frame_info.reg_save_ar_unat != 0)
3319         ar_unat_save_reg
3320           = gen_rtx_REG (DImode, current_frame_info.reg_save_ar_unat);
3321       else
3322         {
3323           alt_regno = next_scratch_gr_reg ();
3324           ar_unat_save_reg = gen_rtx_REG (DImode, alt_regno);
3325           current_frame_info.gr_used_mask |= 1 << alt_regno;
3326           do_restore (gen_movdi_x, ar_unat_save_reg, cfa_off);
3327           cfa_off -= 8;
3328         }
3329     }
3330   else
3331     ar_unat_save_reg = NULL_RTX;
3332
3333   if (current_frame_info.reg_save_ar_pfs != 0)
3334     {
3335       alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_ar_pfs);
3336       reg = gen_rtx_REG (DImode, AR_PFS_REGNUM);
3337       emit_move_insn (reg, alt_reg);
3338     }
3339   else if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_PFS_REGNUM))
3340     {
3341       alt_regno = next_scratch_gr_reg ();
3342       alt_reg = gen_rtx_REG (DImode, alt_regno);
3343       do_restore (gen_movdi_x, alt_reg, cfa_off);
3344       cfa_off -= 8;
3345       reg = gen_rtx_REG (DImode, AR_PFS_REGNUM);
3346       emit_move_insn (reg, alt_reg);
3347     }
3348
3349   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_LC_REGNUM))
3350     {
3351       if (current_frame_info.reg_save_ar_lc != 0)
3352         alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_ar_lc);
3353       else
3354         {
3355           alt_regno = next_scratch_gr_reg ();
3356           alt_reg = gen_rtx_REG (DImode, alt_regno);
3357           do_restore (gen_movdi_x, alt_reg, cfa_off);
3358           cfa_off -= 8;
3359         }
3360       reg = gen_rtx_REG (DImode, AR_LC_REGNUM);
3361       emit_move_insn (reg, alt_reg);
3362     }
3363
3364   /* We should now be at the base of the gr/br/fr spill area.  */
3365   gcc_assert (cfa_off == (current_frame_info.spill_cfa_off
3366                           + current_frame_info.spill_size));
3367
3368   /* The GP may be stored on the stack in the prologue, but it's
3369      never restored in the epilogue.  Skip the stack slot.  */
3370   if (TEST_HARD_REG_BIT (current_frame_info.mask, GR_REG (1)))
3371     cfa_off -= 8;
3372
3373   /* Restore all general registers.  */
3374   for (regno = GR_REG (2); regno <= GR_REG (31); ++regno)
3375     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3376       {
3377         reg = gen_rtx_REG (DImode, regno);
3378         do_restore (gen_gr_restore, reg, cfa_off);
3379         cfa_off -= 8;
3380       }
3381
3382   /* Restore the branch registers.  Handle B0 specially, as it may
3383      have gotten stored in some GR register.  */
3384   if (TEST_HARD_REG_BIT (current_frame_info.mask, BR_REG (0)))
3385     {
3386       if (current_frame_info.reg_save_b0 != 0)
3387         alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_b0);
3388       else
3389         {
3390           alt_regno = next_scratch_gr_reg ();
3391           alt_reg = gen_rtx_REG (DImode, alt_regno);
3392           do_restore (gen_movdi_x, alt_reg, cfa_off);
3393           cfa_off -= 8;
3394         }
3395       reg = gen_rtx_REG (DImode, BR_REG (0));
3396       emit_move_insn (reg, alt_reg);
3397     }
3398
3399   for (regno = BR_REG (1); regno <= BR_REG (7); ++regno)
3400     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3401       {
3402         alt_regno = next_scratch_gr_reg ();
3403         alt_reg = gen_rtx_REG (DImode, alt_regno);
3404         do_restore (gen_movdi_x, alt_reg, cfa_off);
3405         cfa_off -= 8;
3406         reg = gen_rtx_REG (DImode, regno);
3407         emit_move_insn (reg, alt_reg);
3408       }
3409
3410   /* Restore floating point registers.  */
3411   for (regno = FR_REG (2); regno <= FR_REG (127); ++regno)
3412     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3413       {
3414         gcc_assert (!(cfa_off & 15));
3415         reg = gen_rtx_REG (XFmode, regno);
3416         do_restore (gen_fr_restore_x, reg, cfa_off);
3417         cfa_off -= 16;
3418       }
3419
3420   /* Restore ar.unat for real.  */
3421   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_UNAT_REGNUM))
3422     {
3423       reg = gen_rtx_REG (DImode, AR_UNAT_REGNUM);
3424       emit_move_insn (reg, ar_unat_save_reg);
3425     }
3426
3427   gcc_assert (cfa_off == current_frame_info.spill_cfa_off);
3428
3429   finish_spill_pointers ();
3430
3431   if (current_frame_info.total_size || cfun->machine->ia64_eh_epilogue_sp)
3432     {
3433       /* ??? At this point we must generate a magic insn that appears to
3434          modify the spill iterators, the stack pointer, and the frame
3435          pointer.  This would allow the most scheduling freedom.  For now,
3436          just hard stop.  */
3437       emit_insn (gen_blockage ());
3438     }
3439
3440   if (cfun->machine->ia64_eh_epilogue_sp)
3441     emit_move_insn (stack_pointer_rtx, cfun->machine->ia64_eh_epilogue_sp);
3442   else if (frame_pointer_needed)
3443     {
3444       insn = emit_move_insn (stack_pointer_rtx, hard_frame_pointer_rtx);
3445       RTX_FRAME_RELATED_P (insn) = 1;
3446     }
3447   else if (current_frame_info.total_size)
3448     {
3449       rtx offset, frame_size_rtx;
3450
3451       frame_size_rtx = GEN_INT (current_frame_info.total_size);
3452       if (CONST_OK_FOR_I (current_frame_info.total_size))
3453         offset = frame_size_rtx;
3454       else
3455         {
3456           regno = next_scratch_gr_reg ();
3457           offset = gen_rtx_REG (DImode, regno);
3458           emit_move_insn (offset, frame_size_rtx);
3459         }
3460
3461       insn = emit_insn (gen_adddi3 (stack_pointer_rtx, stack_pointer_rtx,
3462                                     offset));
3463
3464       RTX_FRAME_RELATED_P (insn) = 1;
3465       if (GET_CODE (offset) != CONST_INT)
3466         {
3467           REG_NOTES (insn)
3468             = gen_rtx_EXPR_LIST (REG_FRAME_RELATED_EXPR,
3469                         gen_rtx_SET (VOIDmode,
3470                                      stack_pointer_rtx,
3471                                      gen_rtx_PLUS (DImode,
3472                                                    stack_pointer_rtx,
3473                                                    frame_size_rtx)),