OSDN Git Service

71953e29570984ac68708e9e118da0dc61bb92aa
[pf3gnuchains/gcc-fork.git] / gcc / config / ia64 / ia64.c
1 /* Definitions of target machine for GNU compiler.
2    Copyright (C) 1999, 2000, 2001, 2002, 2003, 2004, 2005, 2006
3    Free Software Foundation, Inc.
4    Contributed by James E. Wilson <wilson@cygnus.com> and
5                   David Mosberger <davidm@hpl.hp.com>.
6
7 This file is part of GCC.
8
9 GCC is free software; you can redistribute it and/or modify
10 it under the terms of the GNU General Public License as published by
11 the Free Software Foundation; either version 2, or (at your option)
12 any later version.
13
14 GCC is distributed in the hope that it will be useful,
15 but WITHOUT ANY WARRANTY; without even the implied warranty of
16 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17 GNU General Public License for more details.
18
19 You should have received a copy of the GNU General Public License
20 along with GCC; see the file COPYING.  If not, write to
21 the Free Software Foundation, 51 Franklin Street, Fifth Floor,
22 Boston, MA 02110-1301, USA.  */
23
24 #include "config.h"
25 #include "system.h"
26 #include "coretypes.h"
27 #include "tm.h"
28 #include "rtl.h"
29 #include "tree.h"
30 #include "regs.h"
31 #include "hard-reg-set.h"
32 #include "real.h"
33 #include "insn-config.h"
34 #include "conditions.h"
35 #include "output.h"
36 #include "insn-attr.h"
37 #include "flags.h"
38 #include "recog.h"
39 #include "expr.h"
40 #include "optabs.h"
41 #include "except.h"
42 #include "function.h"
43 #include "ggc.h"
44 #include "basic-block.h"
45 #include "toplev.h"
46 #include "sched-int.h"
47 #include "timevar.h"
48 #include "target.h"
49 #include "target-def.h"
50 #include "tm_p.h"
51 #include "hashtab.h"
52 #include "langhooks.h"
53 #include "cfglayout.h"
54 #include "tree-gimple.h"
55 #include "intl.h"
56 #include "debug.h"
57 #include "params.h"
58
59 /* This is used for communication between ASM_OUTPUT_LABEL and
60    ASM_OUTPUT_LABELREF.  */
61 int ia64_asm_output_label = 0;
62
63 /* Define the information needed to generate branch and scc insns.  This is
64    stored from the compare operation.  */
65 struct rtx_def * ia64_compare_op0;
66 struct rtx_def * ia64_compare_op1;
67
68 /* Register names for ia64_expand_prologue.  */
69 static const char * const ia64_reg_numbers[96] =
70 { "r32", "r33", "r34", "r35", "r36", "r37", "r38", "r39",
71   "r40", "r41", "r42", "r43", "r44", "r45", "r46", "r47",
72   "r48", "r49", "r50", "r51", "r52", "r53", "r54", "r55",
73   "r56", "r57", "r58", "r59", "r60", "r61", "r62", "r63",
74   "r64", "r65", "r66", "r67", "r68", "r69", "r70", "r71",
75   "r72", "r73", "r74", "r75", "r76", "r77", "r78", "r79",
76   "r80", "r81", "r82", "r83", "r84", "r85", "r86", "r87",
77   "r88", "r89", "r90", "r91", "r92", "r93", "r94", "r95",
78   "r96", "r97", "r98", "r99", "r100","r101","r102","r103",
79   "r104","r105","r106","r107","r108","r109","r110","r111",
80   "r112","r113","r114","r115","r116","r117","r118","r119",
81   "r120","r121","r122","r123","r124","r125","r126","r127"};
82
83 /* ??? These strings could be shared with REGISTER_NAMES.  */
84 static const char * const ia64_input_reg_names[8] =
85 { "in0",  "in1",  "in2",  "in3",  "in4",  "in5",  "in6",  "in7" };
86
87 /* ??? These strings could be shared with REGISTER_NAMES.  */
88 static const char * const ia64_local_reg_names[80] =
89 { "loc0", "loc1", "loc2", "loc3", "loc4", "loc5", "loc6", "loc7",
90   "loc8", "loc9", "loc10","loc11","loc12","loc13","loc14","loc15",
91   "loc16","loc17","loc18","loc19","loc20","loc21","loc22","loc23",
92   "loc24","loc25","loc26","loc27","loc28","loc29","loc30","loc31",
93   "loc32","loc33","loc34","loc35","loc36","loc37","loc38","loc39",
94   "loc40","loc41","loc42","loc43","loc44","loc45","loc46","loc47",
95   "loc48","loc49","loc50","loc51","loc52","loc53","loc54","loc55",
96   "loc56","loc57","loc58","loc59","loc60","loc61","loc62","loc63",
97   "loc64","loc65","loc66","loc67","loc68","loc69","loc70","loc71",
98   "loc72","loc73","loc74","loc75","loc76","loc77","loc78","loc79" };
99
100 /* ??? These strings could be shared with REGISTER_NAMES.  */
101 static const char * const ia64_output_reg_names[8] =
102 { "out0", "out1", "out2", "out3", "out4", "out5", "out6", "out7" };
103
104 /* Which cpu are we scheduling for.  */
105 enum processor_type ia64_tune = PROCESSOR_ITANIUM2;
106
107 /* Determines whether we run our final scheduling pass or not.  We always
108    avoid the normal second scheduling pass.  */
109 static int ia64_flag_schedule_insns2;
110
111 /* Determines whether we run variable tracking in machine dependent
112    reorganization.  */
113 static int ia64_flag_var_tracking;
114
115 /* Variables which are this size or smaller are put in the sdata/sbss
116    sections.  */
117
118 unsigned int ia64_section_threshold;
119
120 /* The following variable is used by the DFA insn scheduler.  The value is
121    TRUE if we do insn bundling instead of insn scheduling.  */
122 int bundling_p = 0;
123
124 /* Structure to be filled in by ia64_compute_frame_size with register
125    save masks and offsets for the current function.  */
126
127 struct ia64_frame_info
128 {
129   HOST_WIDE_INT total_size;     /* size of the stack frame, not including
130                                    the caller's scratch area.  */
131   HOST_WIDE_INT spill_cfa_off;  /* top of the reg spill area from the cfa.  */
132   HOST_WIDE_INT spill_size;     /* size of the gr/br/fr spill area.  */
133   HOST_WIDE_INT extra_spill_size;  /* size of spill area for others.  */
134   HARD_REG_SET mask;            /* mask of saved registers.  */
135   unsigned int gr_used_mask;    /* mask of registers in use as gr spill
136                                    registers or long-term scratches.  */
137   int n_spilled;                /* number of spilled registers.  */
138   int reg_fp;                   /* register for fp.  */
139   int reg_save_b0;              /* save register for b0.  */
140   int reg_save_pr;              /* save register for prs.  */
141   int reg_save_ar_pfs;          /* save register for ar.pfs.  */
142   int reg_save_ar_unat;         /* save register for ar.unat.  */
143   int reg_save_ar_lc;           /* save register for ar.lc.  */
144   int reg_save_gp;              /* save register for gp.  */
145   int n_input_regs;             /* number of input registers used.  */
146   int n_local_regs;             /* number of local registers used.  */
147   int n_output_regs;            /* number of output registers used.  */
148   int n_rotate_regs;            /* number of rotating registers used.  */
149
150   char need_regstk;             /* true if a .regstk directive needed.  */
151   char initialized;             /* true if the data is finalized.  */
152 };
153
154 /* Current frame information calculated by ia64_compute_frame_size.  */
155 static struct ia64_frame_info current_frame_info;
156 \f
157 static int ia64_first_cycle_multipass_dfa_lookahead (void);
158 static void ia64_dependencies_evaluation_hook (rtx, rtx);
159 static void ia64_init_dfa_pre_cycle_insn (void);
160 static rtx ia64_dfa_pre_cycle_insn (void);
161 static int ia64_first_cycle_multipass_dfa_lookahead_guard (rtx);
162 static bool ia64_first_cycle_multipass_dfa_lookahead_guard_spec (rtx);
163 static int ia64_dfa_new_cycle (FILE *, int, rtx, int, int, int *);
164 static void ia64_h_i_d_extended (void);
165 static int ia64_mode_to_int (enum machine_mode);
166 static void ia64_set_sched_flags (spec_info_t);
167 static int ia64_speculate_insn (rtx, ds_t, rtx *);
168 static rtx ia64_gen_spec_insn (rtx, ds_t, int, bool, bool);
169 static bool ia64_needs_block_p (rtx);
170 static rtx ia64_gen_check (rtx, rtx, bool);
171 static int ia64_spec_check_p (rtx);
172 static int ia64_spec_check_src_p (rtx);
173 static rtx gen_tls_get_addr (void);
174 static rtx gen_thread_pointer (void);
175 static int find_gr_spill (int);
176 static int next_scratch_gr_reg (void);
177 static void mark_reg_gr_used_mask (rtx, void *);
178 static void ia64_compute_frame_size (HOST_WIDE_INT);
179 static void setup_spill_pointers (int, rtx, HOST_WIDE_INT);
180 static void finish_spill_pointers (void);
181 static rtx spill_restore_mem (rtx, HOST_WIDE_INT);
182 static void do_spill (rtx (*)(rtx, rtx, rtx), rtx, HOST_WIDE_INT, rtx);
183 static void do_restore (rtx (*)(rtx, rtx, rtx), rtx, HOST_WIDE_INT);
184 static rtx gen_movdi_x (rtx, rtx, rtx);
185 static rtx gen_fr_spill_x (rtx, rtx, rtx);
186 static rtx gen_fr_restore_x (rtx, rtx, rtx);
187
188 static enum machine_mode hfa_element_mode (tree, bool);
189 static void ia64_setup_incoming_varargs (CUMULATIVE_ARGS *, enum machine_mode,
190                                          tree, int *, int);
191 static int ia64_arg_partial_bytes (CUMULATIVE_ARGS *, enum machine_mode,
192                                    tree, bool);
193 static bool ia64_function_ok_for_sibcall (tree, tree);
194 static bool ia64_return_in_memory (tree, tree);
195 static bool ia64_rtx_costs (rtx, int, int, int *);
196 static void fix_range (const char *);
197 static bool ia64_handle_option (size_t, const char *, int);
198 static struct machine_function * ia64_init_machine_status (void);
199 static void emit_insn_group_barriers (FILE *);
200 static void emit_all_insn_group_barriers (FILE *);
201 static void final_emit_insn_group_barriers (FILE *);
202 static void emit_predicate_relation_info (void);
203 static void ia64_reorg (void);
204 static bool ia64_in_small_data_p (tree);
205 static void process_epilogue (FILE *, rtx, bool, bool);
206 static int process_set (FILE *, rtx, rtx, bool, bool);
207
208 static bool ia64_assemble_integer (rtx, unsigned int, int);
209 static void ia64_output_function_prologue (FILE *, HOST_WIDE_INT);
210 static void ia64_output_function_epilogue (FILE *, HOST_WIDE_INT);
211 static void ia64_output_function_end_prologue (FILE *);
212
213 static int ia64_issue_rate (void);
214 static int ia64_adjust_cost_2 (rtx, int, rtx, int);
215 static void ia64_sched_init (FILE *, int, int);
216 static void ia64_sched_init_global (FILE *, int, int);
217 static void ia64_sched_finish_global (FILE *, int);
218 static void ia64_sched_finish (FILE *, int);
219 static int ia64_dfa_sched_reorder (FILE *, int, rtx *, int *, int, int);
220 static int ia64_sched_reorder (FILE *, int, rtx *, int *, int);
221 static int ia64_sched_reorder2 (FILE *, int, rtx *, int *, int);
222 static int ia64_variable_issue (FILE *, int, rtx, int);
223
224 static struct bundle_state *get_free_bundle_state (void);
225 static void free_bundle_state (struct bundle_state *);
226 static void initiate_bundle_states (void);
227 static void finish_bundle_states (void);
228 static unsigned bundle_state_hash (const void *);
229 static int bundle_state_eq_p (const void *, const void *);
230 static int insert_bundle_state (struct bundle_state *);
231 static void initiate_bundle_state_table (void);
232 static void finish_bundle_state_table (void);
233 static int try_issue_nops (struct bundle_state *, int);
234 static int try_issue_insn (struct bundle_state *, rtx);
235 static void issue_nops_and_insn (struct bundle_state *, int, rtx, int, int);
236 static int get_max_pos (state_t);
237 static int get_template (state_t, int);
238
239 static rtx get_next_important_insn (rtx, rtx);
240 static void bundling (FILE *, int, rtx, rtx);
241
242 static void ia64_output_mi_thunk (FILE *, tree, HOST_WIDE_INT,
243                                   HOST_WIDE_INT, tree);
244 static void ia64_file_start (void);
245
246 static section *ia64_select_rtx_section (enum machine_mode, rtx,
247                                          unsigned HOST_WIDE_INT);
248 static void ia64_output_dwarf_dtprel (FILE *, int, rtx)
249      ATTRIBUTE_UNUSED;
250 static section *ia64_rwreloc_select_section (tree, int, unsigned HOST_WIDE_INT)
251      ATTRIBUTE_UNUSED;
252 static void ia64_rwreloc_unique_section (tree, int)
253      ATTRIBUTE_UNUSED;
254 static section *ia64_rwreloc_select_rtx_section (enum machine_mode, rtx,
255                                                  unsigned HOST_WIDE_INT)
256      ATTRIBUTE_UNUSED;
257 static unsigned int ia64_section_type_flags (tree, const char *, int);
258 static void ia64_hpux_add_extern_decl (tree decl)
259      ATTRIBUTE_UNUSED;
260 static void ia64_hpux_file_end (void)
261      ATTRIBUTE_UNUSED;
262 static void ia64_init_libfuncs (void)
263      ATTRIBUTE_UNUSED;
264 static void ia64_hpux_init_libfuncs (void)
265      ATTRIBUTE_UNUSED;
266 static void ia64_sysv4_init_libfuncs (void)
267      ATTRIBUTE_UNUSED;
268 static void ia64_vms_init_libfuncs (void)
269      ATTRIBUTE_UNUSED;
270
271 static tree ia64_handle_model_attribute (tree *, tree, tree, int, bool *);
272 static void ia64_encode_section_info (tree, rtx, int);
273 static rtx ia64_struct_value_rtx (tree, int);
274 static tree ia64_gimplify_va_arg (tree, tree, tree *, tree *);
275 static bool ia64_scalar_mode_supported_p (enum machine_mode mode);
276 static bool ia64_vector_mode_supported_p (enum machine_mode mode);
277 static bool ia64_cannot_force_const_mem (rtx);
278 static const char *ia64_mangle_fundamental_type (tree);
279 static const char *ia64_invalid_conversion (tree, tree);
280 static const char *ia64_invalid_unary_op (int, tree);
281 static const char *ia64_invalid_binary_op (int, tree, tree);
282 \f
283 /* Table of valid machine attributes.  */
284 static const struct attribute_spec ia64_attribute_table[] =
285 {
286   /* { name, min_len, max_len, decl_req, type_req, fn_type_req, handler } */
287   { "syscall_linkage", 0, 0, false, true,  true,  NULL },
288   { "model",           1, 1, true, false, false, ia64_handle_model_attribute },
289   { NULL,              0, 0, false, false, false, NULL }
290 };
291
292 /* Initialize the GCC target structure.  */
293 #undef TARGET_ATTRIBUTE_TABLE
294 #define TARGET_ATTRIBUTE_TABLE ia64_attribute_table
295
296 #undef TARGET_INIT_BUILTINS
297 #define TARGET_INIT_BUILTINS ia64_init_builtins
298
299 #undef TARGET_EXPAND_BUILTIN
300 #define TARGET_EXPAND_BUILTIN ia64_expand_builtin
301
302 #undef TARGET_ASM_BYTE_OP
303 #define TARGET_ASM_BYTE_OP "\tdata1\t"
304 #undef TARGET_ASM_ALIGNED_HI_OP
305 #define TARGET_ASM_ALIGNED_HI_OP "\tdata2\t"
306 #undef TARGET_ASM_ALIGNED_SI_OP
307 #define TARGET_ASM_ALIGNED_SI_OP "\tdata4\t"
308 #undef TARGET_ASM_ALIGNED_DI_OP
309 #define TARGET_ASM_ALIGNED_DI_OP "\tdata8\t"
310 #undef TARGET_ASM_UNALIGNED_HI_OP
311 #define TARGET_ASM_UNALIGNED_HI_OP "\tdata2.ua\t"
312 #undef TARGET_ASM_UNALIGNED_SI_OP
313 #define TARGET_ASM_UNALIGNED_SI_OP "\tdata4.ua\t"
314 #undef TARGET_ASM_UNALIGNED_DI_OP
315 #define TARGET_ASM_UNALIGNED_DI_OP "\tdata8.ua\t"
316 #undef TARGET_ASM_INTEGER
317 #define TARGET_ASM_INTEGER ia64_assemble_integer
318
319 #undef TARGET_ASM_FUNCTION_PROLOGUE
320 #define TARGET_ASM_FUNCTION_PROLOGUE ia64_output_function_prologue
321 #undef TARGET_ASM_FUNCTION_END_PROLOGUE
322 #define TARGET_ASM_FUNCTION_END_PROLOGUE ia64_output_function_end_prologue
323 #undef TARGET_ASM_FUNCTION_EPILOGUE
324 #define TARGET_ASM_FUNCTION_EPILOGUE ia64_output_function_epilogue
325
326 #undef TARGET_IN_SMALL_DATA_P
327 #define TARGET_IN_SMALL_DATA_P  ia64_in_small_data_p
328
329 #undef TARGET_SCHED_ADJUST_COST_2
330 #define TARGET_SCHED_ADJUST_COST_2 ia64_adjust_cost_2
331 #undef TARGET_SCHED_ISSUE_RATE
332 #define TARGET_SCHED_ISSUE_RATE ia64_issue_rate
333 #undef TARGET_SCHED_VARIABLE_ISSUE
334 #define TARGET_SCHED_VARIABLE_ISSUE ia64_variable_issue
335 #undef TARGET_SCHED_INIT
336 #define TARGET_SCHED_INIT ia64_sched_init
337 #undef TARGET_SCHED_FINISH
338 #define TARGET_SCHED_FINISH ia64_sched_finish
339 #undef TARGET_SCHED_INIT_GLOBAL
340 #define TARGET_SCHED_INIT_GLOBAL ia64_sched_init_global
341 #undef TARGET_SCHED_FINISH_GLOBAL
342 #define TARGET_SCHED_FINISH_GLOBAL ia64_sched_finish_global
343 #undef TARGET_SCHED_REORDER
344 #define TARGET_SCHED_REORDER ia64_sched_reorder
345 #undef TARGET_SCHED_REORDER2
346 #define TARGET_SCHED_REORDER2 ia64_sched_reorder2
347
348 #undef TARGET_SCHED_DEPENDENCIES_EVALUATION_HOOK
349 #define TARGET_SCHED_DEPENDENCIES_EVALUATION_HOOK ia64_dependencies_evaluation_hook
350
351 #undef TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD
352 #define TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD ia64_first_cycle_multipass_dfa_lookahead
353
354 #undef TARGET_SCHED_INIT_DFA_PRE_CYCLE_INSN
355 #define TARGET_SCHED_INIT_DFA_PRE_CYCLE_INSN ia64_init_dfa_pre_cycle_insn
356 #undef TARGET_SCHED_DFA_PRE_CYCLE_INSN
357 #define TARGET_SCHED_DFA_PRE_CYCLE_INSN ia64_dfa_pre_cycle_insn
358
359 #undef TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD_GUARD
360 #define TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD_GUARD\
361   ia64_first_cycle_multipass_dfa_lookahead_guard
362
363 #undef TARGET_SCHED_DFA_NEW_CYCLE
364 #define TARGET_SCHED_DFA_NEW_CYCLE ia64_dfa_new_cycle
365
366 #undef TARGET_SCHED_H_I_D_EXTENDED
367 #define TARGET_SCHED_H_I_D_EXTENDED ia64_h_i_d_extended
368
369 #undef TARGET_SCHED_SET_SCHED_FLAGS
370 #define TARGET_SCHED_SET_SCHED_FLAGS ia64_set_sched_flags
371
372 #undef TARGET_SCHED_SPECULATE_INSN
373 #define TARGET_SCHED_SPECULATE_INSN ia64_speculate_insn
374
375 #undef TARGET_SCHED_NEEDS_BLOCK_P
376 #define TARGET_SCHED_NEEDS_BLOCK_P ia64_needs_block_p
377
378 #undef TARGET_SCHED_GEN_CHECK
379 #define TARGET_SCHED_GEN_CHECK ia64_gen_check
380
381 #undef TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD_GUARD_SPEC
382 #define TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD_GUARD_SPEC\
383   ia64_first_cycle_multipass_dfa_lookahead_guard_spec
384
385 #undef TARGET_FUNCTION_OK_FOR_SIBCALL
386 #define TARGET_FUNCTION_OK_FOR_SIBCALL ia64_function_ok_for_sibcall
387 #undef TARGET_ARG_PARTIAL_BYTES
388 #define TARGET_ARG_PARTIAL_BYTES ia64_arg_partial_bytes
389
390 #undef TARGET_ASM_OUTPUT_MI_THUNK
391 #define TARGET_ASM_OUTPUT_MI_THUNK ia64_output_mi_thunk
392 #undef TARGET_ASM_CAN_OUTPUT_MI_THUNK
393 #define TARGET_ASM_CAN_OUTPUT_MI_THUNK hook_bool_tree_hwi_hwi_tree_true
394
395 #undef TARGET_ASM_FILE_START
396 #define TARGET_ASM_FILE_START ia64_file_start
397
398 #undef TARGET_RTX_COSTS
399 #define TARGET_RTX_COSTS ia64_rtx_costs
400 #undef TARGET_ADDRESS_COST
401 #define TARGET_ADDRESS_COST hook_int_rtx_0
402
403 #undef TARGET_MACHINE_DEPENDENT_REORG
404 #define TARGET_MACHINE_DEPENDENT_REORG ia64_reorg
405
406 #undef TARGET_ENCODE_SECTION_INFO
407 #define TARGET_ENCODE_SECTION_INFO ia64_encode_section_info
408
409 #undef  TARGET_SECTION_TYPE_FLAGS
410 #define TARGET_SECTION_TYPE_FLAGS  ia64_section_type_flags
411
412 #ifdef HAVE_AS_TLS
413 #undef TARGET_ASM_OUTPUT_DWARF_DTPREL
414 #define TARGET_ASM_OUTPUT_DWARF_DTPREL ia64_output_dwarf_dtprel
415 #endif
416
417 /* ??? ABI doesn't allow us to define this.  */
418 #if 0
419 #undef TARGET_PROMOTE_FUNCTION_ARGS
420 #define TARGET_PROMOTE_FUNCTION_ARGS hook_bool_tree_true
421 #endif
422
423 /* ??? ABI doesn't allow us to define this.  */
424 #if 0
425 #undef TARGET_PROMOTE_FUNCTION_RETURN
426 #define TARGET_PROMOTE_FUNCTION_RETURN hook_bool_tree_true
427 #endif
428
429 /* ??? Investigate.  */
430 #if 0
431 #undef TARGET_PROMOTE_PROTOTYPES
432 #define TARGET_PROMOTE_PROTOTYPES hook_bool_tree_true
433 #endif
434
435 #undef TARGET_STRUCT_VALUE_RTX
436 #define TARGET_STRUCT_VALUE_RTX ia64_struct_value_rtx
437 #undef TARGET_RETURN_IN_MEMORY
438 #define TARGET_RETURN_IN_MEMORY ia64_return_in_memory
439 #undef TARGET_SETUP_INCOMING_VARARGS
440 #define TARGET_SETUP_INCOMING_VARARGS ia64_setup_incoming_varargs
441 #undef TARGET_STRICT_ARGUMENT_NAMING
442 #define TARGET_STRICT_ARGUMENT_NAMING hook_bool_CUMULATIVE_ARGS_true
443 #undef TARGET_MUST_PASS_IN_STACK
444 #define TARGET_MUST_PASS_IN_STACK must_pass_in_stack_var_size
445
446 #undef TARGET_GIMPLIFY_VA_ARG_EXPR
447 #define TARGET_GIMPLIFY_VA_ARG_EXPR ia64_gimplify_va_arg
448
449 #undef TARGET_UNWIND_EMIT
450 #define TARGET_UNWIND_EMIT process_for_unwind_directive
451
452 #undef TARGET_SCALAR_MODE_SUPPORTED_P
453 #define TARGET_SCALAR_MODE_SUPPORTED_P ia64_scalar_mode_supported_p
454 #undef TARGET_VECTOR_MODE_SUPPORTED_P
455 #define TARGET_VECTOR_MODE_SUPPORTED_P ia64_vector_mode_supported_p
456
457 /* ia64 architecture manual 4.4.7: ... reads, writes, and flushes may occur
458    in an order different from the specified program order.  */
459 #undef TARGET_RELAXED_ORDERING
460 #define TARGET_RELAXED_ORDERING true
461
462 #undef TARGET_DEFAULT_TARGET_FLAGS
463 #define TARGET_DEFAULT_TARGET_FLAGS (TARGET_DEFAULT | TARGET_CPU_DEFAULT)
464 #undef TARGET_HANDLE_OPTION
465 #define TARGET_HANDLE_OPTION ia64_handle_option
466
467 #undef TARGET_CANNOT_FORCE_CONST_MEM
468 #define TARGET_CANNOT_FORCE_CONST_MEM ia64_cannot_force_const_mem
469
470 #undef TARGET_MANGLE_FUNDAMENTAL_TYPE
471 #define TARGET_MANGLE_FUNDAMENTAL_TYPE ia64_mangle_fundamental_type
472
473 #undef TARGET_INVALID_CONVERSION
474 #define TARGET_INVALID_CONVERSION ia64_invalid_conversion
475 #undef TARGET_INVALID_UNARY_OP
476 #define TARGET_INVALID_UNARY_OP ia64_invalid_unary_op
477 #undef TARGET_INVALID_BINARY_OP
478 #define TARGET_INVALID_BINARY_OP ia64_invalid_binary_op
479
480 struct gcc_target targetm = TARGET_INITIALIZER;
481 \f
482 typedef enum
483   {
484     ADDR_AREA_NORMAL,   /* normal address area */
485     ADDR_AREA_SMALL     /* addressable by "addl" (-2MB < addr < 2MB) */
486   }
487 ia64_addr_area;
488
489 static GTY(()) tree small_ident1;
490 static GTY(()) tree small_ident2;
491
492 static void
493 init_idents (void)
494 {
495   if (small_ident1 == 0)
496     {
497       small_ident1 = get_identifier ("small");
498       small_ident2 = get_identifier ("__small__");
499     }
500 }
501
502 /* Retrieve the address area that has been chosen for the given decl.  */
503
504 static ia64_addr_area
505 ia64_get_addr_area (tree decl)
506 {
507   tree model_attr;
508
509   model_attr = lookup_attribute ("model", DECL_ATTRIBUTES (decl));
510   if (model_attr)
511     {
512       tree id;
513
514       init_idents ();
515       id = TREE_VALUE (TREE_VALUE (model_attr));
516       if (id == small_ident1 || id == small_ident2)
517         return ADDR_AREA_SMALL;
518     }
519   return ADDR_AREA_NORMAL;
520 }
521
522 static tree
523 ia64_handle_model_attribute (tree *node, tree name, tree args,
524                              int flags ATTRIBUTE_UNUSED, bool *no_add_attrs)
525 {
526   ia64_addr_area addr_area = ADDR_AREA_NORMAL;
527   ia64_addr_area area;
528   tree arg, decl = *node;
529
530   init_idents ();
531   arg = TREE_VALUE (args);
532   if (arg == small_ident1 || arg == small_ident2)
533     {
534       addr_area = ADDR_AREA_SMALL;
535     }
536   else
537     {
538       warning (OPT_Wattributes, "invalid argument of %qs attribute",
539                IDENTIFIER_POINTER (name));
540       *no_add_attrs = true;
541     }
542
543   switch (TREE_CODE (decl))
544     {
545     case VAR_DECL:
546       if ((DECL_CONTEXT (decl) && TREE_CODE (DECL_CONTEXT (decl))
547            == FUNCTION_DECL)
548           && !TREE_STATIC (decl))
549         {
550           error ("%Jan address area attribute cannot be specified for "
551                  "local variables", decl);
552           *no_add_attrs = true;
553         }
554       area = ia64_get_addr_area (decl);
555       if (area != ADDR_AREA_NORMAL && addr_area != area)
556         {
557           error ("address area of %q+D conflicts with previous "
558                  "declaration", decl);
559           *no_add_attrs = true;
560         }
561       break;
562
563     case FUNCTION_DECL:
564       error ("%Jaddress area attribute cannot be specified for functions",
565              decl);
566       *no_add_attrs = true;
567       break;
568
569     default:
570       warning (OPT_Wattributes, "%qs attribute ignored",
571                IDENTIFIER_POINTER (name));
572       *no_add_attrs = true;
573       break;
574     }
575
576   return NULL_TREE;
577 }
578
579 static void
580 ia64_encode_addr_area (tree decl, rtx symbol)
581 {
582   int flags;
583
584   flags = SYMBOL_REF_FLAGS (symbol);
585   switch (ia64_get_addr_area (decl))
586     {
587     case ADDR_AREA_NORMAL: break;
588     case ADDR_AREA_SMALL: flags |= SYMBOL_FLAG_SMALL_ADDR; break;
589     default: gcc_unreachable ();
590     }
591   SYMBOL_REF_FLAGS (symbol) = flags;
592 }
593
594 static void
595 ia64_encode_section_info (tree decl, rtx rtl, int first)
596 {
597   default_encode_section_info (decl, rtl, first);
598
599   /* Careful not to prod global register variables.  */
600   if (TREE_CODE (decl) == VAR_DECL
601       && GET_CODE (DECL_RTL (decl)) == MEM
602       && GET_CODE (XEXP (DECL_RTL (decl), 0)) == SYMBOL_REF
603       && (TREE_STATIC (decl) || DECL_EXTERNAL (decl)))
604     ia64_encode_addr_area (decl, XEXP (rtl, 0));
605 }
606 \f
607 /* Implement CONST_OK_FOR_LETTER_P.  */
608
609 bool
610 ia64_const_ok_for_letter_p (HOST_WIDE_INT value, char c)
611 {
612   switch (c)
613     {
614     case 'I':
615       return CONST_OK_FOR_I (value);
616     case 'J':
617       return CONST_OK_FOR_J (value);
618     case 'K':
619       return CONST_OK_FOR_K (value);
620     case 'L':
621       return CONST_OK_FOR_L (value);
622     case 'M':
623       return CONST_OK_FOR_M (value);
624     case 'N':
625       return CONST_OK_FOR_N (value);
626     case 'O':
627       return CONST_OK_FOR_O (value);
628     case 'P':
629       return CONST_OK_FOR_P (value);
630     default:
631       return false;
632     }
633 }
634
635 /* Implement CONST_DOUBLE_OK_FOR_LETTER_P.  */
636
637 bool
638 ia64_const_double_ok_for_letter_p (rtx value, char c)
639 {
640   switch (c)
641     {
642     case 'G':
643       return CONST_DOUBLE_OK_FOR_G (value);
644     default:
645       return false;
646     }
647 }
648
649 /* Implement EXTRA_CONSTRAINT.  */
650
651 bool
652 ia64_extra_constraint (rtx value, char c)
653 {
654   switch (c)
655     {
656     case 'Q':
657       /* Non-volatile memory for FP_REG loads/stores.  */
658       return memory_operand(value, VOIDmode) && !MEM_VOLATILE_P (value);
659
660     case 'R':
661       /* 1..4 for shladd arguments.  */
662       return (GET_CODE (value) == CONST_INT
663               && INTVAL (value) >= 1 && INTVAL (value) <= 4);
664
665     case 'S':
666       /* Non-post-inc memory for asms and other unsavory creatures.  */
667       return (GET_CODE (value) == MEM
668               && GET_RTX_CLASS (GET_CODE (XEXP (value, 0))) != RTX_AUTOINC
669               && (reload_in_progress || memory_operand (value, VOIDmode)));
670
671     case 'T':
672       /* Symbol ref to small-address-area.  */
673       return small_addr_symbolic_operand (value, VOIDmode);
674
675     case 'U':
676       /* Vector zero.  */
677       return value == CONST0_RTX (GET_MODE (value));
678
679     case 'W':
680       /* An integer vector, such that conversion to an integer yields a
681          value appropriate for an integer 'J' constraint.  */
682       if (GET_CODE (value) == CONST_VECTOR
683           && GET_MODE_CLASS (GET_MODE (value)) == MODE_VECTOR_INT)
684         {
685           value = simplify_subreg (DImode, value, GET_MODE (value), 0);
686           return ia64_const_ok_for_letter_p (INTVAL (value), 'J');
687         }
688       return false;
689
690     case 'Y':
691       /* A V2SF vector containing elements that satisfy 'G'.  */
692       return
693         (GET_CODE (value) == CONST_VECTOR
694          && GET_MODE (value) == V2SFmode
695          && ia64_const_double_ok_for_letter_p (XVECEXP (value, 0, 0), 'G')
696          && ia64_const_double_ok_for_letter_p (XVECEXP (value, 0, 1), 'G'));
697
698     default:
699       return false;
700     }
701 }
702 \f
703 /* Return 1 if the operands of a move are ok.  */
704
705 int
706 ia64_move_ok (rtx dst, rtx src)
707 {
708   /* If we're under init_recog_no_volatile, we'll not be able to use
709      memory_operand.  So check the code directly and don't worry about
710      the validity of the underlying address, which should have been
711      checked elsewhere anyway.  */
712   if (GET_CODE (dst) != MEM)
713     return 1;
714   if (GET_CODE (src) == MEM)
715     return 0;
716   if (register_operand (src, VOIDmode))
717     return 1;
718
719   /* Otherwise, this must be a constant, and that either 0 or 0.0 or 1.0.  */
720   if (INTEGRAL_MODE_P (GET_MODE (dst)))
721     return src == const0_rtx;
722   else
723     return GET_CODE (src) == CONST_DOUBLE && CONST_DOUBLE_OK_FOR_G (src);
724 }
725
726 /* Return 1 if the operands are ok for a floating point load pair.  */
727
728 int
729 ia64_load_pair_ok (rtx dst, rtx src)
730 {
731   if (GET_CODE (dst) != REG || !FP_REGNO_P (REGNO (dst)))
732     return 0;
733   if (GET_CODE (src) != MEM || MEM_VOLATILE_P (src))
734     return 0;
735   switch (GET_CODE (XEXP (src, 0)))
736     {
737     case REG:
738     case POST_INC:
739       break;
740     case POST_DEC:
741       return 0;
742     case POST_MODIFY:
743       {
744         rtx adjust = XEXP (XEXP (XEXP (src, 0), 1), 1);
745
746         if (GET_CODE (adjust) != CONST_INT
747             || INTVAL (adjust) != GET_MODE_SIZE (GET_MODE (src)))
748           return 0;
749       }
750       break;
751     default:
752       abort ();
753     }
754   return 1;
755 }
756
757 int
758 addp4_optimize_ok (rtx op1, rtx op2)
759 {
760   return (basereg_operand (op1, GET_MODE(op1)) !=
761           basereg_operand (op2, GET_MODE(op2)));
762 }
763
764 /* Check if OP is a mask suitable for use with SHIFT in a dep.z instruction.
765    Return the length of the field, or <= 0 on failure.  */
766
767 int
768 ia64_depz_field_mask (rtx rop, rtx rshift)
769 {
770   unsigned HOST_WIDE_INT op = INTVAL (rop);
771   unsigned HOST_WIDE_INT shift = INTVAL (rshift);
772
773   /* Get rid of the zero bits we're shifting in.  */
774   op >>= shift;
775
776   /* We must now have a solid block of 1's at bit 0.  */
777   return exact_log2 (op + 1);
778 }
779
780 /* Return the TLS model to use for ADDR.  */
781
782 static enum tls_model
783 tls_symbolic_operand_type (rtx addr)
784 {
785   enum tls_model tls_kind = 0;
786
787   if (GET_CODE (addr) == CONST)
788     {
789       if (GET_CODE (XEXP (addr, 0)) == PLUS
790           && GET_CODE (XEXP (XEXP (addr, 0), 0)) == SYMBOL_REF)
791         tls_kind = SYMBOL_REF_TLS_MODEL (XEXP (XEXP (addr, 0), 0));
792     }
793   else if (GET_CODE (addr) == SYMBOL_REF)
794     tls_kind = SYMBOL_REF_TLS_MODEL (addr);
795
796   return tls_kind;
797 }
798
799 /* Return true if X is a constant that is valid for some immediate
800    field in an instruction.  */
801
802 bool
803 ia64_legitimate_constant_p (rtx x)
804 {
805   switch (GET_CODE (x))
806     {
807     case CONST_INT:
808     case LABEL_REF:
809       return true;
810
811     case CONST_DOUBLE:
812       if (GET_MODE (x) == VOIDmode)
813         return true;
814       return CONST_DOUBLE_OK_FOR_G (x);
815
816     case CONST:
817     case SYMBOL_REF:
818       /* ??? Short term workaround for PR 28490.  We must make the code here
819          match the code in ia64_expand_move and move_operand, even though they
820          are both technically wrong.  */
821       if (tls_symbolic_operand_type (x) == 0)
822         {
823           HOST_WIDE_INT addend = 0;
824           rtx op = x;
825
826           if (GET_CODE (op) == CONST
827               && GET_CODE (XEXP (op, 0)) == PLUS
828               && GET_CODE (XEXP (XEXP (op, 0), 1)) == CONST_INT)
829             {
830               addend = INTVAL (XEXP (XEXP (op, 0), 1));
831               op = XEXP (XEXP (op, 0), 0);
832             }
833
834           if (any_offset_symbol_operand (op, GET_MODE (op)))
835             return true;
836           if (aligned_offset_symbol_operand (op, GET_MODE (op)))
837             return (addend & 0x3fff) == 0;
838           return false;
839         }
840       return false;
841
842     case CONST_VECTOR:
843       {
844         enum machine_mode mode = GET_MODE (x);
845
846         if (mode == V2SFmode)
847           return ia64_extra_constraint (x, 'Y');
848
849         return (GET_MODE_CLASS (mode) == MODE_VECTOR_INT
850                 && GET_MODE_SIZE (mode) <= 8);
851       }
852
853     default:
854       return false;
855     }
856 }
857
858 /* Don't allow TLS addresses to get spilled to memory.  */
859
860 static bool
861 ia64_cannot_force_const_mem (rtx x)
862 {
863   return tls_symbolic_operand_type (x) != 0;
864 }
865
866 /* Expand a symbolic constant load.  */
867
868 bool
869 ia64_expand_load_address (rtx dest, rtx src)
870 {
871   gcc_assert (GET_CODE (dest) == REG);
872
873   /* ILP32 mode still loads 64-bits of data from the GOT.  This avoids
874      having to pointer-extend the value afterward.  Other forms of address
875      computation below are also more natural to compute as 64-bit quantities.
876      If we've been given an SImode destination register, change it.  */
877   if (GET_MODE (dest) != Pmode)
878     dest = gen_rtx_REG_offset (dest, Pmode, REGNO (dest), 0);
879
880   if (TARGET_NO_PIC)
881     return false;
882   if (small_addr_symbolic_operand (src, VOIDmode))
883     return false;
884
885   if (TARGET_AUTO_PIC)
886     emit_insn (gen_load_gprel64 (dest, src));
887   else if (GET_CODE (src) == SYMBOL_REF && SYMBOL_REF_FUNCTION_P (src))
888     emit_insn (gen_load_fptr (dest, src));
889   else if (sdata_symbolic_operand (src, VOIDmode))
890     emit_insn (gen_load_gprel (dest, src));
891   else
892     {
893       HOST_WIDE_INT addend = 0;
894       rtx tmp;
895
896       /* We did split constant offsets in ia64_expand_move, and we did try
897          to keep them split in move_operand, but we also allowed reload to
898          rematerialize arbitrary constants rather than spill the value to
899          the stack and reload it.  So we have to be prepared here to split
900          them apart again.  */
901       if (GET_CODE (src) == CONST)
902         {
903           HOST_WIDE_INT hi, lo;
904
905           hi = INTVAL (XEXP (XEXP (src, 0), 1));
906           lo = ((hi & 0x3fff) ^ 0x2000) - 0x2000;
907           hi = hi - lo;
908
909           if (lo != 0)
910             {
911               addend = lo;
912               src = plus_constant (XEXP (XEXP (src, 0), 0), hi);
913             }
914         }
915
916       tmp = gen_rtx_HIGH (Pmode, src);
917       tmp = gen_rtx_PLUS (Pmode, tmp, pic_offset_table_rtx);
918       emit_insn (gen_rtx_SET (VOIDmode, dest, tmp));
919
920       tmp = gen_rtx_LO_SUM (Pmode, dest, src);
921       emit_insn (gen_rtx_SET (VOIDmode, dest, tmp));
922
923       if (addend)
924         {
925           tmp = gen_rtx_PLUS (Pmode, dest, GEN_INT (addend));
926           emit_insn (gen_rtx_SET (VOIDmode, dest, tmp));
927         }
928     }
929
930   return true;
931 }
932
933 static GTY(()) rtx gen_tls_tga;
934 static rtx
935 gen_tls_get_addr (void)
936 {
937   if (!gen_tls_tga)
938     gen_tls_tga = init_one_libfunc ("__tls_get_addr");
939   return gen_tls_tga;
940 }
941
942 static GTY(()) rtx thread_pointer_rtx;
943 static rtx
944 gen_thread_pointer (void)
945 {
946   if (!thread_pointer_rtx)
947     thread_pointer_rtx = gen_rtx_REG (Pmode, 13);
948   return thread_pointer_rtx;
949 }
950
951 static rtx
952 ia64_expand_tls_address (enum tls_model tls_kind, rtx op0, rtx op1,
953                          rtx orig_op1, HOST_WIDE_INT addend)
954 {
955   rtx tga_op1, tga_op2, tga_ret, tga_eqv, tmp, insns;
956   rtx orig_op0 = op0;
957   HOST_WIDE_INT addend_lo, addend_hi;
958
959   switch (tls_kind)
960     {
961     case TLS_MODEL_GLOBAL_DYNAMIC:
962       start_sequence ();
963
964       tga_op1 = gen_reg_rtx (Pmode);
965       emit_insn (gen_load_dtpmod (tga_op1, op1));
966
967       tga_op2 = gen_reg_rtx (Pmode);
968       emit_insn (gen_load_dtprel (tga_op2, op1));
969
970       tga_ret = emit_library_call_value (gen_tls_get_addr (), NULL_RTX,
971                                          LCT_CONST, Pmode, 2, tga_op1,
972                                          Pmode, tga_op2, Pmode);
973
974       insns = get_insns ();
975       end_sequence ();
976
977       if (GET_MODE (op0) != Pmode)
978         op0 = tga_ret;
979       emit_libcall_block (insns, op0, tga_ret, op1);
980       break;
981
982     case TLS_MODEL_LOCAL_DYNAMIC:
983       /* ??? This isn't the completely proper way to do local-dynamic
984          If the call to __tls_get_addr is used only by a single symbol,
985          then we should (somehow) move the dtprel to the second arg
986          to avoid the extra add.  */
987       start_sequence ();
988
989       tga_op1 = gen_reg_rtx (Pmode);
990       emit_insn (gen_load_dtpmod (tga_op1, op1));
991
992       tga_op2 = const0_rtx;
993
994       tga_ret = emit_library_call_value (gen_tls_get_addr (), NULL_RTX,
995                                          LCT_CONST, Pmode, 2, tga_op1,
996                                          Pmode, tga_op2, Pmode);
997
998       insns = get_insns ();
999       end_sequence ();
1000
1001       tga_eqv = gen_rtx_UNSPEC (Pmode, gen_rtvec (1, const0_rtx),
1002                                 UNSPEC_LD_BASE);
1003       tmp = gen_reg_rtx (Pmode);
1004       emit_libcall_block (insns, tmp, tga_ret, tga_eqv);
1005
1006       if (!register_operand (op0, Pmode))
1007         op0 = gen_reg_rtx (Pmode);
1008       if (TARGET_TLS64)
1009         {
1010           emit_insn (gen_load_dtprel (op0, op1));
1011           emit_insn (gen_adddi3 (op0, tmp, op0));
1012         }
1013       else
1014         emit_insn (gen_add_dtprel (op0, op1, tmp));
1015       break;
1016
1017     case TLS_MODEL_INITIAL_EXEC:
1018       addend_lo = ((addend & 0x3fff) ^ 0x2000) - 0x2000;
1019       addend_hi = addend - addend_lo;
1020
1021       op1 = plus_constant (op1, addend_hi);
1022       addend = addend_lo;
1023
1024       tmp = gen_reg_rtx (Pmode);
1025       emit_insn (gen_load_tprel (tmp, op1));
1026
1027       if (!register_operand (op0, Pmode))
1028         op0 = gen_reg_rtx (Pmode);
1029       emit_insn (gen_adddi3 (op0, tmp, gen_thread_pointer ()));
1030       break;
1031
1032     case TLS_MODEL_LOCAL_EXEC:
1033       if (!register_operand (op0, Pmode))
1034         op0 = gen_reg_rtx (Pmode);
1035
1036       op1 = orig_op1;
1037       addend = 0;
1038       if (TARGET_TLS64)
1039         {
1040           emit_insn (gen_load_tprel (op0, op1));
1041           emit_insn (gen_adddi3 (op0, op0, gen_thread_pointer ()));
1042         }
1043       else
1044         emit_insn (gen_add_tprel (op0, op1, gen_thread_pointer ()));
1045       break;
1046
1047     default:
1048       gcc_unreachable ();
1049     }
1050
1051   if (addend)
1052     op0 = expand_simple_binop (Pmode, PLUS, op0, GEN_INT (addend),
1053                                orig_op0, 1, OPTAB_DIRECT);
1054   if (orig_op0 == op0)
1055     return NULL_RTX;
1056   if (GET_MODE (orig_op0) == Pmode)
1057     return op0;
1058   return gen_lowpart (GET_MODE (orig_op0), op0);
1059 }
1060
1061 rtx
1062 ia64_expand_move (rtx op0, rtx op1)
1063 {
1064   enum machine_mode mode = GET_MODE (op0);
1065
1066   if (!reload_in_progress && !reload_completed && !ia64_move_ok (op0, op1))
1067     op1 = force_reg (mode, op1);
1068
1069   if ((mode == Pmode || mode == ptr_mode) && symbolic_operand (op1, VOIDmode))
1070     {
1071       HOST_WIDE_INT addend = 0;
1072       enum tls_model tls_kind;
1073       rtx sym = op1;
1074
1075       if (GET_CODE (op1) == CONST
1076           && GET_CODE (XEXP (op1, 0)) == PLUS
1077           && GET_CODE (XEXP (XEXP (op1, 0), 1)) == CONST_INT)
1078         {
1079           addend = INTVAL (XEXP (XEXP (op1, 0), 1));
1080           sym = XEXP (XEXP (op1, 0), 0);
1081         }
1082
1083       tls_kind = tls_symbolic_operand_type (sym);
1084       if (tls_kind)
1085         return ia64_expand_tls_address (tls_kind, op0, sym, op1, addend);
1086
1087       if (any_offset_symbol_operand (sym, mode))
1088         addend = 0;
1089       else if (aligned_offset_symbol_operand (sym, mode))
1090         {
1091           HOST_WIDE_INT addend_lo, addend_hi;
1092               
1093           addend_lo = ((addend & 0x3fff) ^ 0x2000) - 0x2000;
1094           addend_hi = addend - addend_lo;
1095
1096           if (addend_lo != 0)
1097             {
1098               op1 = plus_constant (sym, addend_hi);
1099               addend = addend_lo;
1100             }
1101           else
1102             addend = 0;
1103         }
1104       else
1105         op1 = sym;
1106
1107       if (reload_completed)
1108         {
1109           /* We really should have taken care of this offset earlier.  */
1110           gcc_assert (addend == 0);
1111           if (ia64_expand_load_address (op0, op1))
1112             return NULL_RTX;
1113         }
1114
1115       if (addend)
1116         {
1117           rtx subtarget = no_new_pseudos ? op0 : gen_reg_rtx (mode);
1118
1119           emit_insn (gen_rtx_SET (VOIDmode, subtarget, op1));
1120
1121           op1 = expand_simple_binop (mode, PLUS, subtarget,
1122                                      GEN_INT (addend), op0, 1, OPTAB_DIRECT);
1123           if (op0 == op1)
1124             return NULL_RTX;
1125         }
1126     }
1127
1128   return op1;
1129 }
1130
1131 /* Split a move from OP1 to OP0 conditional on COND.  */
1132
1133 void
1134 ia64_emit_cond_move (rtx op0, rtx op1, rtx cond)
1135 {
1136   rtx insn, first = get_last_insn ();
1137
1138   emit_move_insn (op0, op1);
1139
1140   for (insn = get_last_insn (); insn != first; insn = PREV_INSN (insn))
1141     if (INSN_P (insn))
1142       PATTERN (insn) = gen_rtx_COND_EXEC (VOIDmode, copy_rtx (cond),
1143                                           PATTERN (insn));
1144 }
1145
1146 /* Split a post-reload TImode or TFmode reference into two DImode
1147    components.  This is made extra difficult by the fact that we do
1148    not get any scratch registers to work with, because reload cannot
1149    be prevented from giving us a scratch that overlaps the register
1150    pair involved.  So instead, when addressing memory, we tweak the
1151    pointer register up and back down with POST_INCs.  Or up and not
1152    back down when we can get away with it.
1153
1154    REVERSED is true when the loads must be done in reversed order
1155    (high word first) for correctness.  DEAD is true when the pointer
1156    dies with the second insn we generate and therefore the second
1157    address must not carry a postmodify.
1158
1159    May return an insn which is to be emitted after the moves.  */
1160
1161 static rtx
1162 ia64_split_tmode (rtx out[2], rtx in, bool reversed, bool dead)
1163 {
1164   rtx fixup = 0;
1165
1166   switch (GET_CODE (in))
1167     {
1168     case REG:
1169       out[reversed] = gen_rtx_REG (DImode, REGNO (in));
1170       out[!reversed] = gen_rtx_REG (DImode, REGNO (in) + 1);
1171       break;
1172
1173     case CONST_INT:
1174     case CONST_DOUBLE:
1175       /* Cannot occur reversed.  */
1176       gcc_assert (!reversed);
1177       
1178       if (GET_MODE (in) != TFmode)
1179         split_double (in, &out[0], &out[1]);
1180       else
1181         /* split_double does not understand how to split a TFmode
1182            quantity into a pair of DImode constants.  */
1183         {
1184           REAL_VALUE_TYPE r;
1185           unsigned HOST_WIDE_INT p[2];
1186           long l[4];  /* TFmode is 128 bits */
1187
1188           REAL_VALUE_FROM_CONST_DOUBLE (r, in);
1189           real_to_target (l, &r, TFmode);
1190
1191           if (FLOAT_WORDS_BIG_ENDIAN)
1192             {
1193               p[0] = (((unsigned HOST_WIDE_INT) l[0]) << 32) + l[1];
1194               p[1] = (((unsigned HOST_WIDE_INT) l[2]) << 32) + l[3];
1195             }
1196           else
1197             {
1198               p[0] = (((unsigned HOST_WIDE_INT) l[3]) << 32) + l[2];
1199               p[1] = (((unsigned HOST_WIDE_INT) l[1]) << 32) + l[0];
1200             }
1201           out[0] = GEN_INT (p[0]);
1202           out[1] = GEN_INT (p[1]);
1203         }
1204       break;
1205
1206     case MEM:
1207       {
1208         rtx base = XEXP (in, 0);
1209         rtx offset;
1210
1211         switch (GET_CODE (base))
1212           {
1213           case REG:
1214             if (!reversed)
1215               {
1216                 out[0] = adjust_automodify_address
1217                   (in, DImode, gen_rtx_POST_INC (Pmode, base), 0);
1218                 out[1] = adjust_automodify_address
1219                   (in, DImode, dead ? 0 : gen_rtx_POST_DEC (Pmode, base), 8);
1220               }
1221             else
1222               {
1223                 /* Reversal requires a pre-increment, which can only
1224                    be done as a separate insn.  */
1225                 emit_insn (gen_adddi3 (base, base, GEN_INT (8)));
1226                 out[0] = adjust_automodify_address
1227                   (in, DImode, gen_rtx_POST_DEC (Pmode, base), 8);
1228                 out[1] = adjust_address (in, DImode, 0);
1229               }
1230             break;
1231
1232           case POST_INC:
1233             gcc_assert (!reversed && !dead);
1234             
1235             /* Just do the increment in two steps.  */
1236             out[0] = adjust_automodify_address (in, DImode, 0, 0);
1237             out[1] = adjust_automodify_address (in, DImode, 0, 8);
1238             break;
1239
1240           case POST_DEC:
1241             gcc_assert (!reversed && !dead);
1242             
1243             /* Add 8, subtract 24.  */
1244             base = XEXP (base, 0);
1245             out[0] = adjust_automodify_address
1246               (in, DImode, gen_rtx_POST_INC (Pmode, base), 0);
1247             out[1] = adjust_automodify_address
1248               (in, DImode,
1249                gen_rtx_POST_MODIFY (Pmode, base, plus_constant (base, -24)),
1250                8);
1251             break;
1252
1253           case POST_MODIFY:
1254             gcc_assert (!reversed && !dead);
1255
1256             /* Extract and adjust the modification.  This case is
1257                trickier than the others, because we might have an
1258                index register, or we might have a combined offset that
1259                doesn't fit a signed 9-bit displacement field.  We can
1260                assume the incoming expression is already legitimate.  */
1261             offset = XEXP (base, 1);
1262             base = XEXP (base, 0);
1263
1264             out[0] = adjust_automodify_address
1265               (in, DImode, gen_rtx_POST_INC (Pmode, base), 0);
1266
1267             if (GET_CODE (XEXP (offset, 1)) == REG)
1268               {
1269                 /* Can't adjust the postmodify to match.  Emit the
1270                    original, then a separate addition insn.  */
1271                 out[1] = adjust_automodify_address (in, DImode, 0, 8);
1272                 fixup = gen_adddi3 (base, base, GEN_INT (-8));
1273               }
1274             else
1275               {
1276                 gcc_assert (GET_CODE (XEXP (offset, 1)) == CONST_INT);
1277                 if (INTVAL (XEXP (offset, 1)) < -256 + 8)
1278                   {
1279                     /* Again the postmodify cannot be made to match,
1280                        but in this case it's more efficient to get rid
1281                        of the postmodify entirely and fix up with an
1282                        add insn.  */
1283                     out[1] = adjust_automodify_address (in, DImode, base, 8);
1284                     fixup = gen_adddi3
1285                       (base, base, GEN_INT (INTVAL (XEXP (offset, 1)) - 8));
1286                   }
1287                 else
1288                   {
1289                     /* Combined offset still fits in the displacement field.
1290                        (We cannot overflow it at the high end.)  */
1291                     out[1] = adjust_automodify_address
1292                       (in, DImode, gen_rtx_POST_MODIFY
1293                        (Pmode, base, gen_rtx_PLUS
1294                         (Pmode, base,
1295                          GEN_INT (INTVAL (XEXP (offset, 1)) - 8))),
1296                        8);
1297                   }
1298               }
1299             break;
1300
1301           default:
1302             gcc_unreachable ();
1303           }
1304         break;
1305       }
1306
1307     default:
1308       gcc_unreachable ();
1309     }
1310
1311   return fixup;
1312 }
1313
1314 /* Split a TImode or TFmode move instruction after reload.
1315    This is used by *movtf_internal and *movti_internal.  */
1316 void
1317 ia64_split_tmode_move (rtx operands[])
1318 {
1319   rtx in[2], out[2], insn;
1320   rtx fixup[2];
1321   bool dead = false;
1322   bool reversed = false;
1323
1324   /* It is possible for reload to decide to overwrite a pointer with
1325      the value it points to.  In that case we have to do the loads in
1326      the appropriate order so that the pointer is not destroyed too
1327      early.  Also we must not generate a postmodify for that second
1328      load, or rws_access_regno will die.  */
1329   if (GET_CODE (operands[1]) == MEM
1330       && reg_overlap_mentioned_p (operands[0], operands[1]))
1331     {
1332       rtx base = XEXP (operands[1], 0);
1333       while (GET_CODE (base) != REG)
1334         base = XEXP (base, 0);
1335
1336       if (REGNO (base) == REGNO (operands[0]))
1337         reversed = true;
1338       dead = true;
1339     }
1340   /* Another reason to do the moves in reversed order is if the first
1341      element of the target register pair is also the second element of
1342      the source register pair.  */
1343   if (GET_CODE (operands[0]) == REG && GET_CODE (operands[1]) == REG
1344       && REGNO (operands[0]) == REGNO (operands[1]) + 1)
1345     reversed = true;
1346
1347   fixup[0] = ia64_split_tmode (in, operands[1], reversed, dead);
1348   fixup[1] = ia64_split_tmode (out, operands[0], reversed, dead);
1349
1350 #define MAYBE_ADD_REG_INC_NOTE(INSN, EXP)                               \
1351   if (GET_CODE (EXP) == MEM                                             \
1352       && (GET_CODE (XEXP (EXP, 0)) == POST_MODIFY                       \
1353           || GET_CODE (XEXP (EXP, 0)) == POST_INC                       \
1354           || GET_CODE (XEXP (EXP, 0)) == POST_DEC))                     \
1355     REG_NOTES (INSN) = gen_rtx_EXPR_LIST (REG_INC,                      \
1356                                           XEXP (XEXP (EXP, 0), 0),      \
1357                                           REG_NOTES (INSN))
1358
1359   insn = emit_insn (gen_rtx_SET (VOIDmode, out[0], in[0]));
1360   MAYBE_ADD_REG_INC_NOTE (insn, in[0]);
1361   MAYBE_ADD_REG_INC_NOTE (insn, out[0]);
1362
1363   insn = emit_insn (gen_rtx_SET (VOIDmode, out[1], in[1]));
1364   MAYBE_ADD_REG_INC_NOTE (insn, in[1]);
1365   MAYBE_ADD_REG_INC_NOTE (insn, out[1]);
1366
1367   if (fixup[0])
1368     emit_insn (fixup[0]);
1369   if (fixup[1])
1370     emit_insn (fixup[1]);
1371
1372 #undef MAYBE_ADD_REG_INC_NOTE
1373 }
1374
1375 /* ??? Fixing GR->FR XFmode moves during reload is hard.  You need to go
1376    through memory plus an extra GR scratch register.  Except that you can
1377    either get the first from SECONDARY_MEMORY_NEEDED or the second from
1378    SECONDARY_RELOAD_CLASS, but not both.
1379
1380    We got into problems in the first place by allowing a construct like
1381    (subreg:XF (reg:TI)), which we got from a union containing a long double.
1382    This solution attempts to prevent this situation from occurring.  When
1383    we see something like the above, we spill the inner register to memory.  */
1384
1385 static rtx
1386 spill_xfmode_rfmode_operand (rtx in, int force, enum machine_mode mode)
1387 {
1388   if (GET_CODE (in) == SUBREG
1389       && GET_MODE (SUBREG_REG (in)) == TImode
1390       && GET_CODE (SUBREG_REG (in)) == REG)
1391     {
1392       rtx memt = assign_stack_temp (TImode, 16, 0);
1393       emit_move_insn (memt, SUBREG_REG (in));
1394       return adjust_address (memt, mode, 0);
1395     }
1396   else if (force && GET_CODE (in) == REG)
1397     {
1398       rtx memx = assign_stack_temp (mode, 16, 0);
1399       emit_move_insn (memx, in);
1400       return memx;
1401     }
1402   else
1403     return in;
1404 }
1405
1406 /* Expand the movxf or movrf pattern (MODE says which) with the given
1407    OPERANDS, returning true if the pattern should then invoke
1408    DONE.  */
1409
1410 bool
1411 ia64_expand_movxf_movrf (enum machine_mode mode, rtx operands[])
1412 {
1413   rtx op0 = operands[0];
1414
1415   if (GET_CODE (op0) == SUBREG)
1416     op0 = SUBREG_REG (op0);
1417
1418   /* We must support XFmode loads into general registers for stdarg/vararg,
1419      unprototyped calls, and a rare case where a long double is passed as
1420      an argument after a float HFA fills the FP registers.  We split them into
1421      DImode loads for convenience.  We also need to support XFmode stores
1422      for the last case.  This case does not happen for stdarg/vararg routines,
1423      because we do a block store to memory of unnamed arguments.  */
1424
1425   if (GET_CODE (op0) == REG && GR_REGNO_P (REGNO (op0)))
1426     {
1427       rtx out[2];
1428
1429       /* We're hoping to transform everything that deals with XFmode
1430          quantities and GR registers early in the compiler.  */
1431       gcc_assert (!no_new_pseudos);
1432
1433       /* Struct to register can just use TImode instead.  */
1434       if ((GET_CODE (operands[1]) == SUBREG
1435            && GET_MODE (SUBREG_REG (operands[1])) == TImode)
1436           || (GET_CODE (operands[1]) == REG
1437               && GR_REGNO_P (REGNO (operands[1]))))
1438         {
1439           rtx op1 = operands[1];
1440
1441           if (GET_CODE (op1) == SUBREG)
1442             op1 = SUBREG_REG (op1);
1443           else
1444             op1 = gen_rtx_REG (TImode, REGNO (op1));
1445
1446           emit_move_insn (gen_rtx_REG (TImode, REGNO (op0)), op1);
1447           return true;
1448         }
1449
1450       if (GET_CODE (operands[1]) == CONST_DOUBLE)
1451         {
1452           /* Don't word-swap when reading in the constant.  */
1453           emit_move_insn (gen_rtx_REG (DImode, REGNO (op0)),
1454                           operand_subword (operands[1], WORDS_BIG_ENDIAN,
1455                                            0, mode));
1456           emit_move_insn (gen_rtx_REG (DImode, REGNO (op0) + 1),
1457                           operand_subword (operands[1], !WORDS_BIG_ENDIAN,
1458                                            0, mode));
1459           return true;
1460         }
1461
1462       /* If the quantity is in a register not known to be GR, spill it.  */
1463       if (register_operand (operands[1], mode))
1464         operands[1] = spill_xfmode_rfmode_operand (operands[1], 1, mode);
1465
1466       gcc_assert (GET_CODE (operands[1]) == MEM);
1467
1468       /* Don't word-swap when reading in the value.  */
1469       out[0] = gen_rtx_REG (DImode, REGNO (op0));
1470       out[1] = gen_rtx_REG (DImode, REGNO (op0) + 1);
1471
1472       emit_move_insn (out[0], adjust_address (operands[1], DImode, 0));
1473       emit_move_insn (out[1], adjust_address (operands[1], DImode, 8));
1474       return true;
1475     }
1476
1477   if (GET_CODE (operands[1]) == REG && GR_REGNO_P (REGNO (operands[1])))
1478     {
1479       /* We're hoping to transform everything that deals with XFmode
1480          quantities and GR registers early in the compiler.  */
1481       gcc_assert (!no_new_pseudos);
1482
1483       /* Op0 can't be a GR_REG here, as that case is handled above.
1484          If op0 is a register, then we spill op1, so that we now have a
1485          MEM operand.  This requires creating an XFmode subreg of a TImode reg
1486          to force the spill.  */
1487       if (register_operand (operands[0], mode))
1488         {
1489           rtx op1 = gen_rtx_REG (TImode, REGNO (operands[1]));
1490           op1 = gen_rtx_SUBREG (mode, op1, 0);
1491           operands[1] = spill_xfmode_rfmode_operand (op1, 0, mode);
1492         }
1493
1494       else
1495         {
1496           rtx in[2];
1497
1498           gcc_assert (GET_CODE (operands[0]) == MEM);
1499
1500           /* Don't word-swap when writing out the value.  */
1501           in[0] = gen_rtx_REG (DImode, REGNO (operands[1]));
1502           in[1] = gen_rtx_REG (DImode, REGNO (operands[1]) + 1);
1503
1504           emit_move_insn (adjust_address (operands[0], DImode, 0), in[0]);
1505           emit_move_insn (adjust_address (operands[0], DImode, 8), in[1]);
1506           return true;
1507         }
1508     }
1509
1510   if (!reload_in_progress && !reload_completed)
1511     {
1512       operands[1] = spill_xfmode_rfmode_operand (operands[1], 0, mode);
1513
1514       if (GET_MODE (op0) == TImode && GET_CODE (op0) == REG)
1515         {
1516           rtx memt, memx, in = operands[1];
1517           if (CONSTANT_P (in))
1518             in = validize_mem (force_const_mem (mode, in));
1519           if (GET_CODE (in) == MEM)
1520             memt = adjust_address (in, TImode, 0);
1521           else
1522             {
1523               memt = assign_stack_temp (TImode, 16, 0);
1524               memx = adjust_address (memt, mode, 0);
1525               emit_move_insn (memx, in);
1526             }
1527           emit_move_insn (op0, memt);
1528           return true;
1529         }
1530
1531       if (!ia64_move_ok (operands[0], operands[1]))
1532         operands[1] = force_reg (mode, operands[1]);
1533     }
1534
1535   return false;
1536 }
1537
1538 /* Emit comparison instruction if necessary, returning the expression
1539    that holds the compare result in the proper mode.  */
1540
1541 static GTY(()) rtx cmptf_libfunc;
1542
1543 rtx
1544 ia64_expand_compare (enum rtx_code code, enum machine_mode mode)
1545 {
1546   rtx op0 = ia64_compare_op0, op1 = ia64_compare_op1;
1547   rtx cmp;
1548
1549   /* If we have a BImode input, then we already have a compare result, and
1550      do not need to emit another comparison.  */
1551   if (GET_MODE (op0) == BImode)
1552     {
1553       gcc_assert ((code == NE || code == EQ) && op1 == const0_rtx);
1554       cmp = op0;
1555     }
1556   /* HPUX TFmode compare requires a library call to _U_Qfcmp, which takes a
1557      magic number as its third argument, that indicates what to do.
1558      The return value is an integer to be compared against zero.  */
1559   else if (GET_MODE (op0) == TFmode)
1560     {
1561       enum qfcmp_magic {
1562         QCMP_INV = 1,   /* Raise FP_INVALID on SNaN as a side effect.  */
1563         QCMP_UNORD = 2,
1564         QCMP_EQ = 4,
1565         QCMP_LT = 8,
1566         QCMP_GT = 16
1567       } magic;
1568       enum rtx_code ncode;
1569       rtx ret, insns;
1570       
1571       gcc_assert (cmptf_libfunc && GET_MODE (op1) == TFmode);
1572       switch (code)
1573         {
1574           /* 1 = equal, 0 = not equal.  Equality operators do
1575              not raise FP_INVALID when given an SNaN operand.  */
1576         case EQ:        magic = QCMP_EQ;                  ncode = NE; break;
1577         case NE:        magic = QCMP_EQ;                  ncode = EQ; break;
1578           /* isunordered() from C99.  */
1579         case UNORDERED: magic = QCMP_UNORD;               ncode = NE; break;
1580         case ORDERED:   magic = QCMP_UNORD;               ncode = EQ; break;
1581           /* Relational operators raise FP_INVALID when given
1582              an SNaN operand.  */
1583         case LT:        magic = QCMP_LT        |QCMP_INV; ncode = NE; break;
1584         case LE:        magic = QCMP_LT|QCMP_EQ|QCMP_INV; ncode = NE; break;
1585         case GT:        magic = QCMP_GT        |QCMP_INV; ncode = NE; break;
1586         case GE:        magic = QCMP_GT|QCMP_EQ|QCMP_INV; ncode = NE; break;
1587           /* FUTURE: Implement UNEQ, UNLT, UNLE, UNGT, UNGE, LTGT.
1588              Expanders for buneq etc. weuld have to be added to ia64.md
1589              for this to be useful.  */
1590         default: gcc_unreachable ();
1591         }
1592
1593       start_sequence ();
1594
1595       ret = emit_library_call_value (cmptf_libfunc, 0, LCT_CONST, DImode, 3,
1596                                      op0, TFmode, op1, TFmode,
1597                                      GEN_INT (magic), DImode);
1598       cmp = gen_reg_rtx (BImode);
1599       emit_insn (gen_rtx_SET (VOIDmode, cmp,
1600                               gen_rtx_fmt_ee (ncode, BImode,
1601                                               ret, const0_rtx)));
1602
1603       insns = get_insns ();
1604       end_sequence ();
1605
1606       emit_libcall_block (insns, cmp, cmp,
1607                           gen_rtx_fmt_ee (code, BImode, op0, op1));
1608       code = NE;
1609     }
1610   else
1611     {
1612       cmp = gen_reg_rtx (BImode);
1613       emit_insn (gen_rtx_SET (VOIDmode, cmp,
1614                               gen_rtx_fmt_ee (code, BImode, op0, op1)));
1615       code = NE;
1616     }
1617
1618   return gen_rtx_fmt_ee (code, mode, cmp, const0_rtx);
1619 }
1620
1621 /* Generate an integral vector comparison.  Return true if the condition has
1622    been reversed, and so the sense of the comparison should be inverted.  */
1623
1624 static bool
1625 ia64_expand_vecint_compare (enum rtx_code code, enum machine_mode mode,
1626                             rtx dest, rtx op0, rtx op1)
1627 {
1628   bool negate = false;
1629   rtx x;
1630
1631   /* Canonicalize the comparison to EQ, GT, GTU.  */
1632   switch (code)
1633     {
1634     case EQ:
1635     case GT:
1636     case GTU:
1637       break;
1638
1639     case NE:
1640     case LE:
1641     case LEU:
1642       code = reverse_condition (code);
1643       negate = true;
1644       break;
1645
1646     case GE:
1647     case GEU:
1648       code = reverse_condition (code);
1649       negate = true;
1650       /* FALLTHRU */
1651
1652     case LT:
1653     case LTU:
1654       code = swap_condition (code);
1655       x = op0, op0 = op1, op1 = x;
1656       break;
1657
1658     default:
1659       gcc_unreachable ();
1660     }
1661
1662   /* Unsigned parallel compare is not supported by the hardware.  Play some
1663      tricks to turn this into a signed comparison against 0.  */
1664   if (code == GTU)
1665     {
1666       switch (mode)
1667         {
1668         case V2SImode:
1669           {
1670             rtx t1, t2, mask;
1671
1672             /* Perform a parallel modulo subtraction.  */
1673             t1 = gen_reg_rtx (V2SImode);
1674             emit_insn (gen_subv2si3 (t1, op0, op1));
1675
1676             /* Extract the original sign bit of op0.  */
1677             mask = GEN_INT (-0x80000000);
1678             mask = gen_rtx_CONST_VECTOR (V2SImode, gen_rtvec (2, mask, mask));
1679             mask = force_reg (V2SImode, mask);
1680             t2 = gen_reg_rtx (V2SImode);
1681             emit_insn (gen_andv2si3 (t2, op0, mask));
1682
1683             /* XOR it back into the result of the subtraction.  This results
1684                in the sign bit set iff we saw unsigned underflow.  */
1685             x = gen_reg_rtx (V2SImode);
1686             emit_insn (gen_xorv2si3 (x, t1, t2));
1687
1688             code = GT;
1689             op0 = x;
1690             op1 = CONST0_RTX (mode);
1691           }
1692           break;
1693
1694         case V8QImode:
1695         case V4HImode:
1696           /* Perform a parallel unsigned saturating subtraction.  */
1697           x = gen_reg_rtx (mode);
1698           emit_insn (gen_rtx_SET (VOIDmode, x,
1699                                   gen_rtx_US_MINUS (mode, op0, op1)));
1700
1701           code = EQ;
1702           op0 = x;
1703           op1 = CONST0_RTX (mode);
1704           negate = !negate;
1705           break;
1706
1707         default:
1708           gcc_unreachable ();
1709         }
1710     }
1711
1712   x = gen_rtx_fmt_ee (code, mode, op0, op1);
1713   emit_insn (gen_rtx_SET (VOIDmode, dest, x));
1714
1715   return negate;
1716 }
1717
1718 /* Emit an integral vector conditional move.  */
1719
1720 void
1721 ia64_expand_vecint_cmov (rtx operands[])
1722 {
1723   enum machine_mode mode = GET_MODE (operands[0]);
1724   enum rtx_code code = GET_CODE (operands[3]);
1725   bool negate;
1726   rtx cmp, x, ot, of;
1727
1728   cmp = gen_reg_rtx (mode);
1729   negate = ia64_expand_vecint_compare (code, mode, cmp,
1730                                        operands[4], operands[5]);
1731
1732   ot = operands[1+negate];
1733   of = operands[2-negate];
1734
1735   if (ot == CONST0_RTX (mode))
1736     {
1737       if (of == CONST0_RTX (mode))
1738         {
1739           emit_move_insn (operands[0], ot);
1740           return;
1741         }
1742
1743       x = gen_rtx_NOT (mode, cmp);
1744       x = gen_rtx_AND (mode, x, of);
1745       emit_insn (gen_rtx_SET (VOIDmode, operands[0], x));
1746     }
1747   else if (of == CONST0_RTX (mode))
1748     {
1749       x = gen_rtx_AND (mode, cmp, ot);
1750       emit_insn (gen_rtx_SET (VOIDmode, operands[0], x));
1751     }
1752   else
1753     {
1754       rtx t, f;
1755
1756       t = gen_reg_rtx (mode);
1757       x = gen_rtx_AND (mode, cmp, operands[1+negate]);
1758       emit_insn (gen_rtx_SET (VOIDmode, t, x));
1759
1760       f = gen_reg_rtx (mode);
1761       x = gen_rtx_NOT (mode, cmp);
1762       x = gen_rtx_AND (mode, x, operands[2-negate]);
1763       emit_insn (gen_rtx_SET (VOIDmode, f, x));
1764
1765       x = gen_rtx_IOR (mode, t, f);
1766       emit_insn (gen_rtx_SET (VOIDmode, operands[0], x));
1767     }
1768 }
1769
1770 /* Emit an integral vector min or max operation.  Return true if all done.  */
1771
1772 bool
1773 ia64_expand_vecint_minmax (enum rtx_code code, enum machine_mode mode,
1774                            rtx operands[])
1775 {
1776   rtx xops[6];
1777
1778   /* These four combinations are supported directly.  */
1779   if (mode == V8QImode && (code == UMIN || code == UMAX))
1780     return false;
1781   if (mode == V4HImode && (code == SMIN || code == SMAX))
1782     return false;
1783
1784   /* This combination can be implemented with only saturating subtraction.  */
1785   if (mode == V4HImode && code == UMAX)
1786     {
1787       rtx x, tmp = gen_reg_rtx (mode);
1788
1789       x = gen_rtx_US_MINUS (mode, operands[1], operands[2]);
1790       emit_insn (gen_rtx_SET (VOIDmode, tmp, x));
1791
1792       emit_insn (gen_addv4hi3 (operands[0], tmp, operands[2]));
1793       return true;
1794     }
1795
1796   /* Everything else implemented via vector comparisons.  */
1797   xops[0] = operands[0];
1798   xops[4] = xops[1] = operands[1];
1799   xops[5] = xops[2] = operands[2];
1800
1801   switch (code)
1802     {
1803     case UMIN:
1804       code = LTU;
1805       break;
1806     case UMAX:
1807       code = GTU;
1808       break;
1809     case SMIN:
1810       code = LT;
1811       break;
1812     case SMAX:
1813       code = GT;
1814       break;
1815     default:
1816       gcc_unreachable ();
1817     }
1818   xops[3] = gen_rtx_fmt_ee (code, VOIDmode, operands[1], operands[2]);
1819
1820   ia64_expand_vecint_cmov (xops);
1821   return true;
1822 }
1823
1824 /* Emit an integral vector widening sum operations.  */
1825
1826 void
1827 ia64_expand_widen_sum (rtx operands[3], bool unsignedp)
1828 {
1829   rtx l, h, x, s;
1830   enum machine_mode wmode, mode;
1831   rtx (*unpack_l) (rtx, rtx, rtx);
1832   rtx (*unpack_h) (rtx, rtx, rtx);
1833   rtx (*plus) (rtx, rtx, rtx);
1834
1835   wmode = GET_MODE (operands[0]);
1836   mode = GET_MODE (operands[1]);
1837
1838   switch (mode)
1839     {
1840     case V8QImode:
1841       unpack_l = gen_unpack1_l;
1842       unpack_h = gen_unpack1_h;
1843       plus = gen_addv4hi3;
1844       break;
1845     case V4HImode:
1846       unpack_l = gen_unpack2_l;
1847       unpack_h = gen_unpack2_h;
1848       plus = gen_addv2si3;
1849       break;
1850     default:
1851       gcc_unreachable ();
1852     }
1853
1854   /* Fill in x with the sign extension of each element in op1.  */
1855   if (unsignedp)
1856     x = CONST0_RTX (mode);
1857   else
1858     {
1859       bool neg;
1860
1861       x = gen_reg_rtx (mode);
1862
1863       neg = ia64_expand_vecint_compare (LT, mode, x, operands[1],
1864                                         CONST0_RTX (mode));
1865       gcc_assert (!neg);
1866     }
1867
1868   l = gen_reg_rtx (wmode);
1869   h = gen_reg_rtx (wmode);
1870   s = gen_reg_rtx (wmode);
1871
1872   emit_insn (unpack_l (gen_lowpart (mode, l), operands[1], x));
1873   emit_insn (unpack_h (gen_lowpart (mode, h), operands[1], x));
1874   emit_insn (plus (s, l, operands[2]));
1875   emit_insn (plus (operands[0], h, s));
1876 }
1877
1878 /* Emit a signed or unsigned V8QI dot product operation.  */
1879
1880 void
1881 ia64_expand_dot_prod_v8qi (rtx operands[4], bool unsignedp)
1882 {
1883   rtx l1, l2, h1, h2, x1, x2, p1, p2, p3, p4, s1, s2, s3;
1884
1885   /* Fill in x1 and x2 with the sign extension of each element.  */
1886   if (unsignedp)
1887     x1 = x2 = CONST0_RTX (V8QImode);
1888   else
1889     {
1890       bool neg;
1891
1892       x1 = gen_reg_rtx (V8QImode);
1893       x2 = gen_reg_rtx (V8QImode);
1894
1895       neg = ia64_expand_vecint_compare (LT, V8QImode, x1, operands[1],
1896                                         CONST0_RTX (V8QImode));
1897       gcc_assert (!neg);
1898       neg = ia64_expand_vecint_compare (LT, V8QImode, x2, operands[2],
1899                                         CONST0_RTX (V8QImode));
1900       gcc_assert (!neg);
1901     }
1902
1903   l1 = gen_reg_rtx (V4HImode);
1904   l2 = gen_reg_rtx (V4HImode);
1905   h1 = gen_reg_rtx (V4HImode);
1906   h2 = gen_reg_rtx (V4HImode);
1907
1908   emit_insn (gen_unpack1_l (gen_lowpart (V8QImode, l1), operands[1], x1));
1909   emit_insn (gen_unpack1_l (gen_lowpart (V8QImode, l2), operands[2], x2));
1910   emit_insn (gen_unpack1_h (gen_lowpart (V8QImode, h1), operands[1], x1));
1911   emit_insn (gen_unpack1_h (gen_lowpart (V8QImode, h2), operands[2], x2));
1912
1913   p1 = gen_reg_rtx (V2SImode);
1914   p2 = gen_reg_rtx (V2SImode);
1915   p3 = gen_reg_rtx (V2SImode);
1916   p4 = gen_reg_rtx (V2SImode);
1917   emit_insn (gen_pmpy2_r (p1, l1, l2));
1918   emit_insn (gen_pmpy2_l (p2, l1, l2));
1919   emit_insn (gen_pmpy2_r (p3, h1, h2));
1920   emit_insn (gen_pmpy2_l (p4, h1, h2));
1921
1922   s1 = gen_reg_rtx (V2SImode);
1923   s2 = gen_reg_rtx (V2SImode);
1924   s3 = gen_reg_rtx (V2SImode);
1925   emit_insn (gen_addv2si3 (s1, p1, p2));
1926   emit_insn (gen_addv2si3 (s2, p3, p4));
1927   emit_insn (gen_addv2si3 (s3, s1, operands[3]));
1928   emit_insn (gen_addv2si3 (operands[0], s2, s3));
1929 }
1930
1931 /* Emit the appropriate sequence for a call.  */
1932
1933 void
1934 ia64_expand_call (rtx retval, rtx addr, rtx nextarg ATTRIBUTE_UNUSED,
1935                   int sibcall_p)
1936 {
1937   rtx insn, b0;
1938
1939   addr = XEXP (addr, 0);
1940   addr = convert_memory_address (DImode, addr);
1941   b0 = gen_rtx_REG (DImode, R_BR (0));
1942
1943   /* ??? Should do this for functions known to bind local too.  */
1944   if (TARGET_NO_PIC || TARGET_AUTO_PIC)
1945     {
1946       if (sibcall_p)
1947         insn = gen_sibcall_nogp (addr);
1948       else if (! retval)
1949         insn = gen_call_nogp (addr, b0);
1950       else
1951         insn = gen_call_value_nogp (retval, addr, b0);
1952       insn = emit_call_insn (insn);
1953     }
1954   else
1955     {
1956       if (sibcall_p)
1957         insn = gen_sibcall_gp (addr);
1958       else if (! retval)
1959         insn = gen_call_gp (addr, b0);
1960       else
1961         insn = gen_call_value_gp (retval, addr, b0);
1962       insn = emit_call_insn (insn);
1963
1964       use_reg (&CALL_INSN_FUNCTION_USAGE (insn), pic_offset_table_rtx);
1965     }
1966
1967   if (sibcall_p)
1968     use_reg (&CALL_INSN_FUNCTION_USAGE (insn), b0);
1969 }
1970
1971 void
1972 ia64_reload_gp (void)
1973 {
1974   rtx tmp;
1975
1976   if (current_frame_info.reg_save_gp)
1977     tmp = gen_rtx_REG (DImode, current_frame_info.reg_save_gp);
1978   else
1979     {
1980       HOST_WIDE_INT offset;
1981
1982       offset = (current_frame_info.spill_cfa_off
1983                 + current_frame_info.spill_size);
1984       if (frame_pointer_needed)
1985         {
1986           tmp = hard_frame_pointer_rtx;
1987           offset = -offset;
1988         }
1989       else
1990         {
1991           tmp = stack_pointer_rtx;
1992           offset = current_frame_info.total_size - offset;
1993         }
1994
1995       if (CONST_OK_FOR_I (offset))
1996         emit_insn (gen_adddi3 (pic_offset_table_rtx,
1997                                tmp, GEN_INT (offset)));
1998       else
1999         {
2000           emit_move_insn (pic_offset_table_rtx, GEN_INT (offset));
2001           emit_insn (gen_adddi3 (pic_offset_table_rtx,
2002                                  pic_offset_table_rtx, tmp));
2003         }
2004
2005       tmp = gen_rtx_MEM (DImode, pic_offset_table_rtx);
2006     }
2007
2008   emit_move_insn (pic_offset_table_rtx, tmp);
2009 }
2010
2011 void
2012 ia64_split_call (rtx retval, rtx addr, rtx retaddr, rtx scratch_r,
2013                  rtx scratch_b, int noreturn_p, int sibcall_p)
2014 {
2015   rtx insn;
2016   bool is_desc = false;
2017
2018   /* If we find we're calling through a register, then we're actually
2019      calling through a descriptor, so load up the values.  */
2020   if (REG_P (addr) && GR_REGNO_P (REGNO (addr)))
2021     {
2022       rtx tmp;
2023       bool addr_dead_p;
2024
2025       /* ??? We are currently constrained to *not* use peep2, because
2026          we can legitimately change the global lifetime of the GP
2027          (in the form of killing where previously live).  This is
2028          because a call through a descriptor doesn't use the previous
2029          value of the GP, while a direct call does, and we do not
2030          commit to either form until the split here.
2031
2032          That said, this means that we lack precise life info for
2033          whether ADDR is dead after this call.  This is not terribly
2034          important, since we can fix things up essentially for free
2035          with the POST_DEC below, but it's nice to not use it when we
2036          can immediately tell it's not necessary.  */
2037       addr_dead_p = ((noreturn_p || sibcall_p
2038                       || TEST_HARD_REG_BIT (regs_invalidated_by_call,
2039                                             REGNO (addr)))
2040                      && !FUNCTION_ARG_REGNO_P (REGNO (addr)));
2041
2042       /* Load the code address into scratch_b.  */
2043       tmp = gen_rtx_POST_INC (Pmode, addr);
2044       tmp = gen_rtx_MEM (Pmode, tmp);
2045       emit_move_insn (scratch_r, tmp);
2046       emit_move_insn (scratch_b, scratch_r);
2047
2048       /* Load the GP address.  If ADDR is not dead here, then we must
2049          revert the change made above via the POST_INCREMENT.  */
2050       if (!addr_dead_p)
2051         tmp = gen_rtx_POST_DEC (Pmode, addr);
2052       else
2053         tmp = addr;
2054       tmp = gen_rtx_MEM (Pmode, tmp);
2055       emit_move_insn (pic_offset_table_rtx, tmp);
2056
2057       is_desc = true;
2058       addr = scratch_b;
2059     }
2060
2061   if (sibcall_p)
2062     insn = gen_sibcall_nogp (addr);
2063   else if (retval)
2064     insn = gen_call_value_nogp (retval, addr, retaddr);
2065   else
2066     insn = gen_call_nogp (addr, retaddr);
2067   emit_call_insn (insn);
2068
2069   if ((!TARGET_CONST_GP || is_desc) && !noreturn_p && !sibcall_p)
2070     ia64_reload_gp ();
2071 }
2072
2073 /* Expand an atomic operation.  We want to perform MEM <CODE>= VAL atomically.
2074
2075    This differs from the generic code in that we know about the zero-extending
2076    properties of cmpxchg, and the zero-extending requirements of ar.ccv.  We
2077    also know that ld.acq+cmpxchg.rel equals a full barrier.
2078
2079    The loop we want to generate looks like
2080
2081         cmp_reg = mem;
2082       label:
2083         old_reg = cmp_reg;
2084         new_reg = cmp_reg op val;
2085         cmp_reg = compare-and-swap(mem, old_reg, new_reg)
2086         if (cmp_reg != old_reg)
2087           goto label;
2088
2089    Note that we only do the plain load from memory once.  Subsequent
2090    iterations use the value loaded by the compare-and-swap pattern.  */
2091
2092 void
2093 ia64_expand_atomic_op (enum rtx_code code, rtx mem, rtx val,
2094                        rtx old_dst, rtx new_dst)
2095 {
2096   enum machine_mode mode = GET_MODE (mem);
2097   rtx old_reg, new_reg, cmp_reg, ar_ccv, label;
2098   enum insn_code icode;
2099
2100   /* Special case for using fetchadd.  */
2101   if ((mode == SImode || mode == DImode)
2102       && (code == PLUS || code == MINUS)
2103       && fetchadd_operand (val, mode))
2104     {
2105       if (code == MINUS)
2106         val = GEN_INT (-INTVAL (val));
2107
2108       if (!old_dst)
2109         old_dst = gen_reg_rtx (mode);
2110
2111       emit_insn (gen_memory_barrier ());
2112
2113       if (mode == SImode)
2114         icode = CODE_FOR_fetchadd_acq_si;
2115       else
2116         icode = CODE_FOR_fetchadd_acq_di;
2117       emit_insn (GEN_FCN (icode) (old_dst, mem, val));
2118
2119       if (new_dst)
2120         {
2121           new_reg = expand_simple_binop (mode, PLUS, old_dst, val, new_dst,
2122                                          true, OPTAB_WIDEN);
2123           if (new_reg != new_dst)
2124             emit_move_insn (new_dst, new_reg);
2125         }
2126       return;
2127     }
2128
2129   /* Because of the volatile mem read, we get an ld.acq, which is the
2130      front half of the full barrier.  The end half is the cmpxchg.rel.  */
2131   gcc_assert (MEM_VOLATILE_P (mem));
2132
2133   old_reg = gen_reg_rtx (DImode);
2134   cmp_reg = gen_reg_rtx (DImode);
2135   label = gen_label_rtx ();
2136
2137   if (mode != DImode)
2138     {
2139       val = simplify_gen_subreg (DImode, val, mode, 0);
2140       emit_insn (gen_extend_insn (cmp_reg, mem, DImode, mode, 1));
2141     }
2142   else
2143     emit_move_insn (cmp_reg, mem);
2144
2145   emit_label (label);
2146
2147   ar_ccv = gen_rtx_REG (DImode, AR_CCV_REGNUM);
2148   emit_move_insn (old_reg, cmp_reg);
2149   emit_move_insn (ar_ccv, cmp_reg);
2150
2151   if (old_dst)
2152     emit_move_insn (old_dst, gen_lowpart (mode, cmp_reg));
2153
2154   new_reg = cmp_reg;
2155   if (code == NOT)
2156     {
2157       new_reg = expand_simple_unop (DImode, NOT, new_reg, NULL_RTX, true);
2158       code = AND;
2159     }
2160   new_reg = expand_simple_binop (DImode, code, new_reg, val, NULL_RTX,
2161                                  true, OPTAB_DIRECT);
2162
2163   if (mode != DImode)
2164     new_reg = gen_lowpart (mode, new_reg);
2165   if (new_dst)
2166     emit_move_insn (new_dst, new_reg);
2167
2168   switch (mode)
2169     {
2170     case QImode:  icode = CODE_FOR_cmpxchg_rel_qi;  break;
2171     case HImode:  icode = CODE_FOR_cmpxchg_rel_hi;  break;
2172     case SImode:  icode = CODE_FOR_cmpxchg_rel_si;  break;
2173     case DImode:  icode = CODE_FOR_cmpxchg_rel_di;  break;
2174     default:
2175       gcc_unreachable ();
2176     }
2177
2178   emit_insn (GEN_FCN (icode) (cmp_reg, mem, ar_ccv, new_reg));
2179
2180   emit_cmp_and_jump_insns (cmp_reg, old_reg, NE, NULL, DImode, true, label);
2181 }
2182 \f
2183 /* Begin the assembly file.  */
2184
2185 static void
2186 ia64_file_start (void)
2187 {
2188   /* Variable tracking should be run after all optimizations which change order
2189      of insns.  It also needs a valid CFG.  This can't be done in
2190      ia64_override_options, because flag_var_tracking is finalized after
2191      that.  */
2192   ia64_flag_var_tracking = flag_var_tracking;
2193   flag_var_tracking = 0;
2194
2195   default_file_start ();
2196   emit_safe_across_calls ();
2197 }
2198
2199 void
2200 emit_safe_across_calls (void)
2201 {
2202   unsigned int rs, re;
2203   int out_state;
2204
2205   rs = 1;
2206   out_state = 0;
2207   while (1)
2208     {
2209       while (rs < 64 && call_used_regs[PR_REG (rs)])
2210         rs++;
2211       if (rs >= 64)
2212         break;
2213       for (re = rs + 1; re < 64 && ! call_used_regs[PR_REG (re)]; re++)
2214         continue;
2215       if (out_state == 0)
2216         {
2217           fputs ("\t.pred.safe_across_calls ", asm_out_file);
2218           out_state = 1;
2219         }
2220       else
2221         fputc (',', asm_out_file);
2222       if (re == rs + 1)
2223         fprintf (asm_out_file, "p%u", rs);
2224       else
2225         fprintf (asm_out_file, "p%u-p%u", rs, re - 1);
2226       rs = re + 1;
2227     }
2228   if (out_state)
2229     fputc ('\n', asm_out_file);
2230 }
2231
2232 /* Helper function for ia64_compute_frame_size: find an appropriate general
2233    register to spill some special register to.  SPECIAL_SPILL_MASK contains
2234    bits in GR0 to GR31 that have already been allocated by this routine.
2235    TRY_LOCALS is true if we should attempt to locate a local regnum.  */
2236
2237 static int
2238 find_gr_spill (int try_locals)
2239 {
2240   int regno;
2241
2242   /* If this is a leaf function, first try an otherwise unused
2243      call-clobbered register.  */
2244   if (current_function_is_leaf)
2245     {
2246       for (regno = GR_REG (1); regno <= GR_REG (31); regno++)
2247         if (! regs_ever_live[regno]
2248             && call_used_regs[regno]
2249             && ! fixed_regs[regno]
2250             && ! global_regs[regno]
2251             && ((current_frame_info.gr_used_mask >> regno) & 1) == 0)
2252           {
2253             current_frame_info.gr_used_mask |= 1 << regno;
2254             return regno;
2255           }
2256     }
2257
2258   if (try_locals)
2259     {
2260       regno = current_frame_info.n_local_regs;
2261       /* If there is a frame pointer, then we can't use loc79, because
2262          that is HARD_FRAME_POINTER_REGNUM.  In particular, see the
2263          reg_name switching code in ia64_expand_prologue.  */
2264       if (regno < (80 - frame_pointer_needed))
2265         {
2266           current_frame_info.n_local_regs = regno + 1;
2267           return LOC_REG (0) + regno;
2268         }
2269     }
2270
2271   /* Failed to find a general register to spill to.  Must use stack.  */
2272   return 0;
2273 }
2274
2275 /* In order to make for nice schedules, we try to allocate every temporary
2276    to a different register.  We must of course stay away from call-saved,
2277    fixed, and global registers.  We must also stay away from registers
2278    allocated in current_frame_info.gr_used_mask, since those include regs
2279    used all through the prologue.
2280
2281    Any register allocated here must be used immediately.  The idea is to
2282    aid scheduling, not to solve data flow problems.  */
2283
2284 static int last_scratch_gr_reg;
2285
2286 static int
2287 next_scratch_gr_reg (void)
2288 {
2289   int i, regno;
2290
2291   for (i = 0; i < 32; ++i)
2292     {
2293       regno = (last_scratch_gr_reg + i + 1) & 31;
2294       if (call_used_regs[regno]
2295           && ! fixed_regs[regno]
2296           && ! global_regs[regno]
2297           && ((current_frame_info.gr_used_mask >> regno) & 1) == 0)
2298         {
2299           last_scratch_gr_reg = regno;
2300           return regno;
2301         }
2302     }
2303
2304   /* There must be _something_ available.  */
2305   gcc_unreachable ();
2306 }
2307
2308 /* Helper function for ia64_compute_frame_size, called through
2309    diddle_return_value.  Mark REG in current_frame_info.gr_used_mask.  */
2310
2311 static void
2312 mark_reg_gr_used_mask (rtx reg, void *data ATTRIBUTE_UNUSED)
2313 {
2314   unsigned int regno = REGNO (reg);
2315   if (regno < 32)
2316     {
2317       unsigned int i, n = hard_regno_nregs[regno][GET_MODE (reg)];
2318       for (i = 0; i < n; ++i)
2319         current_frame_info.gr_used_mask |= 1 << (regno + i);
2320     }
2321 }
2322
2323 /* Returns the number of bytes offset between the frame pointer and the stack
2324    pointer for the current function.  SIZE is the number of bytes of space
2325    needed for local variables.  */
2326
2327 static void
2328 ia64_compute_frame_size (HOST_WIDE_INT size)
2329 {
2330   HOST_WIDE_INT total_size;
2331   HOST_WIDE_INT spill_size = 0;
2332   HOST_WIDE_INT extra_spill_size = 0;
2333   HOST_WIDE_INT pretend_args_size;
2334   HARD_REG_SET mask;
2335   int n_spilled = 0;
2336   int spilled_gr_p = 0;
2337   int spilled_fr_p = 0;
2338   unsigned int regno;
2339   int i;
2340
2341   if (current_frame_info.initialized)
2342     return;
2343
2344   memset (&current_frame_info, 0, sizeof current_frame_info);
2345   CLEAR_HARD_REG_SET (mask);
2346
2347   /* Don't allocate scratches to the return register.  */
2348   diddle_return_value (mark_reg_gr_used_mask, NULL);
2349
2350   /* Don't allocate scratches to the EH scratch registers.  */
2351   if (cfun->machine->ia64_eh_epilogue_sp)
2352     mark_reg_gr_used_mask (cfun->machine->ia64_eh_epilogue_sp, NULL);
2353   if (cfun->machine->ia64_eh_epilogue_bsp)
2354     mark_reg_gr_used_mask (cfun->machine->ia64_eh_epilogue_bsp, NULL);
2355
2356   /* Find the size of the register stack frame.  We have only 80 local
2357      registers, because we reserve 8 for the inputs and 8 for the
2358      outputs.  */
2359
2360   /* Skip HARD_FRAME_POINTER_REGNUM (loc79) when frame_pointer_needed,
2361      since we'll be adjusting that down later.  */
2362   regno = LOC_REG (78) + ! frame_pointer_needed;
2363   for (; regno >= LOC_REG (0); regno--)
2364     if (regs_ever_live[regno])
2365       break;
2366   current_frame_info.n_local_regs = regno - LOC_REG (0) + 1;
2367
2368   /* For functions marked with the syscall_linkage attribute, we must mark
2369      all eight input registers as in use, so that locals aren't visible to
2370      the caller.  */
2371
2372   if (cfun->machine->n_varargs > 0
2373       || lookup_attribute ("syscall_linkage",
2374                            TYPE_ATTRIBUTES (TREE_TYPE (current_function_decl))))
2375     current_frame_info.n_input_regs = 8;
2376   else
2377     {
2378       for (regno = IN_REG (7); regno >= IN_REG (0); regno--)
2379         if (regs_ever_live[regno])
2380           break;
2381       current_frame_info.n_input_regs = regno - IN_REG (0) + 1;
2382     }
2383
2384   for (regno = OUT_REG (7); regno >= OUT_REG (0); regno--)
2385     if (regs_ever_live[regno])
2386       break;
2387   i = regno - OUT_REG (0) + 1;
2388
2389 #ifndef PROFILE_HOOK
2390   /* When -p profiling, we need one output register for the mcount argument.
2391      Likewise for -a profiling for the bb_init_func argument.  For -ax
2392      profiling, we need two output registers for the two bb_init_trace_func
2393      arguments.  */
2394   if (current_function_profile)
2395     i = MAX (i, 1);
2396 #endif
2397   current_frame_info.n_output_regs = i;
2398
2399   /* ??? No rotating register support yet.  */
2400   current_frame_info.n_rotate_regs = 0;
2401
2402   /* Discover which registers need spilling, and how much room that
2403      will take.  Begin with floating point and general registers,
2404      which will always wind up on the stack.  */
2405
2406   for (regno = FR_REG (2); regno <= FR_REG (127); regno++)
2407     if (regs_ever_live[regno] && ! call_used_regs[regno])
2408       {
2409         SET_HARD_REG_BIT (mask, regno);
2410         spill_size += 16;
2411         n_spilled += 1;
2412         spilled_fr_p = 1;
2413       }
2414
2415   for (regno = GR_REG (1); regno <= GR_REG (31); regno++)
2416     if (regs_ever_live[regno] && ! call_used_regs[regno])
2417       {
2418         SET_HARD_REG_BIT (mask, regno);
2419         spill_size += 8;
2420         n_spilled += 1;
2421         spilled_gr_p = 1;
2422       }
2423
2424   for (regno = BR_REG (1); regno <= BR_REG (7); regno++)
2425     if (regs_ever_live[regno] && ! call_used_regs[regno])
2426       {
2427         SET_HARD_REG_BIT (mask, regno);
2428         spill_size += 8;
2429         n_spilled += 1;
2430       }
2431
2432   /* Now come all special registers that might get saved in other
2433      general registers.  */
2434
2435   if (frame_pointer_needed)
2436     {
2437       current_frame_info.reg_fp = find_gr_spill (1);
2438       /* If we did not get a register, then we take LOC79.  This is guaranteed
2439          to be free, even if regs_ever_live is already set, because this is
2440          HARD_FRAME_POINTER_REGNUM.  This requires incrementing n_local_regs,
2441          as we don't count loc79 above.  */
2442       if (current_frame_info.reg_fp == 0)
2443         {
2444           current_frame_info.reg_fp = LOC_REG (79);
2445           current_frame_info.n_local_regs++;
2446         }
2447     }
2448
2449   if (! current_function_is_leaf)
2450     {
2451       /* Emit a save of BR0 if we call other functions.  Do this even
2452          if this function doesn't return, as EH depends on this to be
2453          able to unwind the stack.  */
2454       SET_HARD_REG_BIT (mask, BR_REG (0));
2455
2456       current_frame_info.reg_save_b0 = find_gr_spill (1);
2457       if (current_frame_info.reg_save_b0 == 0)
2458         {
2459           spill_size += 8;
2460           n_spilled += 1;
2461         }
2462
2463       /* Similarly for ar.pfs.  */
2464       SET_HARD_REG_BIT (mask, AR_PFS_REGNUM);
2465       current_frame_info.reg_save_ar_pfs = find_gr_spill (1);
2466       if (current_frame_info.reg_save_ar_pfs == 0)
2467         {
2468           extra_spill_size += 8;
2469           n_spilled += 1;
2470         }
2471
2472       /* Similarly for gp.  Note that if we're calling setjmp, the stacked
2473          registers are clobbered, so we fall back to the stack.  */
2474       current_frame_info.reg_save_gp
2475         = (current_function_calls_setjmp ? 0 : find_gr_spill (1));
2476       if (current_frame_info.reg_save_gp == 0)
2477         {
2478           SET_HARD_REG_BIT (mask, GR_REG (1));
2479           spill_size += 8;
2480           n_spilled += 1;
2481         }
2482     }
2483   else
2484     {
2485       if (regs_ever_live[BR_REG (0)] && ! call_used_regs[BR_REG (0)])
2486         {
2487           SET_HARD_REG_BIT (mask, BR_REG (0));
2488           spill_size += 8;
2489           n_spilled += 1;
2490         }
2491
2492       if (regs_ever_live[AR_PFS_REGNUM])
2493         {
2494           SET_HARD_REG_BIT (mask, AR_PFS_REGNUM);
2495           current_frame_info.reg_save_ar_pfs = find_gr_spill (1);
2496           if (current_frame_info.reg_save_ar_pfs == 0)
2497             {
2498               extra_spill_size += 8;
2499               n_spilled += 1;
2500             }
2501         }
2502     }
2503
2504   /* Unwind descriptor hackery: things are most efficient if we allocate
2505      consecutive GR save registers for RP, PFS, FP in that order. However,
2506      it is absolutely critical that FP get the only hard register that's
2507      guaranteed to be free, so we allocated it first.  If all three did
2508      happen to be allocated hard regs, and are consecutive, rearrange them
2509      into the preferred order now.  */
2510   if (current_frame_info.reg_fp != 0
2511       && current_frame_info.reg_save_b0 == current_frame_info.reg_fp + 1
2512       && current_frame_info.reg_save_ar_pfs == current_frame_info.reg_fp + 2)
2513     {
2514       current_frame_info.reg_save_b0 = current_frame_info.reg_fp;
2515       current_frame_info.reg_save_ar_pfs = current_frame_info.reg_fp + 1;
2516       current_frame_info.reg_fp = current_frame_info.reg_fp + 2;
2517     }
2518
2519   /* See if we need to store the predicate register block.  */
2520   for (regno = PR_REG (0); regno <= PR_REG (63); regno++)
2521     if (regs_ever_live[regno] && ! call_used_regs[regno])
2522       break;
2523   if (regno <= PR_REG (63))
2524     {
2525       SET_HARD_REG_BIT (mask, PR_REG (0));
2526       current_frame_info.reg_save_pr = find_gr_spill (1);
2527       if (current_frame_info.reg_save_pr == 0)
2528         {
2529           extra_spill_size += 8;
2530           n_spilled += 1;
2531         }
2532
2533       /* ??? Mark them all as used so that register renaming and such
2534          are free to use them.  */
2535       for (regno = PR_REG (0); regno <= PR_REG (63); regno++)
2536         regs_ever_live[regno] = 1;
2537     }
2538
2539   /* If we're forced to use st8.spill, we're forced to save and restore
2540      ar.unat as well.  The check for existing liveness allows inline asm
2541      to touch ar.unat.  */
2542   if (spilled_gr_p || cfun->machine->n_varargs
2543       || regs_ever_live[AR_UNAT_REGNUM])
2544     {
2545       regs_ever_live[AR_UNAT_REGNUM] = 1;
2546       SET_HARD_REG_BIT (mask, AR_UNAT_REGNUM);
2547       current_frame_info.reg_save_ar_unat = find_gr_spill (spill_size == 0);
2548       if (current_frame_info.reg_save_ar_unat == 0)
2549         {
2550           extra_spill_size += 8;
2551           n_spilled += 1;
2552         }
2553     }
2554
2555   if (regs_ever_live[AR_LC_REGNUM])
2556     {
2557       SET_HARD_REG_BIT (mask, AR_LC_REGNUM);
2558       current_frame_info.reg_save_ar_lc = find_gr_spill (spill_size == 0);
2559       if (current_frame_info.reg_save_ar_lc == 0)
2560         {
2561           extra_spill_size += 8;
2562           n_spilled += 1;
2563         }
2564     }
2565
2566   /* If we have an odd number of words of pretend arguments written to
2567      the stack, then the FR save area will be unaligned.  We round the
2568      size of this area up to keep things 16 byte aligned.  */
2569   if (spilled_fr_p)
2570     pretend_args_size = IA64_STACK_ALIGN (current_function_pretend_args_size);
2571   else
2572     pretend_args_size = current_function_pretend_args_size;
2573
2574   total_size = (spill_size + extra_spill_size + size + pretend_args_size
2575                 + current_function_outgoing_args_size);
2576   total_size = IA64_STACK_ALIGN (total_size);
2577
2578   /* We always use the 16-byte scratch area provided by the caller, but
2579      if we are a leaf function, there's no one to which we need to provide
2580      a scratch area.  */
2581   if (current_function_is_leaf)
2582     total_size = MAX (0, total_size - 16);
2583
2584   current_frame_info.total_size = total_size;
2585   current_frame_info.spill_cfa_off = pretend_args_size - 16;
2586   current_frame_info.spill_size = spill_size;
2587   current_frame_info.extra_spill_size = extra_spill_size;
2588   COPY_HARD_REG_SET (current_frame_info.mask, mask);
2589   current_frame_info.n_spilled = n_spilled;
2590   current_frame_info.initialized = reload_completed;
2591 }
2592
2593 /* Compute the initial difference between the specified pair of registers.  */
2594
2595 HOST_WIDE_INT
2596 ia64_initial_elimination_offset (int from, int to)
2597 {
2598   HOST_WIDE_INT offset;
2599
2600   ia64_compute_frame_size (get_frame_size ());
2601   switch (from)
2602     {
2603     case FRAME_POINTER_REGNUM:
2604       switch (to)
2605         {
2606         case HARD_FRAME_POINTER_REGNUM:
2607           if (current_function_is_leaf)
2608             offset = -current_frame_info.total_size;
2609           else
2610             offset = -(current_frame_info.total_size
2611                        - current_function_outgoing_args_size - 16);
2612           break;
2613
2614         case STACK_POINTER_REGNUM:
2615           if (current_function_is_leaf)
2616             offset = 0;
2617           else
2618             offset = 16 + current_function_outgoing_args_size;
2619           break;
2620
2621         default:
2622           gcc_unreachable ();
2623         }
2624       break;
2625
2626     case ARG_POINTER_REGNUM:
2627       /* Arguments start above the 16 byte save area, unless stdarg
2628          in which case we store through the 16 byte save area.  */
2629       switch (to)
2630         {
2631         case HARD_FRAME_POINTER_REGNUM:
2632           offset = 16 - current_function_pretend_args_size;
2633           break;
2634
2635         case STACK_POINTER_REGNUM:
2636           offset = (current_frame_info.total_size
2637                     + 16 - current_function_pretend_args_size);
2638           break;
2639
2640         default:
2641           gcc_unreachable ();
2642         }
2643       break;
2644
2645     default:
2646       gcc_unreachable ();
2647     }
2648
2649   return offset;
2650 }
2651
2652 /* If there are more than a trivial number of register spills, we use
2653    two interleaved iterators so that we can get two memory references
2654    per insn group.
2655
2656    In order to simplify things in the prologue and epilogue expanders,
2657    we use helper functions to fix up the memory references after the
2658    fact with the appropriate offsets to a POST_MODIFY memory mode.
2659    The following data structure tracks the state of the two iterators
2660    while insns are being emitted.  */
2661
2662 struct spill_fill_data
2663 {
2664   rtx init_after;               /* point at which to emit initializations */
2665   rtx init_reg[2];              /* initial base register */
2666   rtx iter_reg[2];              /* the iterator registers */
2667   rtx *prev_addr[2];            /* address of last memory use */
2668   rtx prev_insn[2];             /* the insn corresponding to prev_addr */
2669   HOST_WIDE_INT prev_off[2];    /* last offset */
2670   int n_iter;                   /* number of iterators in use */
2671   int next_iter;                /* next iterator to use */
2672   unsigned int save_gr_used_mask;
2673 };
2674
2675 static struct spill_fill_data spill_fill_data;
2676
2677 static void
2678 setup_spill_pointers (int n_spills, rtx init_reg, HOST_WIDE_INT cfa_off)
2679 {
2680   int i;
2681
2682   spill_fill_data.init_after = get_last_insn ();
2683   spill_fill_data.init_reg[0] = init_reg;
2684   spill_fill_data.init_reg[1] = init_reg;
2685   spill_fill_data.prev_addr[0] = NULL;
2686   spill_fill_data.prev_addr[1] = NULL;
2687   spill_fill_data.prev_insn[0] = NULL;
2688   spill_fill_data.prev_insn[1] = NULL;
2689   spill_fill_data.prev_off[0] = cfa_off;
2690   spill_fill_data.prev_off[1] = cfa_off;
2691   spill_fill_data.next_iter = 0;
2692   spill_fill_data.save_gr_used_mask = current_frame_info.gr_used_mask;
2693
2694   spill_fill_data.n_iter = 1 + (n_spills > 2);
2695   for (i = 0; i < spill_fill_data.n_iter; ++i)
2696     {
2697       int regno = next_scratch_gr_reg ();
2698       spill_fill_data.iter_reg[i] = gen_rtx_REG (DImode, regno);
2699       current_frame_info.gr_used_mask |= 1 << regno;
2700     }
2701 }
2702
2703 static void
2704 finish_spill_pointers (void)
2705 {
2706   current_frame_info.gr_used_mask = spill_fill_data.save_gr_used_mask;
2707 }
2708
2709 static rtx
2710 spill_restore_mem (rtx reg, HOST_WIDE_INT cfa_off)
2711 {
2712   int iter = spill_fill_data.next_iter;
2713   HOST_WIDE_INT disp = spill_fill_data.prev_off[iter] - cfa_off;
2714   rtx disp_rtx = GEN_INT (disp);
2715   rtx mem;
2716
2717   if (spill_fill_data.prev_addr[iter])
2718     {
2719       if (CONST_OK_FOR_N (disp))
2720         {
2721           *spill_fill_data.prev_addr[iter]
2722             = gen_rtx_POST_MODIFY (DImode, spill_fill_data.iter_reg[iter],
2723                                    gen_rtx_PLUS (DImode,
2724                                                  spill_fill_data.iter_reg[iter],
2725                                                  disp_rtx));
2726           REG_NOTES (spill_fill_data.prev_insn[iter])
2727             = gen_rtx_EXPR_LIST (REG_INC, spill_fill_data.iter_reg[iter],
2728                                  REG_NOTES (spill_fill_data.prev_insn[iter]));
2729         }
2730       else
2731         {
2732           /* ??? Could use register post_modify for loads.  */
2733           if (! CONST_OK_FOR_I (disp))
2734             {
2735               rtx tmp = gen_rtx_REG (DImode, next_scratch_gr_reg ());
2736               emit_move_insn (tmp, disp_rtx);
2737               disp_rtx = tmp;
2738             }
2739           emit_insn (gen_adddi3 (spill_fill_data.iter_reg[iter],
2740                                  spill_fill_data.iter_reg[iter], disp_rtx));
2741         }
2742     }
2743   /* Micro-optimization: if we've created a frame pointer, it's at
2744      CFA 0, which may allow the real iterator to be initialized lower,
2745      slightly increasing parallelism.  Also, if there are few saves
2746      it may eliminate the iterator entirely.  */
2747   else if (disp == 0
2748            && spill_fill_data.init_reg[iter] == stack_pointer_rtx
2749            && frame_pointer_needed)
2750     {
2751       mem = gen_rtx_MEM (GET_MODE (reg), hard_frame_pointer_rtx);
2752       set_mem_alias_set (mem, get_varargs_alias_set ());
2753       return mem;
2754     }
2755   else
2756     {
2757       rtx seq, insn;
2758
2759       if (disp == 0)
2760         seq = gen_movdi (spill_fill_data.iter_reg[iter],
2761                          spill_fill_data.init_reg[iter]);
2762       else
2763         {
2764           start_sequence ();
2765
2766           if (! CONST_OK_FOR_I (disp))
2767             {
2768               rtx tmp = gen_rtx_REG (DImode, next_scratch_gr_reg ());
2769               emit_move_insn (tmp, disp_rtx);
2770               disp_rtx = tmp;
2771             }
2772
2773           emit_insn (gen_adddi3 (spill_fill_data.iter_reg[iter],
2774                                  spill_fill_data.init_reg[iter],
2775                                  disp_rtx));
2776
2777           seq = get_insns ();
2778           end_sequence ();
2779         }
2780
2781       /* Careful for being the first insn in a sequence.  */
2782       if (spill_fill_data.init_after)
2783         insn = emit_insn_after (seq, spill_fill_data.init_after);
2784       else
2785         {
2786           rtx first = get_insns ();
2787           if (first)
2788             insn = emit_insn_before (seq, first);
2789           else
2790             insn = emit_insn (seq);
2791         }
2792       spill_fill_data.init_after = insn;
2793
2794       /* If DISP is 0, we may or may not have a further adjustment
2795          afterward.  If we do, then the load/store insn may be modified
2796          to be a post-modify.  If we don't, then this copy may be
2797          eliminated by copyprop_hardreg_forward, which makes this
2798          insn garbage, which runs afoul of the sanity check in
2799          propagate_one_insn.  So mark this insn as legal to delete.  */
2800       if (disp == 0)
2801         REG_NOTES(insn) = gen_rtx_EXPR_LIST (REG_MAYBE_DEAD, const0_rtx,
2802                                              REG_NOTES (insn));
2803     }
2804
2805   mem = gen_rtx_MEM (GET_MODE (reg), spill_fill_data.iter_reg[iter]);
2806
2807   /* ??? Not all of the spills are for varargs, but some of them are.
2808      The rest of the spills belong in an alias set of their own.  But
2809      it doesn't actually hurt to include them here.  */
2810   set_mem_alias_set (mem, get_varargs_alias_set ());
2811
2812   spill_fill_data.prev_addr[iter] = &XEXP (mem, 0);
2813   spill_fill_data.prev_off[iter] = cfa_off;
2814
2815   if (++iter >= spill_fill_data.n_iter)
2816     iter = 0;
2817   spill_fill_data.next_iter = iter;
2818
2819   return mem;
2820 }
2821
2822 static void
2823 do_spill (rtx (*move_fn) (rtx, rtx, rtx), rtx reg, HOST_WIDE_INT cfa_off,
2824           rtx frame_reg)
2825 {
2826   int iter = spill_fill_data.next_iter;
2827   rtx mem, insn;
2828
2829   mem = spill_restore_mem (reg, cfa_off);
2830   insn = emit_insn ((*move_fn) (mem, reg, GEN_INT (cfa_off)));
2831   spill_fill_data.prev_insn[iter] = insn;
2832
2833   if (frame_reg)
2834     {
2835       rtx base;
2836       HOST_WIDE_INT off;
2837
2838       RTX_FRAME_RELATED_P (insn) = 1;
2839
2840       /* Don't even pretend that the unwind code can intuit its way
2841          through a pair of interleaved post_modify iterators.  Just
2842          provide the correct answer.  */
2843
2844       if (frame_pointer_needed)
2845         {
2846           base = hard_frame_pointer_rtx;
2847           off = - cfa_off;
2848         }
2849       else
2850         {
2851           base = stack_pointer_rtx;
2852           off = current_frame_info.total_size - cfa_off;
2853         }
2854
2855       REG_NOTES (insn)
2856         = gen_rtx_EXPR_LIST (REG_FRAME_RELATED_EXPR,
2857                 gen_rtx_SET (VOIDmode,
2858                              gen_rtx_MEM (GET_MODE (reg),
2859                                           plus_constant (base, off)),
2860                              frame_reg),
2861                 REG_NOTES (insn));
2862     }
2863 }
2864
2865 static void
2866 do_restore (rtx (*move_fn) (rtx, rtx, rtx), rtx reg, HOST_WIDE_INT cfa_off)
2867 {
2868   int iter = spill_fill_data.next_iter;
2869   rtx insn;
2870
2871   insn = emit_insn ((*move_fn) (reg, spill_restore_mem (reg, cfa_off),
2872                                 GEN_INT (cfa_off)));
2873   spill_fill_data.prev_insn[iter] = insn;
2874 }
2875
2876 /* Wrapper functions that discards the CONST_INT spill offset.  These
2877    exist so that we can give gr_spill/gr_fill the offset they need and
2878    use a consistent function interface.  */
2879
2880 static rtx
2881 gen_movdi_x (rtx dest, rtx src, rtx offset ATTRIBUTE_UNUSED)
2882 {
2883   return gen_movdi (dest, src);
2884 }
2885
2886 static rtx
2887 gen_fr_spill_x (rtx dest, rtx src, rtx offset ATTRIBUTE_UNUSED)
2888 {
2889   return gen_fr_spill (dest, src);
2890 }
2891
2892 static rtx
2893 gen_fr_restore_x (rtx dest, rtx src, rtx offset ATTRIBUTE_UNUSED)
2894 {
2895   return gen_fr_restore (dest, src);
2896 }
2897
2898 /* Called after register allocation to add any instructions needed for the
2899    prologue.  Using a prologue insn is favored compared to putting all of the
2900    instructions in output_function_prologue(), since it allows the scheduler
2901    to intermix instructions with the saves of the caller saved registers.  In
2902    some cases, it might be necessary to emit a barrier instruction as the last
2903    insn to prevent such scheduling.
2904
2905    Also any insns generated here should have RTX_FRAME_RELATED_P(insn) = 1
2906    so that the debug info generation code can handle them properly.
2907
2908    The register save area is layed out like so:
2909    cfa+16
2910         [ varargs spill area ]
2911         [ fr register spill area ]
2912         [ br register spill area ]
2913         [ ar register spill area ]
2914         [ pr register spill area ]
2915         [ gr register spill area ] */
2916
2917 /* ??? Get inefficient code when the frame size is larger than can fit in an
2918    adds instruction.  */
2919
2920 void
2921 ia64_expand_prologue (void)
2922 {
2923   rtx insn, ar_pfs_save_reg, ar_unat_save_reg;
2924   int i, epilogue_p, regno, alt_regno, cfa_off, n_varargs;
2925   rtx reg, alt_reg;
2926
2927   ia64_compute_frame_size (get_frame_size ());
2928   last_scratch_gr_reg = 15;
2929
2930   /* If there is no epilogue, then we don't need some prologue insns.
2931      We need to avoid emitting the dead prologue insns, because flow
2932      will complain about them.  */
2933   if (optimize)
2934     {
2935       edge e;
2936       edge_iterator ei;
2937
2938       FOR_EACH_EDGE (e, ei, EXIT_BLOCK_PTR->preds)
2939         if ((e->flags & EDGE_FAKE) == 0
2940             && (e->flags & EDGE_FALLTHRU) != 0)
2941           break;
2942       epilogue_p = (e != NULL);
2943     }
2944   else
2945     epilogue_p = 1;
2946
2947   /* Set the local, input, and output register names.  We need to do this
2948      for GNU libc, which creates crti.S/crtn.S by splitting initfini.c in
2949      half.  If we use in/loc/out register names, then we get assembler errors
2950      in crtn.S because there is no alloc insn or regstk directive in there.  */
2951   if (! TARGET_REG_NAMES)
2952     {
2953       int inputs = current_frame_info.n_input_regs;
2954       int locals = current_frame_info.n_local_regs;
2955       int outputs = current_frame_info.n_output_regs;
2956
2957       for (i = 0; i < inputs; i++)
2958         reg_names[IN_REG (i)] = ia64_reg_numbers[i];
2959       for (i = 0; i < locals; i++)
2960         reg_names[LOC_REG (i)] = ia64_reg_numbers[inputs + i];
2961       for (i = 0; i < outputs; i++)
2962         reg_names[OUT_REG (i)] = ia64_reg_numbers[inputs + locals + i];
2963     }
2964
2965   /* Set the frame pointer register name.  The regnum is logically loc79,
2966      but of course we'll not have allocated that many locals.  Rather than
2967      worrying about renumbering the existing rtxs, we adjust the name.  */
2968   /* ??? This code means that we can never use one local register when
2969      there is a frame pointer.  loc79 gets wasted in this case, as it is
2970      renamed to a register that will never be used.  See also the try_locals
2971      code in find_gr_spill.  */
2972   if (current_frame_info.reg_fp)
2973     {
2974       const char *tmp = reg_names[HARD_FRAME_POINTER_REGNUM];
2975       reg_names[HARD_FRAME_POINTER_REGNUM]
2976         = reg_names[current_frame_info.reg_fp];
2977       reg_names[current_frame_info.reg_fp] = tmp;
2978     }
2979
2980   /* We don't need an alloc instruction if we've used no outputs or locals.  */
2981   if (current_frame_info.n_local_regs == 0
2982       && current_frame_info.n_output_regs == 0
2983       && current_frame_info.n_input_regs <= current_function_args_info.int_regs
2984       && !TEST_HARD_REG_BIT (current_frame_info.mask, AR_PFS_REGNUM))
2985     {
2986       /* If there is no alloc, but there are input registers used, then we
2987          need a .regstk directive.  */
2988       current_frame_info.need_regstk = (TARGET_REG_NAMES != 0);
2989       ar_pfs_save_reg = NULL_RTX;
2990     }
2991   else
2992     {
2993       current_frame_info.need_regstk = 0;
2994
2995       if (current_frame_info.reg_save_ar_pfs)
2996         regno = current_frame_info.reg_save_ar_pfs;
2997       else
2998         regno = next_scratch_gr_reg ();
2999       ar_pfs_save_reg = gen_rtx_REG (DImode, regno);
3000
3001       insn = emit_insn (gen_alloc (ar_pfs_save_reg,
3002                                    GEN_INT (current_frame_info.n_input_regs),
3003                                    GEN_INT (current_frame_info.n_local_regs),
3004                                    GEN_INT (current_frame_info.n_output_regs),
3005                                    GEN_INT (current_frame_info.n_rotate_regs)));
3006       RTX_FRAME_RELATED_P (insn) = (current_frame_info.reg_save_ar_pfs != 0);
3007     }
3008
3009   /* Set up frame pointer, stack pointer, and spill iterators.  */
3010
3011   n_varargs = cfun->machine->n_varargs;
3012   setup_spill_pointers (current_frame_info.n_spilled + n_varargs,
3013                         stack_pointer_rtx, 0);
3014
3015   if (frame_pointer_needed)
3016     {
3017       insn = emit_move_insn (hard_frame_pointer_rtx, stack_pointer_rtx);
3018       RTX_FRAME_RELATED_P (insn) = 1;
3019     }
3020
3021   if (current_frame_info.total_size != 0)
3022     {
3023       rtx frame_size_rtx = GEN_INT (- current_frame_info.total_size);
3024       rtx offset;
3025
3026       if (CONST_OK_FOR_I (- current_frame_info.total_size))
3027         offset = frame_size_rtx;
3028       else
3029         {
3030           regno = next_scratch_gr_reg ();
3031           offset = gen_rtx_REG (DImode, regno);
3032           emit_move_insn (offset, frame_size_rtx);
3033         }
3034
3035       insn = emit_insn (gen_adddi3 (stack_pointer_rtx,
3036                                     stack_pointer_rtx, offset));
3037
3038       if (! frame_pointer_needed)
3039         {
3040           RTX_FRAME_RELATED_P (insn) = 1;
3041           if (GET_CODE (offset) != CONST_INT)
3042             {
3043               REG_NOTES (insn)
3044                 = gen_rtx_EXPR_LIST (REG_FRAME_RELATED_EXPR,
3045                         gen_rtx_SET (VOIDmode,
3046                                      stack_pointer_rtx,
3047                                      gen_rtx_PLUS (DImode,
3048                                                    stack_pointer_rtx,
3049                                                    frame_size_rtx)),
3050                         REG_NOTES (insn));
3051             }
3052         }
3053
3054       /* ??? At this point we must generate a magic insn that appears to
3055          modify the stack pointer, the frame pointer, and all spill
3056          iterators.  This would allow the most scheduling freedom.  For
3057          now, just hard stop.  */
3058       emit_insn (gen_blockage ());
3059     }
3060
3061   /* Must copy out ar.unat before doing any integer spills.  */
3062   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_UNAT_REGNUM))
3063     {
3064       if (current_frame_info.reg_save_ar_unat)
3065         ar_unat_save_reg
3066           = gen_rtx_REG (DImode, current_frame_info.reg_save_ar_unat);
3067       else
3068         {
3069           alt_regno = next_scratch_gr_reg ();
3070           ar_unat_save_reg = gen_rtx_REG (DImode, alt_regno);
3071           current_frame_info.gr_used_mask |= 1 << alt_regno;
3072         }
3073
3074       reg = gen_rtx_REG (DImode, AR_UNAT_REGNUM);
3075       insn = emit_move_insn (ar_unat_save_reg, reg);
3076       RTX_FRAME_RELATED_P (insn) = (current_frame_info.reg_save_ar_unat != 0);
3077
3078       /* Even if we're not going to generate an epilogue, we still
3079          need to save the register so that EH works.  */
3080       if (! epilogue_p && current_frame_info.reg_save_ar_unat)
3081         emit_insn (gen_prologue_use (ar_unat_save_reg));
3082     }
3083   else
3084     ar_unat_save_reg = NULL_RTX;
3085
3086   /* Spill all varargs registers.  Do this before spilling any GR registers,
3087      since we want the UNAT bits for the GR registers to override the UNAT
3088      bits from varargs, which we don't care about.  */
3089
3090   cfa_off = -16;
3091   for (regno = GR_ARG_FIRST + 7; n_varargs > 0; --n_varargs, --regno)
3092     {
3093       reg = gen_rtx_REG (DImode, regno);
3094       do_spill (gen_gr_spill, reg, cfa_off += 8, NULL_RTX);
3095     }
3096
3097   /* Locate the bottom of the register save area.  */
3098   cfa_off = (current_frame_info.spill_cfa_off
3099              + current_frame_info.spill_size
3100              + current_frame_info.extra_spill_size);
3101
3102   /* Save the predicate register block either in a register or in memory.  */
3103   if (TEST_HARD_REG_BIT (current_frame_info.mask, PR_REG (0)))
3104     {
3105       reg = gen_rtx_REG (DImode, PR_REG (0));
3106       if (current_frame_info.reg_save_pr != 0)
3107         {
3108           alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_pr);
3109           insn = emit_move_insn (alt_reg, reg);
3110
3111           /* ??? Denote pr spill/fill by a DImode move that modifies all
3112              64 hard registers.  */
3113           RTX_FRAME_RELATED_P (insn) = 1;
3114           REG_NOTES (insn)
3115             = gen_rtx_EXPR_LIST (REG_FRAME_RELATED_EXPR,
3116                         gen_rtx_SET (VOIDmode, alt_reg, reg),
3117                         REG_NOTES (insn));
3118
3119           /* Even if we're not going to generate an epilogue, we still
3120              need to save the register so that EH works.  */
3121           if (! epilogue_p)
3122             emit_insn (gen_prologue_use (alt_reg));
3123         }
3124       else
3125         {
3126           alt_regno = next_scratch_gr_reg ();
3127           alt_reg = gen_rtx_REG (DImode, alt_regno);
3128           insn = emit_move_insn (alt_reg, reg);
3129           do_spill (gen_movdi_x, alt_reg, cfa_off, reg);
3130           cfa_off -= 8;
3131         }
3132     }
3133
3134   /* Handle AR regs in numerical order.  All of them get special handling.  */
3135   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_UNAT_REGNUM)
3136       && current_frame_info.reg_save_ar_unat == 0)
3137     {
3138       reg = gen_rtx_REG (DImode, AR_UNAT_REGNUM);
3139       do_spill (gen_movdi_x, ar_unat_save_reg, cfa_off, reg);
3140       cfa_off -= 8;
3141     }
3142
3143   /* The alloc insn already copied ar.pfs into a general register.  The
3144      only thing we have to do now is copy that register to a stack slot
3145      if we'd not allocated a local register for the job.  */
3146   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_PFS_REGNUM)
3147       && current_frame_info.reg_save_ar_pfs == 0)
3148     {
3149       reg = gen_rtx_REG (DImode, AR_PFS_REGNUM);
3150       do_spill (gen_movdi_x, ar_pfs_save_reg, cfa_off, reg);
3151       cfa_off -= 8;
3152     }
3153
3154   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_LC_REGNUM))
3155     {
3156       reg = gen_rtx_REG (DImode, AR_LC_REGNUM);
3157       if (current_frame_info.reg_save_ar_lc != 0)
3158         {
3159           alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_ar_lc);
3160           insn = emit_move_insn (alt_reg, reg);
3161           RTX_FRAME_RELATED_P (insn) = 1;
3162
3163           /* Even if we're not going to generate an epilogue, we still
3164              need to save the register so that EH works.  */
3165           if (! epilogue_p)
3166             emit_insn (gen_prologue_use (alt_reg));
3167         }
3168       else
3169         {
3170           alt_regno = next_scratch_gr_reg ();
3171           alt_reg = gen_rtx_REG (DImode, alt_regno);
3172           emit_move_insn (alt_reg, reg);
3173           do_spill (gen_movdi_x, alt_reg, cfa_off, reg);
3174           cfa_off -= 8;
3175         }
3176     }
3177
3178   if (current_frame_info.reg_save_gp)
3179     {
3180       insn = emit_move_insn (gen_rtx_REG (DImode,
3181                                           current_frame_info.reg_save_gp),
3182                              pic_offset_table_rtx);
3183       /* We don't know for sure yet if this is actually needed, since
3184          we've not split the PIC call patterns.  If all of the calls
3185          are indirect, and not followed by any uses of the gp, then
3186          this save is dead.  Allow it to go away.  */
3187       REG_NOTES (insn)
3188         = gen_rtx_EXPR_LIST (REG_MAYBE_DEAD, const0_rtx, REG_NOTES (insn));
3189     }
3190
3191   /* We should now be at the base of the gr/br/fr spill area.  */
3192   gcc_assert (cfa_off == (current_frame_info.spill_cfa_off
3193                           + current_frame_info.spill_size));
3194
3195   /* Spill all general registers.  */
3196   for (regno = GR_REG (1); regno <= GR_REG (31); ++regno)
3197     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3198       {
3199         reg = gen_rtx_REG (DImode, regno);
3200         do_spill (gen_gr_spill, reg, cfa_off, reg);
3201         cfa_off -= 8;
3202       }
3203
3204   /* Handle BR0 specially -- it may be getting stored permanently in
3205      some GR register.  */
3206   if (TEST_HARD_REG_BIT (current_frame_info.mask, BR_REG (0)))
3207     {
3208       reg = gen_rtx_REG (DImode, BR_REG (0));
3209       if (current_frame_info.reg_save_b0 != 0)
3210         {
3211           alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_b0);
3212           insn = emit_move_insn (alt_reg, reg);
3213           RTX_FRAME_RELATED_P (insn) = 1;
3214
3215           /* Even if we're not going to generate an epilogue, we still
3216              need to save the register so that EH works.  */
3217           if (! epilogue_p)
3218             emit_insn (gen_prologue_use (alt_reg));
3219         }
3220       else
3221         {
3222           alt_regno = next_scratch_gr_reg ();
3223           alt_reg = gen_rtx_REG (DImode, alt_regno);
3224           emit_move_insn (alt_reg, reg);
3225           do_spill (gen_movdi_x, alt_reg, cfa_off, reg);
3226           cfa_off -= 8;
3227         }
3228     }
3229
3230   /* Spill the rest of the BR registers.  */
3231   for (regno = BR_REG (1); regno <= BR_REG (7); ++regno)
3232     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3233       {
3234         alt_regno = next_scratch_gr_reg ();
3235         alt_reg = gen_rtx_REG (DImode, alt_regno);
3236         reg = gen_rtx_REG (DImode, regno);
3237         emit_move_insn (alt_reg, reg);
3238         do_spill (gen_movdi_x, alt_reg, cfa_off, reg);
3239         cfa_off -= 8;
3240       }
3241
3242   /* Align the frame and spill all FR registers.  */
3243   for (regno = FR_REG (2); regno <= FR_REG (127); ++regno)
3244     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3245       {
3246         gcc_assert (!(cfa_off & 15));
3247         reg = gen_rtx_REG (XFmode, regno);
3248         do_spill (gen_fr_spill_x, reg, cfa_off, reg);
3249         cfa_off -= 16;
3250       }
3251
3252   gcc_assert (cfa_off == current_frame_info.spill_cfa_off);
3253
3254   finish_spill_pointers ();
3255 }
3256
3257 /* Called after register allocation to add any instructions needed for the
3258    epilogue.  Using an epilogue insn is favored compared to putting all of the
3259    instructions in output_function_prologue(), since it allows the scheduler
3260    to intermix instructions with the saves of the caller saved registers.  In
3261    some cases, it might be necessary to emit a barrier instruction as the last
3262    insn to prevent such scheduling.  */
3263
3264 void
3265 ia64_expand_epilogue (int sibcall_p)
3266 {
3267   rtx insn, reg, alt_reg, ar_unat_save_reg;
3268   int regno, alt_regno, cfa_off;
3269
3270   ia64_compute_frame_size (get_frame_size ());
3271
3272   /* If there is a frame pointer, then we use it instead of the stack
3273      pointer, so that the stack pointer does not need to be valid when
3274      the epilogue starts.  See EXIT_IGNORE_STACK.  */
3275   if (frame_pointer_needed)
3276     setup_spill_pointers (current_frame_info.n_spilled,
3277                           hard_frame_pointer_rtx, 0);
3278   else
3279     setup_spill_pointers (current_frame_info.n_spilled, stack_pointer_rtx,
3280                           current_frame_info.total_size);
3281
3282   if (current_frame_info.total_size != 0)
3283     {
3284       /* ??? At this point we must generate a magic insn that appears to
3285          modify the spill iterators and the frame pointer.  This would
3286          allow the most scheduling freedom.  For now, just hard stop.  */
3287       emit_insn (gen_blockage ());
3288     }
3289
3290   /* Locate the bottom of the register save area.  */
3291   cfa_off = (current_frame_info.spill_cfa_off
3292              + current_frame_info.spill_size
3293              + current_frame_info.extra_spill_size);
3294
3295   /* Restore the predicate registers.  */
3296   if (TEST_HARD_REG_BIT (current_frame_info.mask, PR_REG (0)))
3297     {
3298       if (current_frame_info.reg_save_pr != 0)
3299         alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_pr);
3300       else
3301         {
3302           alt_regno = next_scratch_gr_reg ();
3303           alt_reg = gen_rtx_REG (DImode, alt_regno);
3304           do_restore (gen_movdi_x, alt_reg, cfa_off);
3305           cfa_off -= 8;
3306         }
3307       reg = gen_rtx_REG (DImode, PR_REG (0));
3308       emit_move_insn (reg, alt_reg);
3309     }
3310
3311   /* Restore the application registers.  */
3312
3313   /* Load the saved unat from the stack, but do not restore it until
3314      after the GRs have been restored.  */
3315   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_UNAT_REGNUM))
3316     {
3317       if (current_frame_info.reg_save_ar_unat != 0)
3318         ar_unat_save_reg
3319           = gen_rtx_REG (DImode, current_frame_info.reg_save_ar_unat);
3320       else
3321         {
3322           alt_regno = next_scratch_gr_reg ();
3323           ar_unat_save_reg = gen_rtx_REG (DImode, alt_regno);
3324           current_frame_info.gr_used_mask |= 1 << alt_regno;
3325           do_restore (gen_movdi_x, ar_unat_save_reg, cfa_off);
3326           cfa_off -= 8;
3327         }
3328     }
3329   else
3330     ar_unat_save_reg = NULL_RTX;
3331
3332   if (current_frame_info.reg_save_ar_pfs != 0)
3333     {
3334       alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_ar_pfs);
3335       reg = gen_rtx_REG (DImode, AR_PFS_REGNUM);
3336       emit_move_insn (reg, alt_reg);
3337     }
3338   else if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_PFS_REGNUM))
3339     {
3340       alt_regno = next_scratch_gr_reg ();
3341       alt_reg = gen_rtx_REG (DImode, alt_regno);
3342       do_restore (gen_movdi_x, alt_reg, cfa_off);
3343       cfa_off -= 8;
3344       reg = gen_rtx_REG (DImode, AR_PFS_REGNUM);
3345       emit_move_insn (reg, alt_reg);
3346     }
3347
3348   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_LC_REGNUM))
3349     {
3350       if (current_frame_info.reg_save_ar_lc != 0)
3351         alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_ar_lc);
3352       else
3353         {
3354           alt_regno = next_scratch_gr_reg ();
3355           alt_reg = gen_rtx_REG (DImode, alt_regno);
3356           do_restore (gen_movdi_x, alt_reg, cfa_off);
3357           cfa_off -= 8;
3358         }
3359       reg = gen_rtx_REG (DImode, AR_LC_REGNUM);
3360       emit_move_insn (reg, alt_reg);
3361     }
3362
3363   /* We should now be at the base of the gr/br/fr spill area.  */
3364   gcc_assert (cfa_off == (current_frame_info.spill_cfa_off
3365                           + current_frame_info.spill_size));
3366
3367   /* The GP may be stored on the stack in the prologue, but it's
3368      never restored in the epilogue.  Skip the stack slot.  */
3369   if (TEST_HARD_REG_BIT (current_frame_info.mask, GR_REG (1)))
3370     cfa_off -= 8;
3371
3372   /* Restore all general registers.  */
3373   for (regno = GR_REG (2); regno <= GR_REG (31); ++regno)
3374     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3375       {
3376         reg = gen_rtx_REG (DImode, regno);
3377         do_restore (gen_gr_restore, reg, cfa_off);
3378         cfa_off -= 8;
3379       }
3380
3381   /* Restore the branch registers.  Handle B0 specially, as it may
3382      have gotten stored in some GR register.  */
3383   if (TEST_HARD_REG_BIT (current_frame_info.mask, BR_REG (0)))
3384     {
3385       if (current_frame_info.reg_save_b0 != 0)
3386         alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_b0);
3387       else
3388         {
3389           alt_regno = next_scratch_gr_reg ();
3390           alt_reg = gen_rtx_REG (DImode, alt_regno);
3391           do_restore (gen_movdi_x, alt_reg, cfa_off);
3392           cfa_off -= 8;
3393         }
3394       reg = gen_rtx_REG (DImode, BR_REG (0));
3395       emit_move_insn (reg, alt_reg);
3396     }
3397
3398   for (regno = BR_REG (1); regno <= BR_REG (7); ++regno)
3399     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3400       {
3401         alt_regno = next_scratch_gr_reg ();
3402         alt_reg = gen_rtx_REG (DImode, alt_regno);
3403         do_restore (gen_movdi_x, alt_reg, cfa_off);
3404         cfa_off -= 8;
3405         reg = gen_rtx_REG (DImode, regno);
3406         emit_move_insn (reg, alt_reg);
3407       }
3408
3409   /* Restore floating point registers.  */
3410   for (regno = FR_REG (2); regno <= FR_REG (127); ++regno)
3411     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3412       {
3413         gcc_assert (!(cfa_off & 15));
3414         reg = gen_rtx_REG (XFmode, regno);
3415         do_restore (gen_fr_restore_x, reg, cfa_off);
3416         cfa_off -= 16;
3417       }
3418
3419   /* Restore ar.unat for real.  */
3420   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_UNAT_REGNUM))
3421     {
3422       reg = gen_rtx_REG (DImode, AR_UNAT_REGNUM);
3423       emit_move_insn (reg, ar_unat_save_reg);
3424     }
3425
3426   gcc_assert (cfa_off == current_frame_info.spill_cfa_off);
3427
3428   finish_spill_pointers ();
3429
3430   if (current_frame_info.total_size || cfun->machine->ia64_eh_epilogue_sp)
3431     {
3432       /* ??? At this point we must generate a magic insn that appears to
3433          modify the spill iterators, the stack pointer, and the frame
3434          pointer.  This would allow the most scheduling freedom.  For now,
3435          just hard stop.  */
3436       emit_insn (gen_blockage ());
3437     }
3438
3439   if (cfun->machine->ia64_eh_epilogue_sp)
3440     emit_move_insn (stack_pointer_rtx, cfun->machine->ia64_eh_epilogue_sp);
3441   else if (frame_pointer_needed)
3442     {
3443       insn = emit_move_insn (stack_pointer_rtx, hard_frame_pointer_rtx);
3444       RTX_FRAME_RELATED_P (insn) = 1;
3445     }
3446   else if (current_frame_info.total_size)
3447     {
3448       rtx offset, frame_size_rtx;
3449
3450       frame_size_rtx = GEN_INT (current_frame_info.total_size);
3451       if (CONST_OK_FOR_I (current_frame_info.total_size))
3452         offset = frame_size_rtx;
3453       else
3454         {
3455           regno = next_scratch_gr_reg ();
3456           offset = gen_rtx_REG (DImode, regno);
3457           emit_move_insn (offset, frame_size_rtx);
3458         }
3459
3460       insn = emit_insn (gen_adddi3 (stack_pointer_rtx, stack_pointer_rtx,
3461                                     offset));
3462
3463       RTX_FRAME_RELATED_P (insn) = 1;
3464       if (GET_CODE (offset) != CONST_INT)
3465         {
3466           REG_NOTES (insn)
3467             = gen_rtx_EXPR_LIST (REG_FRAME_RELATED_EXPR,
3468                         gen_rtx_SET (VOIDmode,
3469                                      stack_pointer_rtx,
3470                                      gen_rtx_PLUS (DImode,
3471                                                    stack_pointer_rtx,
3472                                                    frame_size_rtx)),
3473                         REG_NOTES (insn));
3474         }
3475     }
3476
3477   if (cfun->machine->ia64_eh_epilogue_bsp)
3478     emit_insn (gen_set_bsp (cfun->machine->ia64_eh_epilogue_bsp));
3479
3480   if (! sibcall_p)
3481     emit_jump_insn (gen_return_internal (gen_rtx_REG (DImode, BR_REG (0))));
3482   else
3483     {
3484       int fp = GR_REG (2);
3485       /* We need a throw away register here, r0 and r1 are reserved, so r2 is the
3486          first available call clobbered register.  If there was a frame_pointer
3487          register, we may have swapped the names of r2 and HARD_FRAME_POINTER_REGNUM,
3488          so we have to make sure we're using the string "r2" when emitting
3489          the register name for the assembler.  */
3490       if (current_frame_info.reg_fp && current_frame_info.reg_fp == GR_REG (2))
3491         fp = HARD_FRAME_POINTER_REGNUM;
3492
3493       /* We must emit an alloc to force the input registers to become output
3494          registers.  Otherwise, if the callee tries to pass its parameters
3495          through to another call without an intervening alloc, then these
3496          values get lost.  */
3497       /* ??? We don't need to preserve all input registers.  We only need to
3498          preserve those input registers used as arguments to the sibling call.
3499          It is unclear how to compute that number here.  */
3500       if (current_frame_info.n_input_regs != 0)
3501         {
3502           rtx n_inputs = GEN_INT (current_frame_info.n_input_regs);
3503           insn = emit_insn (gen_alloc (gen_rtx_REG (DImode, fp),
3504                                 const0_rtx, const0_rtx,
3505                                 n_inputs, const0_rtx));
3506           RTX_FRAME_RELATED_P (insn) = 1;
3507         }
3508     }
3509 }
3510
3511 /* Return 1 if br.ret can do all the work required to return from a
3512    function.  */
3513
3514 int
3515 ia64_direct_return (void)
3516 {
3517   if (reload_completed && ! frame_pointer_needed)
3518     {
3519       ia64_compute_frame_size (get_frame_size ());
3520
3521       return (current_frame_info.total_size == 0
3522               && current_frame_info.n_spilled == 0
3523               && current_frame_info.reg_save_b0 == 0
3524               && current_frame_info.reg_save_pr == 0
3525               && current_frame_info.reg_save_ar_pfs == 0
3526               && current_frame_info.reg_save_ar_unat == 0
3527               && current_frame_info.reg_save_ar_lc == 0);
3528     }
3529   return 0;
3530 }
3531
3532 /* Return the magic cookie that we use to hold the return address
3533    during early compilation.  */
3534
3535 rtx
3536 ia64_return_addr_rtx (HOST_WIDE_INT count, rtx frame ATTRIBUTE_UNUSED)
3537 {
3538   if (count != 0)
3539     return NULL;
3540   return gen_rtx_UNSPEC (Pmode, gen_rtvec (1, const0_rtx), UNSPEC_RET_ADDR);
3541 }
3542
3543 /* Split this value after reload, now that we know where the return
3544    address is saved.  */
3545
3546 void
3547 ia64_split_return_addr_rtx (rtx dest)
3548 {
3549   rtx src;
3550
3551   if (TEST_HARD_REG_BIT (current_frame_info.mask, BR_REG (0)))
3552     {
3553       if (current_frame_info.reg_save_b0 != 0)
3554         src = gen_rtx_REG (DImode, current_frame_info.reg_save_b0);
3555       else
3556         {
3557           HOST_WIDE_INT off;
3558           unsigned int regno;
3559
3560           /* Compute offset from CFA for BR0.  */
3561           /* ??? Must be kept in sync with ia64_expand_prologue.  */
3562           off = (current_frame_info.spill_cfa_off
3563                  + current_frame_info.spill_size);
3564           for (regno = GR_REG (1); regno <= GR_REG (31); ++regno)
3565             if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3566               off -= 8;
3567
3568           /* Convert CFA offset to a register based offset.  */
3569           if (frame_pointer_needed)
3570             src = hard_frame_pointer_rtx;
3571           else
3572             {
3573               src = stack_pointer_rtx;
3574               off += current_frame_info.total_size;
3575             }
3576
3577           /* Load address into scratch register.  */
3578           if (CONST_OK_FOR_I (off))
3579             emit_insn (gen_adddi3 (dest, src, GEN_INT (off)));
3580           else
3581             {
3582               emit_move_insn (dest, GEN_INT (off));
3583               emit_insn (gen_adddi3 (dest, src, dest));
3584             }
3585
3586           src = gen_rtx_MEM (Pmode, dest);
3587         }
3588     }
3589   else
3590     src = gen_rtx_REG (DImode, BR_REG (0));
3591
3592   emit_move_insn (dest, src);
3593 }
3594
3595 int
3596 ia64_hard_regno_rename_ok (int from, int to)
3597 {
3598   /* Don't clobber any of the registers we reserved for the prologue.  */
3599   if (to == current_frame_info.reg_fp
3600       || to == current_frame_info.reg_save_b0
3601       || to == current_frame_info.reg_save_pr
3602       || to == current_frame_info.reg_save_ar_pfs
3603       || to == current_frame_info.reg_save_ar_unat
3604       || to == current_frame_info.reg_save_ar_lc)
3605     return 0;
3606
3607   if (from == current_frame_info.reg_fp
3608       || from == current_frame_info.reg_save_b0
3609       || from == current_frame_info.reg_save_pr
3610       || from == current_frame_info.reg_save_ar_pfs
3611       || from == current_frame_info.reg_save_ar_unat
3612       || from == current_frame_info.reg_save_ar_lc)
3613     return 0;
3614
3615   /* Don't use output registers outside the register frame.  */
3616   if (OUT_REGNO_P (to) && to >= OUT_REG (current_frame_info.n_output_regs))
3617     return 0;
3618
3619   /* Retain even/oddness on predicate register pairs.  */
3620   if (PR_REGNO_P (from) && PR_REGNO_P (to))
3621     return (from & 1) == (to & 1);
3622
3623   return 1;
3624 }
3625
3626 /* Target hook for assembling integer objects.  Handle word-sized
3627    aligned objects and detect the cases when @fptr is needed.  */
3628
3629 static bool
3630 ia64_assemble_integer (rtx x, unsigned int size, int aligned_p)
3631 {
3632   if (size == POINTER_SIZE / BITS_PER_UNIT
3633       && !(TARGET_NO_PIC || TARGET_AUTO_PIC)
3634       && GET_CODE (x) == SYMBOL_REF
3635       && SYMBOL_REF_FUNCTION_P (x))
3636     {
3637       static const char * const directive[2][2] = {
3638           /* 64-bit pointer */  /* 32-bit pointer */
3639         { "\tdata8.ua\t@fptr(", "\tdata4.ua\t@fptr("},  /* unaligned */
3640         { "\tdata8\t@fptr(",    "\tdata4\t@fptr("}      /* aligned */
3641       };
3642       fputs (directive[(aligned_p != 0)][POINTER_SIZE == 32], asm_out_file);
3643       output_addr_const (asm_out_file, x);
3644       fputs (")\n", asm_out_file);
3645       return true;
3646     }
3647   return default_assemble_integer (x, size, aligned_p);
3648 }
3649
3650 /* Emit the function prologue.  */
3651
3652 static void
3653 ia64_output_function_prologue (FILE *file, HOST_WIDE_INT size ATTRIBUTE_UNUSED)
3654 {
3655   int mask, grsave, grsave_prev;
3656
3657   if (current_frame_info.need_regstk)
3658     fprintf (file, "\t.regstk %d, %d, %d, %d\n",
3659              current_frame_info.n_input_regs,
3660              current_frame_info.n_local_regs,
3661              current_frame_info.n_output_regs,
3662              current_frame_info.n_rotate_regs);
3663
3664   if (!flag_unwind_tables && (!flag_exceptions || USING_SJLJ_EXCEPTIONS))
3665     return;
3666
3667   /* Emit the .prologue directive.  */
3668
3669   mask = 0;
3670   grsave = grsave_prev = 0;
3671   if (current_frame_info.reg_save_b0 != 0)
3672     {
3673       mask |= 8;
3674       grsave = grsave_prev = current_frame_info.reg_save_b0;
3675     }
3676   if (current_frame_info.reg_save_ar_pfs != 0
3677       && (grsave_prev == 0
3678           || current_frame_info.reg_save_ar_pfs == grsave_prev + 1))
3679     {
3680       mask |= 4;
3681       if (grsave_prev == 0)
3682         grsave = current_frame_info.reg_save_ar_pfs;
3683       grsave_prev = current_frame_info.reg_save_ar_pfs;
3684     }
3685   if (current_frame_info.reg_fp != 0
3686       && (grsave_prev == 0
3687           || current_frame_info.reg_fp == grsave_prev + 1))
3688     {
3689       mask |= 2;
3690       if (grsave_prev == 0)
3691         grsave = HARD_FRAME_POINTER_REGNUM;
3692       grsave_prev = current_frame_info.reg_fp;
3693     }
3694   if (current_frame_info.reg_save_pr != 0
3695       && (grsave_prev == 0
3696           || current_frame_info.reg_save_pr == grsave_prev + 1))
3697     {
3698       mask |= 1;
3699       if (grsave_prev == 0)
3700         grsave = current_frame_info.reg_save_pr;
3701     }
3702
3703   if (mask && TARGET_GNU_AS)
3704     fprintf (file, "\t.prologue %d, %d\n", mask,
3705              ia64_dbx_register_number (grsave));
3706   else
3707     fputs ("\t.prologue\n", file);
3708
3709   /* Emit a .spill directive, if necessary, to relocate the base of
3710      the register spill area.  */
3711   if (current_frame_info.spill_cfa_off != -16)
3712     fprintf (file, "\t.spill %ld\n",
3713              (long) (current_frame_info.spill_cfa_off
3714                      + current_frame_info.spill_size));
3715 }
3716
3717 /* Emit the .body directive at the scheduled end of the prologue.  */
3718
3719 static void
3720 ia64_output_function_end_prologue (FILE *file)
3721 {
3722   if (!flag_unwind_tables && (!flag_exceptions || USING_SJLJ_EXCEPTIONS))
3723     return;
3724
3725   fputs ("\t.body\n", file);
3726 }
3727
3728 /* Emit the function epilogue.  */
3729
3730 static void
3731 ia64_output_function_epilogue (FILE *file ATTRIBUTE_UNUSED,
3732                                HOST_WIDE_INT size ATTRIBUTE_UNUSED)
3733 {
3734   int i;
3735
3736   if (current_frame_info.reg_fp)
3737     {
3738       const char *tmp = reg_names[HARD_FRAME_POINTER_REGNUM];
3739       reg_names[HARD_FRAME_POINTER_REGNUM]
3740         = reg_names[current_frame_info.reg_fp];
3741       reg_names[current_frame_info.reg_fp] = tmp;
3742     }
3743   if (! TARGET_REG_NAMES)
3744     {
3745       for (i = 0; i < current_frame_info.n_input_regs; i++)
3746         reg_names[IN_REG (i)] = ia64_input_reg_names[i];
3747       for (i = 0; i < current_frame_info.n_local_regs; i++)
3748         reg_names[LOC_REG (i)] = ia64_local_reg_names[i];
3749       for (i = 0; i < current_frame_info.n_output_regs; i++)
3750         reg_names[OUT_REG (i)] = ia64_output_reg_names[i];
3751     }
3752
3753   current_frame_info.initialized = 0;
3754 }
3755
3756 int
3757 ia64_dbx_register_number (int regno)
3758 {
3759   /* In ia64_expand_prologue we quite literally renamed the frame pointer
3760      from its home at loc79 to something inside the register frame.  We
3761      must perform the same renumbering here for the debug info.  */
3762   if (current_frame_info.reg_fp)
3763     {
3764       if (regno == HARD_FRAME_POINTER_REGNUM)
3765         regno = current_frame_info.reg_fp;
3766       else if (regno == current_frame_info.reg_fp)
3767         regno = HARD_FRAME_POINTER_REGNUM;
3768     }
3769
3770   if (IN_REGNO_P (regno))
3771     return 32 + regno - IN_REG (0);
3772   else if (LOC_REGNO_P (regno))
3773     return 32 + current_frame_info.n_input_regs + regno - LOC_REG (0);
3774   else if (OUT_REGNO_P (regno))
3775     return (32 + current_frame_info.n_input_regs
3776             + current_frame_info.n_local_regs + regno - OUT_REG (0));
3777   else
3778     return regno;
3779 }
3780
3781 void
3782 ia64_initialize_trampoline (rtx addr, rtx fnaddr, rtx static_chain)
3783 {
3784   rtx addr_reg, eight = GEN_INT (8);
3785
3786   /* The Intel assembler requires that the global __ia64_trampoline symbol
3787      be declared explicitly */
3788   if (!TARGET_GNU_AS)
3789     {
3790       static bool declared_ia64_trampoline = false;
3791
3792       if (!declared_ia64_trampoline)
3793         {
3794           declared_ia64_trampoline = true;
3795           (*targetm.asm_out.globalize_label) (asm_out_file,
3796                                               "__ia64_trampoline");
3797         }
3798     }
3799
3800   /* Make sure addresses are Pmode even if we are in ILP32 mode. */
3801   addr = convert_memory_address (Pmode, addr);
3802   fnaddr = convert_memory_address (Pmode, fnaddr);
3803   static_chain = convert_memory_address (Pmode, static_chain);
3804
3805   /* Load up our iterator.  */
3806   addr_reg = gen_reg_rtx (Pmode);
3807   emit_move_insn (addr_reg, addr);
3808
3809   /* The first two words are the fake descriptor:
3810      __ia64_trampoline, ADDR+16.  */
3811   emit_move_insn (gen_rtx_MEM (Pmode, addr_reg),
3812                   gen_rtx_SYMBOL_REF (Pmode, "__ia64_trampoline"));
3813   emit_insn (gen_adddi3 (addr_reg, addr_reg, eight));
3814
3815   emit_move_insn (gen_rtx_MEM (Pmode, addr_reg),
3816                   copy_to_reg (plus_constant (addr, 16)));
3817   emit_insn (gen_adddi3 (addr_reg, addr_reg, eight));
3818
3819   /* The third word is the target descriptor.  */
3820   emit_move_insn (gen_rtx_MEM (Pmode, addr_reg), fnaddr);
3821   emit_insn (gen_adddi3 (addr_reg, addr_reg, eight));
3822
3823   /* The fourth word is the static chain.  */
3824   emit_move_insn (gen_rtx_MEM (Pmode, addr_reg), static_chain);
3825 }
3826 \f
3827 /* Do any needed setup for a variadic function.  CUM has not been updated
3828    for the last named argument which has type TYPE and mode MODE.
3829
3830    We generate the actual spill instructions during prologue generation.  */
3831
3832 static void
3833 ia64_setup_incoming_varargs (CUMULATIVE_ARGS *cum, enum machine_mode mode,
3834                              tree type, int * pretend_size,
3835                              int second_time ATTRIBUTE_UNUSED)
3836 {
3837   CUMULATIVE_ARGS next_cum = *cum;
3838
3839   /* Skip the current argument.  */
3840   ia64_function_arg_advance (&next_cum, mode, type, 1);
3841
3842   if (next_cum.words < MAX_ARGUMENT_SLOTS)
3843     {
3844       int n = MAX_ARGUMENT_SLOTS - next_cum.words;
3845       *pretend_size = n * UNITS_PER_WORD;
3846       cfun->machine->n_varargs = n;
3847     }
3848 }
3849
3850 /* Check whether TYPE is a homogeneous floating point aggregate.  If
3851    it is, return the mode of the floating point type that appears
3852    in all leafs.  If it is not, return VOIDmode.
3853
3854    An aggregate is a homogeneous floating point aggregate is if all
3855    fields/elements in it have the same floating point type (e.g,
3856    SFmode).  128-bit quad-precision floats are excluded.
3857
3858    Variable sized aggregates should never arrive here, since we should
3859    have already decided to pass them by reference.  Top-level zero-sized
3860    aggregates are excluded because our parallels crash the middle-end.  */
3861
3862 static enum machine_mode
3863 hfa_element_mode (tree type, bool nested)
3864 {
3865   enum machine_mode element_mode = VOIDmode;
3866   enum machine_mode mode;
3867   enum tree_code code = TREE_CODE (type);
3868   int know_element_mode = 0;
3869   tree t;
3870
3871   if (!nested && (!TYPE_SIZE (type) || integer_zerop (TYPE_SIZE (type))))
3872     return VOIDmode;
3873
3874   switch (code)
3875     {
3876     case VOID_TYPE:     case INTEGER_TYPE:      case ENUMERAL_TYPE:
3877     case BOOLEAN_TYPE:  case POINTER_TYPE:
3878     case OFFSET_TYPE:   case REFERENCE_TYPE:    case METHOD_TYPE:
3879     case LANG_TYPE:             case FUNCTION_TYPE:
3880       return VOIDmode;
3881
3882       /* Fortran complex types are supposed to be HFAs, so we need to handle
3883          gcc's COMPLEX_TYPEs as HFAs.  We need to exclude the integral complex
3884          types though.  */
3885     case COMPLEX_TYPE:
3886       if (GET_MODE_CLASS (TYPE_MODE (type)) == MODE_COMPLEX_FLOAT
3887           && TYPE_MODE (type) != TCmode)
3888         return GET_MODE_INNER (TYPE_MODE (type));
3889       else
3890         return VOIDmode;
3891
3892     case REAL_TYPE:
3893       /* We want to return VOIDmode for raw REAL_TYPEs, but the actual
3894          mode if this is contained within an aggregate.  */
3895       if (nested && TYPE_MODE (type) != TFmode)
3896         return TYPE_MODE (type);
3897       else
3898         return VOIDmode;
3899
3900     case ARRAY_TYPE:
3901       return hfa_element_mode (TREE_TYPE (type), 1);
3902
3903     case RECORD_TYPE:
3904     case UNION_TYPE:
3905     case QUAL_UNION_TYPE:
3906       for (t = TYPE_FIELDS (type); t; t = TREE_CHAIN (t))
3907         {
3908           if (TREE_CODE (t) != FIELD_DECL)
3909             continue;
3910
3911           mode = hfa_element_mode (TREE_TYPE (t), 1);
3912           if (know_element_mode)
3913             {
3914               if (mode != element_mode)
3915                 return VOIDmode;
3916             }
3917           else if (GET_MODE_CLASS (mode) != MODE_FLOAT)
3918             return VOIDmode;
3919           else
3920             {
3921               know_element_mode = 1;
3922               element_mode = mode;
3923             }
3924         }
3925       return element_mode;
3926
3927     default:
3928       /* If we reach here, we probably have some front-end specific type
3929          that the backend doesn't know about.  This can happen via the
3930          aggregate_value_p call in init_function_start.  All we can do is
3931          ignore unknown tree types.  */
3932       return VOIDmode;
3933     }
3934
3935   return VOIDmode;
3936 }
3937
3938 /* Return the number of words required to hold a quantity of TYPE and MODE
3939    when passed as an argument.  */
3940 static int
3941 ia64_function_arg_words (tree type, enum machine_mode mode)
3942 {
3943   int words;
3944
3945   if (mode == BLKmode)
3946     words = int_size_in_bytes (type);
3947   else
3948     words = GET_MODE_SIZE (mode);
3949
3950   return (words + UNITS_PER_WORD - 1) / UNITS_PER_WORD;  /* round up */
3951 }
3952
3953 /* Return the number of registers that should be skipped so the current
3954    argument (described by TYPE and WORDS) will be properly aligned.
3955
3956    Integer and float arguments larger than 8 bytes start at the next
3957    even boundary.  Aggregates larger than 8 bytes start at the next
3958    even boundary if the aggregate has 16 byte alignment.  Note that
3959    in the 32-bit ABI, TImode and TFmode have only 8-byte alignment
3960    but are still to be aligned in registers.
3961
3962    ??? The ABI does not specify how to handle aggregates with
3963    alignment from 9 to 15 bytes, or greater than 16.  We handle them
3964    all as if they had 16 byte alignment.  Such aggregates can occur
3965    only if gcc extensions are used.  */
3966 static int
3967 ia64_function_arg_offset (CUMULATIVE_ARGS *cum, tree type, int words)
3968 {
3969   if ((cum->words & 1) == 0)
3970     return 0;
3971
3972   if (type
3973       && TREE_CODE (type) != INTEGER_TYPE
3974       && TREE_CODE (type) != REAL_TYPE)
3975     return TYPE_ALIGN (type) > 8 * BITS_PER_UNIT;
3976   else
3977     return words > 1;
3978 }
3979
3980 /* Return rtx for register where argument is passed, or zero if it is passed
3981    on the stack.  */
3982 /* ??? 128-bit quad-precision floats are always passed in general
3983    registers.  */
3984
3985 rtx
3986 ia64_function_arg (CUMULATIVE_ARGS *cum, enum machine_mode mode, tree type,
3987                    int named, int incoming)
3988 {
3989   int basereg = (incoming ? GR_ARG_FIRST : AR_ARG_FIRST);
3990   int words = ia64_function_arg_words (type, mode);
3991   int offset = ia64_function_arg_offset (cum, type, words);
3992   enum machine_mode hfa_mode = VOIDmode;
3993
3994   /* If all argument slots are used, then it must go on the stack.  */
3995   if (cum->words + offset >= MAX_ARGUMENT_SLOTS)
3996     return 0;
3997
3998   /* Check for and handle homogeneous FP aggregates.  */
3999   if (type)
4000     hfa_mode = hfa_element_mode (type, 0);
4001
4002   /* Unnamed prototyped hfas are passed as usual.  Named prototyped hfas
4003      and unprototyped hfas are passed specially.  */
4004   if (hfa_mode != VOIDmode && (! cum->prototype || named))
4005     {
4006       rtx loc[16];
4007       int i = 0;
4008       int fp_regs = cum->fp_regs;
4009       int int_regs = cum->words + offset;
4010       int hfa_size = GET_MODE_SIZE (hfa_mode);
4011       int byte_size;
4012       int args_byte_size;
4013
4014       /* If prototyped, pass it in FR regs then GR regs.
4015          If not prototyped, pass it in both FR and GR regs.
4016
4017          If this is an SFmode aggregate, then it is possible to run out of
4018          FR regs while GR regs are still left.  In that case, we pass the
4019          remaining part in the GR regs.  */
4020
4021       /* Fill the FP regs.  We do this always.  We stop if we reach the end
4022          of the argument, the last FP register, or the last argument slot.  */
4023
4024       byte_size = ((mode == BLKmode)
4025                    ? int_size_in_bytes (type) : GET_MODE_SIZE (mode));
4026       args_byte_size = int_regs * UNITS_PER_WORD;
4027       offset = 0;
4028       for (; (offset < byte_size && fp_regs < MAX_ARGUMENT_SLOTS
4029               && args_byte_size < (MAX_ARGUMENT_SLOTS * UNITS_PER_WORD)); i++)
4030         {
4031           loc[i] = gen_rtx_EXPR_LIST (VOIDmode,
4032                                       gen_rtx_REG (hfa_mode, (FR_ARG_FIRST
4033                                                               + fp_regs)),
4034                                       GEN_INT (offset));
4035           offset += hfa_size;
4036           args_byte_size += hfa_size;
4037           fp_regs++;
4038         }
4039
4040       /* If no prototype, then the whole thing must go in GR regs.  */
4041       if (! cum->prototype)
4042         offset = 0;
4043       /* If this is an SFmode aggregate, then we might have some left over
4044          that needs to go in GR regs.  */
4045       else if (byte_size != offset)
4046         int_regs += offset / UNITS_PER_WORD;
4047
4048       /* Fill in the GR regs.  We must use DImode here, not the hfa mode.  */
4049
4050       for (; offset < byte_size && int_regs < MAX_ARGUMENT_SLOTS; i++)
4051         {
4052           enum machine_mode gr_mode = DImode;
4053           unsigned int gr_size;
4054
4055           /* If we have an odd 4 byte hunk because we ran out of FR regs,
4056              then this goes in a GR reg left adjusted/little endian, right
4057              adjusted/big endian.  */
4058           /* ??? Currently this is handled wrong, because 4-byte hunks are
4059              always right adjusted/little endian.  */
4060           if (offset & 0x4)
4061             gr_mode = SImode;
4062           /* If we have an even 4 byte hunk because the aggregate is a
4063              multiple of 4 bytes in size, then this goes in a GR reg right
4064              adjusted/little endian.  */
4065           else if (byte_size - offset == 4)
4066             gr_mode = SImode;
4067
4068           loc[i] = gen_rtx_EXPR_LIST (VOIDmode,
4069              &nb