OSDN Git Service

Fix ia64-hpux ABI bug with varargs __float80 argument.
[pf3gnuchains/gcc-fork.git] / gcc / config / ia64 / ia64.c
1 /* Definitions of target machine for GNU compiler.
2    Copyright (C) 1999, 2000, 2001, 2002, 2003, 2004, 2005
3    Free Software Foundation, Inc.
4    Contributed by James E. Wilson <wilson@cygnus.com> and
5                   David Mosberger <davidm@hpl.hp.com>.
6
7 This file is part of GCC.
8
9 GCC is free software; you can redistribute it and/or modify
10 it under the terms of the GNU General Public License as published by
11 the Free Software Foundation; either version 2, or (at your option)
12 any later version.
13
14 GCC is distributed in the hope that it will be useful,
15 but WITHOUT ANY WARRANTY; without even the implied warranty of
16 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17 GNU General Public License for more details.
18
19 You should have received a copy of the GNU General Public License
20 along with GCC; see the file COPYING.  If not, write to
21 the Free Software Foundation, 51 Franklin Street, Fifth Floor,
22 Boston, MA 02110-1301, USA.  */
23
24 #include "config.h"
25 #include "system.h"
26 #include "coretypes.h"
27 #include "tm.h"
28 #include "rtl.h"
29 #include "tree.h"
30 #include "regs.h"
31 #include "hard-reg-set.h"
32 #include "real.h"
33 #include "insn-config.h"
34 #include "conditions.h"
35 #include "output.h"
36 #include "insn-attr.h"
37 #include "flags.h"
38 #include "recog.h"
39 #include "expr.h"
40 #include "optabs.h"
41 #include "except.h"
42 #include "function.h"
43 #include "ggc.h"
44 #include "basic-block.h"
45 #include "toplev.h"
46 #include "sched-int.h"
47 #include "timevar.h"
48 #include "target.h"
49 #include "target-def.h"
50 #include "tm_p.h"
51 #include "hashtab.h"
52 #include "langhooks.h"
53 #include "cfglayout.h"
54 #include "tree-gimple.h"
55 #include "intl.h"
56
57 /* This is used for communication between ASM_OUTPUT_LABEL and
58    ASM_OUTPUT_LABELREF.  */
59 int ia64_asm_output_label = 0;
60
61 /* Define the information needed to generate branch and scc insns.  This is
62    stored from the compare operation.  */
63 struct rtx_def * ia64_compare_op0;
64 struct rtx_def * ia64_compare_op1;
65
66 /* Register names for ia64_expand_prologue.  */
67 static const char * const ia64_reg_numbers[96] =
68 { "r32", "r33", "r34", "r35", "r36", "r37", "r38", "r39",
69   "r40", "r41", "r42", "r43", "r44", "r45", "r46", "r47",
70   "r48", "r49", "r50", "r51", "r52", "r53", "r54", "r55",
71   "r56", "r57", "r58", "r59", "r60", "r61", "r62", "r63",
72   "r64", "r65", "r66", "r67", "r68", "r69", "r70", "r71",
73   "r72", "r73", "r74", "r75", "r76", "r77", "r78", "r79",
74   "r80", "r81", "r82", "r83", "r84", "r85", "r86", "r87",
75   "r88", "r89", "r90", "r91", "r92", "r93", "r94", "r95",
76   "r96", "r97", "r98", "r99", "r100","r101","r102","r103",
77   "r104","r105","r106","r107","r108","r109","r110","r111",
78   "r112","r113","r114","r115","r116","r117","r118","r119",
79   "r120","r121","r122","r123","r124","r125","r126","r127"};
80
81 /* ??? These strings could be shared with REGISTER_NAMES.  */
82 static const char * const ia64_input_reg_names[8] =
83 { "in0",  "in1",  "in2",  "in3",  "in4",  "in5",  "in6",  "in7" };
84
85 /* ??? These strings could be shared with REGISTER_NAMES.  */
86 static const char * const ia64_local_reg_names[80] =
87 { "loc0", "loc1", "loc2", "loc3", "loc4", "loc5", "loc6", "loc7",
88   "loc8", "loc9", "loc10","loc11","loc12","loc13","loc14","loc15",
89   "loc16","loc17","loc18","loc19","loc20","loc21","loc22","loc23",
90   "loc24","loc25","loc26","loc27","loc28","loc29","loc30","loc31",
91   "loc32","loc33","loc34","loc35","loc36","loc37","loc38","loc39",
92   "loc40","loc41","loc42","loc43","loc44","loc45","loc46","loc47",
93   "loc48","loc49","loc50","loc51","loc52","loc53","loc54","loc55",
94   "loc56","loc57","loc58","loc59","loc60","loc61","loc62","loc63",
95   "loc64","loc65","loc66","loc67","loc68","loc69","loc70","loc71",
96   "loc72","loc73","loc74","loc75","loc76","loc77","loc78","loc79" };
97
98 /* ??? These strings could be shared with REGISTER_NAMES.  */
99 static const char * const ia64_output_reg_names[8] =
100 { "out0", "out1", "out2", "out3", "out4", "out5", "out6", "out7" };
101
102 /* Which cpu are we scheduling for.  */
103 enum processor_type ia64_tune = PROCESSOR_ITANIUM2;
104
105 /* Determines whether we run our final scheduling pass or not.  We always
106    avoid the normal second scheduling pass.  */
107 static int ia64_flag_schedule_insns2;
108
109 /* Determines whether we run variable tracking in machine dependent
110    reorganization.  */
111 static int ia64_flag_var_tracking;
112
113 /* Variables which are this size or smaller are put in the sdata/sbss
114    sections.  */
115
116 unsigned int ia64_section_threshold;
117
118 /* The following variable is used by the DFA insn scheduler.  The value is
119    TRUE if we do insn bundling instead of insn scheduling.  */
120 int bundling_p = 0;
121
122 /* Structure to be filled in by ia64_compute_frame_size with register
123    save masks and offsets for the current function.  */
124
125 struct ia64_frame_info
126 {
127   HOST_WIDE_INT total_size;     /* size of the stack frame, not including
128                                    the caller's scratch area.  */
129   HOST_WIDE_INT spill_cfa_off;  /* top of the reg spill area from the cfa.  */
130   HOST_WIDE_INT spill_size;     /* size of the gr/br/fr spill area.  */
131   HOST_WIDE_INT extra_spill_size;  /* size of spill area for others.  */
132   HARD_REG_SET mask;            /* mask of saved registers.  */
133   unsigned int gr_used_mask;    /* mask of registers in use as gr spill
134                                    registers or long-term scratches.  */
135   int n_spilled;                /* number of spilled registers.  */
136   int reg_fp;                   /* register for fp.  */
137   int reg_save_b0;              /* save register for b0.  */
138   int reg_save_pr;              /* save register for prs.  */
139   int reg_save_ar_pfs;          /* save register for ar.pfs.  */
140   int reg_save_ar_unat;         /* save register for ar.unat.  */
141   int reg_save_ar_lc;           /* save register for ar.lc.  */
142   int reg_save_gp;              /* save register for gp.  */
143   int n_input_regs;             /* number of input registers used.  */
144   int n_local_regs;             /* number of local registers used.  */
145   int n_output_regs;            /* number of output registers used.  */
146   int n_rotate_regs;            /* number of rotating registers used.  */
147
148   char need_regstk;             /* true if a .regstk directive needed.  */
149   char initialized;             /* true if the data is finalized.  */
150 };
151
152 /* Current frame information calculated by ia64_compute_frame_size.  */
153 static struct ia64_frame_info current_frame_info;
154 \f
155 static int ia64_first_cycle_multipass_dfa_lookahead (void);
156 static void ia64_dependencies_evaluation_hook (rtx, rtx);
157 static void ia64_init_dfa_pre_cycle_insn (void);
158 static rtx ia64_dfa_pre_cycle_insn (void);
159 static int ia64_first_cycle_multipass_dfa_lookahead_guard (rtx);
160 static int ia64_dfa_new_cycle (FILE *, int, rtx, int, int, int *);
161 static rtx gen_tls_get_addr (void);
162 static rtx gen_thread_pointer (void);
163 static int find_gr_spill (int);
164 static int next_scratch_gr_reg (void);
165 static void mark_reg_gr_used_mask (rtx, void *);
166 static void ia64_compute_frame_size (HOST_WIDE_INT);
167 static void setup_spill_pointers (int, rtx, HOST_WIDE_INT);
168 static void finish_spill_pointers (void);
169 static rtx spill_restore_mem (rtx, HOST_WIDE_INT);
170 static void do_spill (rtx (*)(rtx, rtx, rtx), rtx, HOST_WIDE_INT, rtx);
171 static void do_restore (rtx (*)(rtx, rtx, rtx), rtx, HOST_WIDE_INT);
172 static rtx gen_movdi_x (rtx, rtx, rtx);
173 static rtx gen_fr_spill_x (rtx, rtx, rtx);
174 static rtx gen_fr_restore_x (rtx, rtx, rtx);
175
176 static enum machine_mode hfa_element_mode (tree, bool);
177 static void ia64_setup_incoming_varargs (CUMULATIVE_ARGS *, enum machine_mode,
178                                          tree, int *, int);
179 static bool ia64_pass_by_reference (CUMULATIVE_ARGS *, enum machine_mode,
180                                     tree, bool);
181 static int ia64_arg_partial_bytes (CUMULATIVE_ARGS *, enum machine_mode,
182                                    tree, bool);
183 static bool ia64_function_ok_for_sibcall (tree, tree);
184 static bool ia64_return_in_memory (tree, tree);
185 static bool ia64_rtx_costs (rtx, int, int, int *);
186 static void fix_range (const char *);
187 static bool ia64_handle_option (size_t, const char *, int);
188 static struct machine_function * ia64_init_machine_status (void);
189 static void emit_insn_group_barriers (FILE *);
190 static void emit_all_insn_group_barriers (FILE *);
191 static void final_emit_insn_group_barriers (FILE *);
192 static void emit_predicate_relation_info (void);
193 static void ia64_reorg (void);
194 static bool ia64_in_small_data_p (tree);
195 static void process_epilogue (void);
196 static int process_set (FILE *, rtx);
197
198 static bool ia64_assemble_integer (rtx, unsigned int, int);
199 static void ia64_output_function_prologue (FILE *, HOST_WIDE_INT);
200 static void ia64_output_function_epilogue (FILE *, HOST_WIDE_INT);
201 static void ia64_output_function_end_prologue (FILE *);
202
203 static int ia64_issue_rate (void);
204 static int ia64_adjust_cost (rtx, rtx, rtx, int);
205 static void ia64_sched_init (FILE *, int, int);
206 static void ia64_sched_finish (FILE *, int);
207 static int ia64_dfa_sched_reorder (FILE *, int, rtx *, int *, int, int);
208 static int ia64_sched_reorder (FILE *, int, rtx *, int *, int);
209 static int ia64_sched_reorder2 (FILE *, int, rtx *, int *, int);
210 static int ia64_variable_issue (FILE *, int, rtx, int);
211
212 static struct bundle_state *get_free_bundle_state (void);
213 static void free_bundle_state (struct bundle_state *);
214 static void initiate_bundle_states (void);
215 static void finish_bundle_states (void);
216 static unsigned bundle_state_hash (const void *);
217 static int bundle_state_eq_p (const void *, const void *);
218 static int insert_bundle_state (struct bundle_state *);
219 static void initiate_bundle_state_table (void);
220 static void finish_bundle_state_table (void);
221 static int try_issue_nops (struct bundle_state *, int);
222 static int try_issue_insn (struct bundle_state *, rtx);
223 static void issue_nops_and_insn (struct bundle_state *, int, rtx, int, int);
224 static int get_max_pos (state_t);
225 static int get_template (state_t, int);
226
227 static rtx get_next_important_insn (rtx, rtx);
228 static void bundling (FILE *, int, rtx, rtx);
229
230 static void ia64_output_mi_thunk (FILE *, tree, HOST_WIDE_INT,
231                                   HOST_WIDE_INT, tree);
232 static void ia64_file_start (void);
233
234 static void ia64_select_rtx_section (enum machine_mode, rtx,
235                                      unsigned HOST_WIDE_INT);
236 static void ia64_output_dwarf_dtprel (FILE *, int, rtx)
237      ATTRIBUTE_UNUSED;
238 static void ia64_rwreloc_select_section (tree, int, unsigned HOST_WIDE_INT)
239      ATTRIBUTE_UNUSED;
240 static void ia64_rwreloc_unique_section (tree, int)
241      ATTRIBUTE_UNUSED;
242 static void ia64_rwreloc_select_rtx_section (enum machine_mode, rtx,
243                                              unsigned HOST_WIDE_INT)
244      ATTRIBUTE_UNUSED;
245 static unsigned int ia64_section_type_flags (tree, const char *, int);
246 static void ia64_hpux_add_extern_decl (tree decl)
247      ATTRIBUTE_UNUSED;
248 static void ia64_hpux_file_end (void)
249      ATTRIBUTE_UNUSED;
250 static void ia64_init_libfuncs (void)
251      ATTRIBUTE_UNUSED;
252 static void ia64_hpux_init_libfuncs (void)
253      ATTRIBUTE_UNUSED;
254 static void ia64_sysv4_init_libfuncs (void)
255      ATTRIBUTE_UNUSED;
256 static void ia64_vms_init_libfuncs (void)
257      ATTRIBUTE_UNUSED;
258
259 static tree ia64_handle_model_attribute (tree *, tree, tree, int, bool *);
260 static void ia64_encode_section_info (tree, rtx, int);
261 static rtx ia64_struct_value_rtx (tree, int);
262 static tree ia64_gimplify_va_arg (tree, tree, tree *, tree *);
263 static bool ia64_scalar_mode_supported_p (enum machine_mode mode);
264 static bool ia64_vector_mode_supported_p (enum machine_mode mode);
265 static bool ia64_cannot_force_const_mem (rtx);
266 static const char *ia64_mangle_fundamental_type (tree);
267 static const char *ia64_invalid_conversion (tree, tree);
268 static const char *ia64_invalid_unary_op (int, tree);
269 static const char *ia64_invalid_binary_op (int, tree, tree);
270 \f
271 /* Table of valid machine attributes.  */
272 static const struct attribute_spec ia64_attribute_table[] =
273 {
274   /* { name, min_len, max_len, decl_req, type_req, fn_type_req, handler } */
275   { "syscall_linkage", 0, 0, false, true,  true,  NULL },
276   { "model",           1, 1, true, false, false, ia64_handle_model_attribute },
277   { NULL,              0, 0, false, false, false, NULL }
278 };
279
280 /* Initialize the GCC target structure.  */
281 #undef TARGET_ATTRIBUTE_TABLE
282 #define TARGET_ATTRIBUTE_TABLE ia64_attribute_table
283
284 #undef TARGET_INIT_BUILTINS
285 #define TARGET_INIT_BUILTINS ia64_init_builtins
286
287 #undef TARGET_EXPAND_BUILTIN
288 #define TARGET_EXPAND_BUILTIN ia64_expand_builtin
289
290 #undef TARGET_ASM_BYTE_OP
291 #define TARGET_ASM_BYTE_OP "\tdata1\t"
292 #undef TARGET_ASM_ALIGNED_HI_OP
293 #define TARGET_ASM_ALIGNED_HI_OP "\tdata2\t"
294 #undef TARGET_ASM_ALIGNED_SI_OP
295 #define TARGET_ASM_ALIGNED_SI_OP "\tdata4\t"
296 #undef TARGET_ASM_ALIGNED_DI_OP
297 #define TARGET_ASM_ALIGNED_DI_OP "\tdata8\t"
298 #undef TARGET_ASM_UNALIGNED_HI_OP
299 #define TARGET_ASM_UNALIGNED_HI_OP "\tdata2.ua\t"
300 #undef TARGET_ASM_UNALIGNED_SI_OP
301 #define TARGET_ASM_UNALIGNED_SI_OP "\tdata4.ua\t"
302 #undef TARGET_ASM_UNALIGNED_DI_OP
303 #define TARGET_ASM_UNALIGNED_DI_OP "\tdata8.ua\t"
304 #undef TARGET_ASM_INTEGER
305 #define TARGET_ASM_INTEGER ia64_assemble_integer
306
307 #undef TARGET_ASM_FUNCTION_PROLOGUE
308 #define TARGET_ASM_FUNCTION_PROLOGUE ia64_output_function_prologue
309 #undef TARGET_ASM_FUNCTION_END_PROLOGUE
310 #define TARGET_ASM_FUNCTION_END_PROLOGUE ia64_output_function_end_prologue
311 #undef TARGET_ASM_FUNCTION_EPILOGUE
312 #define TARGET_ASM_FUNCTION_EPILOGUE ia64_output_function_epilogue
313
314 #undef TARGET_IN_SMALL_DATA_P
315 #define TARGET_IN_SMALL_DATA_P  ia64_in_small_data_p
316
317 #undef TARGET_SCHED_ADJUST_COST
318 #define TARGET_SCHED_ADJUST_COST ia64_adjust_cost
319 #undef TARGET_SCHED_ISSUE_RATE
320 #define TARGET_SCHED_ISSUE_RATE ia64_issue_rate
321 #undef TARGET_SCHED_VARIABLE_ISSUE
322 #define TARGET_SCHED_VARIABLE_ISSUE ia64_variable_issue
323 #undef TARGET_SCHED_INIT
324 #define TARGET_SCHED_INIT ia64_sched_init
325 #undef TARGET_SCHED_FINISH
326 #define TARGET_SCHED_FINISH ia64_sched_finish
327 #undef TARGET_SCHED_REORDER
328 #define TARGET_SCHED_REORDER ia64_sched_reorder
329 #undef TARGET_SCHED_REORDER2
330 #define TARGET_SCHED_REORDER2 ia64_sched_reorder2
331
332 #undef TARGET_SCHED_DEPENDENCIES_EVALUATION_HOOK
333 #define TARGET_SCHED_DEPENDENCIES_EVALUATION_HOOK ia64_dependencies_evaluation_hook
334
335 #undef TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD
336 #define TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD ia64_first_cycle_multipass_dfa_lookahead
337
338 #undef TARGET_SCHED_INIT_DFA_PRE_CYCLE_INSN
339 #define TARGET_SCHED_INIT_DFA_PRE_CYCLE_INSN ia64_init_dfa_pre_cycle_insn
340 #undef TARGET_SCHED_DFA_PRE_CYCLE_INSN
341 #define TARGET_SCHED_DFA_PRE_CYCLE_INSN ia64_dfa_pre_cycle_insn
342
343 #undef TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD_GUARD
344 #define TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD_GUARD\
345   ia64_first_cycle_multipass_dfa_lookahead_guard
346
347 #undef TARGET_SCHED_DFA_NEW_CYCLE
348 #define TARGET_SCHED_DFA_NEW_CYCLE ia64_dfa_new_cycle
349
350 #undef TARGET_FUNCTION_OK_FOR_SIBCALL
351 #define TARGET_FUNCTION_OK_FOR_SIBCALL ia64_function_ok_for_sibcall
352 #undef TARGET_PASS_BY_REFERENCE
353 #define TARGET_PASS_BY_REFERENCE ia64_pass_by_reference
354 #undef TARGET_ARG_PARTIAL_BYTES
355 #define TARGET_ARG_PARTIAL_BYTES ia64_arg_partial_bytes
356
357 #undef TARGET_ASM_OUTPUT_MI_THUNK
358 #define TARGET_ASM_OUTPUT_MI_THUNK ia64_output_mi_thunk
359 #undef TARGET_ASM_CAN_OUTPUT_MI_THUNK
360 #define TARGET_ASM_CAN_OUTPUT_MI_THUNK hook_bool_tree_hwi_hwi_tree_true
361
362 #undef TARGET_ASM_FILE_START
363 #define TARGET_ASM_FILE_START ia64_file_start
364
365 #undef TARGET_RTX_COSTS
366 #define TARGET_RTX_COSTS ia64_rtx_costs
367 #undef TARGET_ADDRESS_COST
368 #define TARGET_ADDRESS_COST hook_int_rtx_0
369
370 #undef TARGET_MACHINE_DEPENDENT_REORG
371 #define TARGET_MACHINE_DEPENDENT_REORG ia64_reorg
372
373 #undef TARGET_ENCODE_SECTION_INFO
374 #define TARGET_ENCODE_SECTION_INFO ia64_encode_section_info
375
376 #undef  TARGET_SECTION_TYPE_FLAGS
377 #define TARGET_SECTION_TYPE_FLAGS  ia64_section_type_flags
378
379 #ifdef HAVE_AS_TLS
380 #undef TARGET_ASM_OUTPUT_DWARF_DTPREL
381 #define TARGET_ASM_OUTPUT_DWARF_DTPREL ia64_output_dwarf_dtprel
382 #endif
383
384 /* ??? ABI doesn't allow us to define this.  */
385 #if 0
386 #undef TARGET_PROMOTE_FUNCTION_ARGS
387 #define TARGET_PROMOTE_FUNCTION_ARGS hook_bool_tree_true
388 #endif
389
390 /* ??? ABI doesn't allow us to define this.  */
391 #if 0
392 #undef TARGET_PROMOTE_FUNCTION_RETURN
393 #define TARGET_PROMOTE_FUNCTION_RETURN hook_bool_tree_true
394 #endif
395
396 /* ??? Investigate.  */
397 #if 0
398 #undef TARGET_PROMOTE_PROTOTYPES
399 #define TARGET_PROMOTE_PROTOTYPES hook_bool_tree_true
400 #endif
401
402 #undef TARGET_STRUCT_VALUE_RTX
403 #define TARGET_STRUCT_VALUE_RTX ia64_struct_value_rtx
404 #undef TARGET_RETURN_IN_MEMORY
405 #define TARGET_RETURN_IN_MEMORY ia64_return_in_memory
406 #undef TARGET_SETUP_INCOMING_VARARGS
407 #define TARGET_SETUP_INCOMING_VARARGS ia64_setup_incoming_varargs
408 #undef TARGET_STRICT_ARGUMENT_NAMING
409 #define TARGET_STRICT_ARGUMENT_NAMING hook_bool_CUMULATIVE_ARGS_true
410 #undef TARGET_MUST_PASS_IN_STACK
411 #define TARGET_MUST_PASS_IN_STACK must_pass_in_stack_var_size
412
413 #undef TARGET_GIMPLIFY_VA_ARG_EXPR
414 #define TARGET_GIMPLIFY_VA_ARG_EXPR ia64_gimplify_va_arg
415
416 #undef TARGET_UNWIND_EMIT
417 #define TARGET_UNWIND_EMIT process_for_unwind_directive
418
419 #undef TARGET_SCALAR_MODE_SUPPORTED_P
420 #define TARGET_SCALAR_MODE_SUPPORTED_P ia64_scalar_mode_supported_p
421 #undef TARGET_VECTOR_MODE_SUPPORTED_P
422 #define TARGET_VECTOR_MODE_SUPPORTED_P ia64_vector_mode_supported_p
423
424 /* ia64 architecture manual 4.4.7: ... reads, writes, and flushes may occur
425    in an order different from the specified program order.  */
426 #undef TARGET_RELAXED_ORDERING
427 #define TARGET_RELAXED_ORDERING true
428
429 #undef TARGET_DEFAULT_TARGET_FLAGS
430 #define TARGET_DEFAULT_TARGET_FLAGS (TARGET_DEFAULT | TARGET_CPU_DEFAULT)
431 #undef TARGET_HANDLE_OPTION
432 #define TARGET_HANDLE_OPTION ia64_handle_option
433
434 #undef TARGET_CANNOT_FORCE_CONST_MEM
435 #define TARGET_CANNOT_FORCE_CONST_MEM ia64_cannot_force_const_mem
436
437 #undef TARGET_MANGLE_FUNDAMENTAL_TYPE
438 #define TARGET_MANGLE_FUNDAMENTAL_TYPE ia64_mangle_fundamental_type
439
440 #undef TARGET_INVALID_CONVERSION
441 #define TARGET_INVALID_CONVERSION ia64_invalid_conversion
442 #undef TARGET_INVALID_UNARY_OP
443 #define TARGET_INVALID_UNARY_OP ia64_invalid_unary_op
444 #undef TARGET_INVALID_BINARY_OP
445 #define TARGET_INVALID_BINARY_OP ia64_invalid_binary_op
446
447 struct gcc_target targetm = TARGET_INITIALIZER;
448 \f
449 typedef enum
450   {
451     ADDR_AREA_NORMAL,   /* normal address area */
452     ADDR_AREA_SMALL     /* addressable by "addl" (-2MB < addr < 2MB) */
453   }
454 ia64_addr_area;
455
456 static GTY(()) tree small_ident1;
457 static GTY(()) tree small_ident2;
458
459 static void
460 init_idents (void)
461 {
462   if (small_ident1 == 0)
463     {
464       small_ident1 = get_identifier ("small");
465       small_ident2 = get_identifier ("__small__");
466     }
467 }
468
469 /* Retrieve the address area that has been chosen for the given decl.  */
470
471 static ia64_addr_area
472 ia64_get_addr_area (tree decl)
473 {
474   tree model_attr;
475
476   model_attr = lookup_attribute ("model", DECL_ATTRIBUTES (decl));
477   if (model_attr)
478     {
479       tree id;
480
481       init_idents ();
482       id = TREE_VALUE (TREE_VALUE (model_attr));
483       if (id == small_ident1 || id == small_ident2)
484         return ADDR_AREA_SMALL;
485     }
486   return ADDR_AREA_NORMAL;
487 }
488
489 static tree
490 ia64_handle_model_attribute (tree *node, tree name, tree args,
491                              int flags ATTRIBUTE_UNUSED, bool *no_add_attrs)
492 {
493   ia64_addr_area addr_area = ADDR_AREA_NORMAL;
494   ia64_addr_area area;
495   tree arg, decl = *node;
496
497   init_idents ();
498   arg = TREE_VALUE (args);
499   if (arg == small_ident1 || arg == small_ident2)
500     {
501       addr_area = ADDR_AREA_SMALL;
502     }
503   else
504     {
505       warning (OPT_Wattributes, "invalid argument of %qs attribute",
506                IDENTIFIER_POINTER (name));
507       *no_add_attrs = true;
508     }
509
510   switch (TREE_CODE (decl))
511     {
512     case VAR_DECL:
513       if ((DECL_CONTEXT (decl) && TREE_CODE (DECL_CONTEXT (decl))
514            == FUNCTION_DECL)
515           && !TREE_STATIC (decl))
516         {
517           error ("%Jan address area attribute cannot be specified for "
518                  "local variables", decl);
519           *no_add_attrs = true;
520         }
521       area = ia64_get_addr_area (decl);
522       if (area != ADDR_AREA_NORMAL && addr_area != area)
523         {
524           error ("address area of %q+D conflicts with previous "
525                  "declaration", decl);
526           *no_add_attrs = true;
527         }
528       break;
529
530     case FUNCTION_DECL:
531       error ("%Jaddress area attribute cannot be specified for functions",
532              decl);
533       *no_add_attrs = true;
534       break;
535
536     default:
537       warning (OPT_Wattributes, "%qs attribute ignored",
538                IDENTIFIER_POINTER (name));
539       *no_add_attrs = true;
540       break;
541     }
542
543   return NULL_TREE;
544 }
545
546 static void
547 ia64_encode_addr_area (tree decl, rtx symbol)
548 {
549   int flags;
550
551   flags = SYMBOL_REF_FLAGS (symbol);
552   switch (ia64_get_addr_area (decl))
553     {
554     case ADDR_AREA_NORMAL: break;
555     case ADDR_AREA_SMALL: flags |= SYMBOL_FLAG_SMALL_ADDR; break;
556     default: gcc_unreachable ();
557     }
558   SYMBOL_REF_FLAGS (symbol) = flags;
559 }
560
561 static void
562 ia64_encode_section_info (tree decl, rtx rtl, int first)
563 {
564   default_encode_section_info (decl, rtl, first);
565
566   /* Careful not to prod global register variables.  */
567   if (TREE_CODE (decl) == VAR_DECL
568       && GET_CODE (DECL_RTL (decl)) == MEM
569       && GET_CODE (XEXP (DECL_RTL (decl), 0)) == SYMBOL_REF
570       && (TREE_STATIC (decl) || DECL_EXTERNAL (decl)))
571     ia64_encode_addr_area (decl, XEXP (rtl, 0));
572 }
573 \f
574 /* Implement CONST_OK_FOR_LETTER_P.  */
575
576 bool
577 ia64_const_ok_for_letter_p (HOST_WIDE_INT value, char c)
578 {
579   switch (c)
580     {
581     case 'I':
582       return CONST_OK_FOR_I (value);
583     case 'J':
584       return CONST_OK_FOR_J (value);
585     case 'K':
586       return CONST_OK_FOR_K (value);
587     case 'L':
588       return CONST_OK_FOR_L (value);
589     case 'M':
590       return CONST_OK_FOR_M (value);
591     case 'N':
592       return CONST_OK_FOR_N (value);
593     case 'O':
594       return CONST_OK_FOR_O (value);
595     case 'P':
596       return CONST_OK_FOR_P (value);
597     default:
598       return false;
599     }
600 }
601
602 /* Implement CONST_DOUBLE_OK_FOR_LETTER_P.  */
603
604 bool
605 ia64_const_double_ok_for_letter_p (rtx value, char c)
606 {
607   switch (c)
608     {
609     case 'G':
610       return CONST_DOUBLE_OK_FOR_G (value);
611     default:
612       return false;
613     }
614 }
615
616 /* Implement EXTRA_CONSTRAINT.  */
617
618 bool
619 ia64_extra_constraint (rtx value, char c)
620 {
621   switch (c)
622     {
623     case 'Q':
624       /* Non-volatile memory for FP_REG loads/stores.  */
625       return memory_operand(value, VOIDmode) && !MEM_VOLATILE_P (value);
626
627     case 'R':
628       /* 1..4 for shladd arguments.  */
629       return (GET_CODE (value) == CONST_INT
630               && INTVAL (value) >= 1 && INTVAL (value) <= 4);
631
632     case 'S':
633       /* Non-post-inc memory for asms and other unsavory creatures.  */
634       return (GET_CODE (value) == MEM
635               && GET_RTX_CLASS (GET_CODE (XEXP (value, 0))) != RTX_AUTOINC
636               && (reload_in_progress || memory_operand (value, VOIDmode)));
637
638     case 'T':
639       /* Symbol ref to small-address-area.  */
640       return small_addr_symbolic_operand (value, VOIDmode);
641
642     case 'U':
643       /* Vector zero.  */
644       return value == CONST0_RTX (GET_MODE (value));
645
646     case 'W':
647       /* An integer vector, such that conversion to an integer yields a
648          value appropriate for an integer 'J' constraint.  */
649       if (GET_CODE (value) == CONST_VECTOR
650           && GET_MODE_CLASS (GET_MODE (value)) == MODE_VECTOR_INT)
651         {
652           value = simplify_subreg (DImode, value, GET_MODE (value), 0);
653           return ia64_const_ok_for_letter_p (INTVAL (value), 'J');
654         }
655       return false;
656
657     case 'Y':
658       /* A V2SF vector containing elements that satisfy 'G'.  */
659       return
660         (GET_CODE (value) == CONST_VECTOR
661          && GET_MODE (value) == V2SFmode
662          && ia64_const_double_ok_for_letter_p (XVECEXP (value, 0, 0), 'G')
663          && ia64_const_double_ok_for_letter_p (XVECEXP (value, 0, 1), 'G'));
664
665     default:
666       return false;
667     }
668 }
669 \f
670 /* Return 1 if the operands of a move are ok.  */
671
672 int
673 ia64_move_ok (rtx dst, rtx src)
674 {
675   /* If we're under init_recog_no_volatile, we'll not be able to use
676      memory_operand.  So check the code directly and don't worry about
677      the validity of the underlying address, which should have been
678      checked elsewhere anyway.  */
679   if (GET_CODE (dst) != MEM)
680     return 1;
681   if (GET_CODE (src) == MEM)
682     return 0;
683   if (register_operand (src, VOIDmode))
684     return 1;
685
686   /* Otherwise, this must be a constant, and that either 0 or 0.0 or 1.0.  */
687   if (INTEGRAL_MODE_P (GET_MODE (dst)))
688     return src == const0_rtx;
689   else
690     return GET_CODE (src) == CONST_DOUBLE && CONST_DOUBLE_OK_FOR_G (src);
691 }
692
693 int
694 addp4_optimize_ok (rtx op1, rtx op2)
695 {
696   return (basereg_operand (op1, GET_MODE(op1)) !=
697           basereg_operand (op2, GET_MODE(op2)));
698 }
699
700 /* Check if OP is a mask suitable for use with SHIFT in a dep.z instruction.
701    Return the length of the field, or <= 0 on failure.  */
702
703 int
704 ia64_depz_field_mask (rtx rop, rtx rshift)
705 {
706   unsigned HOST_WIDE_INT op = INTVAL (rop);
707   unsigned HOST_WIDE_INT shift = INTVAL (rshift);
708
709   /* Get rid of the zero bits we're shifting in.  */
710   op >>= shift;
711
712   /* We must now have a solid block of 1's at bit 0.  */
713   return exact_log2 (op + 1);
714 }
715
716 /* Return the TLS model to use for ADDR.  */
717
718 static enum tls_model
719 tls_symbolic_operand_type (rtx addr)
720 {
721   enum tls_model tls_kind = 0;
722
723   if (GET_CODE (addr) == CONST)
724     {
725       if (GET_CODE (XEXP (addr, 0)) == PLUS
726           && GET_CODE (XEXP (XEXP (addr, 0), 0)) == SYMBOL_REF)
727         tls_kind = SYMBOL_REF_TLS_MODEL (XEXP (XEXP (addr, 0), 0));
728     }
729   else if (GET_CODE (addr) == SYMBOL_REF)
730     tls_kind = SYMBOL_REF_TLS_MODEL (addr);
731
732   return tls_kind;
733 }
734
735 /* Return true if X is a constant that is valid for some immediate
736    field in an instruction.  */
737
738 bool
739 ia64_legitimate_constant_p (rtx x)
740 {
741   switch (GET_CODE (x))
742     {
743     case CONST_INT:
744     case LABEL_REF:
745       return true;
746
747     case CONST_DOUBLE:
748       if (GET_MODE (x) == VOIDmode)
749         return true;
750       return CONST_DOUBLE_OK_FOR_G (x);
751
752     case CONST:
753     case SYMBOL_REF:
754       return tls_symbolic_operand_type (x) == 0;
755
756     case CONST_VECTOR:
757       {
758         enum machine_mode mode = GET_MODE (x);
759
760         if (mode == V2SFmode)
761           return ia64_extra_constraint (x, 'Y');
762
763         return (GET_MODE_CLASS (mode) == MODE_VECTOR_INT
764                 && GET_MODE_SIZE (mode) <= 8);
765       }
766
767     default:
768       return false;
769     }
770 }
771
772 /* Don't allow TLS addresses to get spilled to memory.  */
773
774 static bool
775 ia64_cannot_force_const_mem (rtx x)
776 {
777   return tls_symbolic_operand_type (x) != 0;
778 }
779
780 /* Expand a symbolic constant load.  */
781
782 bool
783 ia64_expand_load_address (rtx dest, rtx src)
784 {
785   gcc_assert (GET_CODE (dest) == REG);
786
787   /* ILP32 mode still loads 64-bits of data from the GOT.  This avoids
788      having to pointer-extend the value afterward.  Other forms of address
789      computation below are also more natural to compute as 64-bit quantities.
790      If we've been given an SImode destination register, change it.  */
791   if (GET_MODE (dest) != Pmode)
792     dest = gen_rtx_REG_offset (dest, Pmode, REGNO (dest), 0);
793
794   if (TARGET_NO_PIC)
795     return false;
796   if (small_addr_symbolic_operand (src, VOIDmode))
797     return false;
798
799   if (TARGET_AUTO_PIC)
800     emit_insn (gen_load_gprel64 (dest, src));
801   else if (GET_CODE (src) == SYMBOL_REF && SYMBOL_REF_FUNCTION_P (src))
802     emit_insn (gen_load_fptr (dest, src));
803   else if (sdata_symbolic_operand (src, VOIDmode))
804     emit_insn (gen_load_gprel (dest, src));
805   else
806     {
807       HOST_WIDE_INT addend = 0;
808       rtx tmp;
809
810       /* We did split constant offsets in ia64_expand_move, and we did try
811          to keep them split in move_operand, but we also allowed reload to
812          rematerialize arbitrary constants rather than spill the value to
813          the stack and reload it.  So we have to be prepared here to split
814          them apart again.  */
815       if (GET_CODE (src) == CONST)
816         {
817           HOST_WIDE_INT hi, lo;
818
819           hi = INTVAL (XEXP (XEXP (src, 0), 1));
820           lo = ((hi & 0x3fff) ^ 0x2000) - 0x2000;
821           hi = hi - lo;
822
823           if (lo != 0)
824             {
825               addend = lo;
826               src = plus_constant (XEXP (XEXP (src, 0), 0), hi);
827             }
828         }
829
830       tmp = gen_rtx_HIGH (Pmode, src);
831       tmp = gen_rtx_PLUS (Pmode, tmp, pic_offset_table_rtx);
832       emit_insn (gen_rtx_SET (VOIDmode, dest, tmp));
833
834       tmp = gen_rtx_LO_SUM (Pmode, dest, src);
835       emit_insn (gen_rtx_SET (VOIDmode, dest, tmp));
836
837       if (addend)
838         {
839           tmp = gen_rtx_PLUS (Pmode, dest, GEN_INT (addend));
840           emit_insn (gen_rtx_SET (VOIDmode, dest, tmp));
841         }
842     }
843
844   return true;
845 }
846
847 static GTY(()) rtx gen_tls_tga;
848 static rtx
849 gen_tls_get_addr (void)
850 {
851   if (!gen_tls_tga)
852     gen_tls_tga = init_one_libfunc ("__tls_get_addr");
853   return gen_tls_tga;
854 }
855
856 static GTY(()) rtx thread_pointer_rtx;
857 static rtx
858 gen_thread_pointer (void)
859 {
860   if (!thread_pointer_rtx)
861     thread_pointer_rtx = gen_rtx_REG (Pmode, 13);
862   return thread_pointer_rtx;
863 }
864
865 static rtx
866 ia64_expand_tls_address (enum tls_model tls_kind, rtx op0, rtx op1,
867                          HOST_WIDE_INT addend)
868 {
869   rtx tga_op1, tga_op2, tga_ret, tga_eqv, tmp, insns;
870   rtx orig_op0 = op0, orig_op1 = op1;
871   HOST_WIDE_INT addend_lo, addend_hi;
872
873   addend_lo = ((addend & 0x3fff) ^ 0x2000) - 0x2000;
874   addend_hi = addend - addend_lo;
875
876   switch (tls_kind)
877     {
878     case TLS_MODEL_GLOBAL_DYNAMIC:
879       start_sequence ();
880
881       tga_op1 = gen_reg_rtx (Pmode);
882       emit_insn (gen_load_dtpmod (tga_op1, op1));
883
884       tga_op2 = gen_reg_rtx (Pmode);
885       emit_insn (gen_load_dtprel (tga_op2, op1));
886
887       tga_ret = emit_library_call_value (gen_tls_get_addr (), NULL_RTX,
888                                          LCT_CONST, Pmode, 2, tga_op1,
889                                          Pmode, tga_op2, Pmode);
890
891       insns = get_insns ();
892       end_sequence ();
893
894       if (GET_MODE (op0) != Pmode)
895         op0 = tga_ret;
896       emit_libcall_block (insns, op0, tga_ret, op1);
897       break;
898
899     case TLS_MODEL_LOCAL_DYNAMIC:
900       /* ??? This isn't the completely proper way to do local-dynamic
901          If the call to __tls_get_addr is used only by a single symbol,
902          then we should (somehow) move the dtprel to the second arg
903          to avoid the extra add.  */
904       start_sequence ();
905
906       tga_op1 = gen_reg_rtx (Pmode);
907       emit_insn (gen_load_dtpmod (tga_op1, op1));
908
909       tga_op2 = const0_rtx;
910
911       tga_ret = emit_library_call_value (gen_tls_get_addr (), NULL_RTX,
912                                          LCT_CONST, Pmode, 2, tga_op1,
913                                          Pmode, tga_op2, Pmode);
914
915       insns = get_insns ();
916       end_sequence ();
917
918       tga_eqv = gen_rtx_UNSPEC (Pmode, gen_rtvec (1, const0_rtx),
919                                 UNSPEC_LD_BASE);
920       tmp = gen_reg_rtx (Pmode);
921       emit_libcall_block (insns, tmp, tga_ret, tga_eqv);
922
923       if (!register_operand (op0, Pmode))
924         op0 = gen_reg_rtx (Pmode);
925       if (TARGET_TLS64)
926         {
927           emit_insn (gen_load_dtprel (op0, op1));
928           emit_insn (gen_adddi3 (op0, tmp, op0));
929         }
930       else
931         emit_insn (gen_add_dtprel (op0, op1, tmp));
932       break;
933
934     case TLS_MODEL_INITIAL_EXEC:
935       op1 = plus_constant (op1, addend_hi);
936       addend = addend_lo;
937
938       tmp = gen_reg_rtx (Pmode);
939       emit_insn (gen_load_tprel (tmp, op1));
940
941       if (!register_operand (op0, Pmode))
942         op0 = gen_reg_rtx (Pmode);
943       emit_insn (gen_adddi3 (op0, tmp, gen_thread_pointer ()));
944       break;
945
946     case TLS_MODEL_LOCAL_EXEC:
947       if (!register_operand (op0, Pmode))
948         op0 = gen_reg_rtx (Pmode);
949
950       op1 = orig_op1;
951       addend = 0;
952       if (TARGET_TLS64)
953         {
954           emit_insn (gen_load_tprel (op0, op1));
955           emit_insn (gen_adddi3 (op0, op0, gen_thread_pointer ()));
956         }
957       else
958         emit_insn (gen_add_tprel (op0, op1, gen_thread_pointer ()));
959       break;
960
961     default:
962       gcc_unreachable ();
963     }
964
965   if (addend)
966     op0 = expand_simple_binop (Pmode, PLUS, op0, GEN_INT (addend),
967                                orig_op0, 1, OPTAB_DIRECT);
968   if (orig_op0 == op0)
969     return NULL_RTX;
970   if (GET_MODE (orig_op0) == Pmode)
971     return op0;
972   return gen_lowpart (GET_MODE (orig_op0), op0);
973 }
974
975 rtx
976 ia64_expand_move (rtx op0, rtx op1)
977 {
978   enum machine_mode mode = GET_MODE (op0);
979
980   if (!reload_in_progress && !reload_completed && !ia64_move_ok (op0, op1))
981     op1 = force_reg (mode, op1);
982
983   if ((mode == Pmode || mode == ptr_mode) && symbolic_operand (op1, VOIDmode))
984     {
985       HOST_WIDE_INT addend = 0;
986       enum tls_model tls_kind;
987       rtx sym = op1;
988
989       if (GET_CODE (op1) == CONST
990           && GET_CODE (XEXP (op1, 0)) == PLUS
991           && GET_CODE (XEXP (XEXP (op1, 0), 1)) == CONST_INT)
992         {
993           addend = INTVAL (XEXP (XEXP (op1, 0), 1));
994           sym = XEXP (XEXP (op1, 0), 0);
995         }
996
997       tls_kind = tls_symbolic_operand_type (sym);
998       if (tls_kind)
999         return ia64_expand_tls_address (tls_kind, op0, sym, addend);
1000
1001       if (any_offset_symbol_operand (sym, mode))
1002         addend = 0;
1003       else if (aligned_offset_symbol_operand (sym, mode))
1004         {
1005           HOST_WIDE_INT addend_lo, addend_hi;
1006               
1007           addend_lo = ((addend & 0x3fff) ^ 0x2000) - 0x2000;
1008           addend_hi = addend - addend_lo;
1009
1010           if (addend_lo != 0)
1011             {
1012               op1 = plus_constant (sym, addend_hi);
1013               addend = addend_lo;
1014             }
1015           else
1016             addend = 0;
1017         }
1018       else
1019         op1 = sym;
1020
1021       if (reload_completed)
1022         {
1023           /* We really should have taken care of this offset earlier.  */
1024           gcc_assert (addend == 0);
1025           if (ia64_expand_load_address (op0, op1))
1026             return NULL_RTX;
1027         }
1028
1029       if (addend)
1030         {
1031           rtx subtarget = no_new_pseudos ? op0 : gen_reg_rtx (mode);
1032
1033           emit_insn (gen_rtx_SET (VOIDmode, subtarget, op1));
1034
1035           op1 = expand_simple_binop (mode, PLUS, subtarget,
1036                                      GEN_INT (addend), op0, 1, OPTAB_DIRECT);
1037           if (op0 == op1)
1038             return NULL_RTX;
1039         }
1040     }
1041
1042   return op1;
1043 }
1044
1045 /* Split a move from OP1 to OP0 conditional on COND.  */
1046
1047 void
1048 ia64_emit_cond_move (rtx op0, rtx op1, rtx cond)
1049 {
1050   rtx insn, first = get_last_insn ();
1051
1052   emit_move_insn (op0, op1);
1053
1054   for (insn = get_last_insn (); insn != first; insn = PREV_INSN (insn))
1055     if (INSN_P (insn))
1056       PATTERN (insn) = gen_rtx_COND_EXEC (VOIDmode, copy_rtx (cond),
1057                                           PATTERN (insn));
1058 }
1059
1060 /* Split a post-reload TImode or TFmode reference into two DImode
1061    components.  This is made extra difficult by the fact that we do
1062    not get any scratch registers to work with, because reload cannot
1063    be prevented from giving us a scratch that overlaps the register
1064    pair involved.  So instead, when addressing memory, we tweak the
1065    pointer register up and back down with POST_INCs.  Or up and not
1066    back down when we can get away with it.
1067
1068    REVERSED is true when the loads must be done in reversed order
1069    (high word first) for correctness.  DEAD is true when the pointer
1070    dies with the second insn we generate and therefore the second
1071    address must not carry a postmodify.
1072
1073    May return an insn which is to be emitted after the moves.  */
1074
1075 static rtx
1076 ia64_split_tmode (rtx out[2], rtx in, bool reversed, bool dead)
1077 {
1078   rtx fixup = 0;
1079
1080   switch (GET_CODE (in))
1081     {
1082     case REG:
1083       out[reversed] = gen_rtx_REG (DImode, REGNO (in));
1084       out[!reversed] = gen_rtx_REG (DImode, REGNO (in) + 1);
1085       break;
1086
1087     case CONST_INT:
1088     case CONST_DOUBLE:
1089       /* Cannot occur reversed.  */
1090       gcc_assert (!reversed);
1091       
1092       if (GET_MODE (in) != TFmode)
1093         split_double (in, &out[0], &out[1]);
1094       else
1095         /* split_double does not understand how to split a TFmode
1096            quantity into a pair of DImode constants.  */
1097         {
1098           REAL_VALUE_TYPE r;
1099           unsigned HOST_WIDE_INT p[2];
1100           long l[4];  /* TFmode is 128 bits */
1101
1102           REAL_VALUE_FROM_CONST_DOUBLE (r, in);
1103           real_to_target (l, &r, TFmode);
1104
1105           if (FLOAT_WORDS_BIG_ENDIAN)
1106             {
1107               p[0] = (((unsigned HOST_WIDE_INT) l[0]) << 32) + l[1];
1108               p[1] = (((unsigned HOST_WIDE_INT) l[2]) << 32) + l[3];
1109             }
1110           else
1111             {
1112               p[0] = (((unsigned HOST_WIDE_INT) l[3]) << 32) + l[2];
1113               p[1] = (((unsigned HOST_WIDE_INT) l[1]) << 32) + l[0];
1114             }
1115           out[0] = GEN_INT (p[0]);
1116           out[1] = GEN_INT (p[1]);
1117         }
1118       break;
1119
1120     case MEM:
1121       {
1122         rtx base = XEXP (in, 0);
1123         rtx offset;
1124
1125         switch (GET_CODE (base))
1126           {
1127           case REG:
1128             if (!reversed)
1129               {
1130                 out[0] = adjust_automodify_address
1131                   (in, DImode, gen_rtx_POST_INC (Pmode, base), 0);
1132                 out[1] = adjust_automodify_address
1133                   (in, DImode, dead ? 0 : gen_rtx_POST_DEC (Pmode, base), 8);
1134               }
1135             else
1136               {
1137                 /* Reversal requires a pre-increment, which can only
1138                    be done as a separate insn.  */
1139                 emit_insn (gen_adddi3 (base, base, GEN_INT (8)));
1140                 out[0] = adjust_automodify_address
1141                   (in, DImode, gen_rtx_POST_DEC (Pmode, base), 8);
1142                 out[1] = adjust_address (in, DImode, 0);
1143               }
1144             break;
1145
1146           case POST_INC:
1147             gcc_assert (!reversed && !dead);
1148             
1149             /* Just do the increment in two steps.  */
1150             out[0] = adjust_automodify_address (in, DImode, 0, 0);
1151             out[1] = adjust_automodify_address (in, DImode, 0, 8);
1152             break;
1153
1154           case POST_DEC:
1155             gcc_assert (!reversed && !dead);
1156             
1157             /* Add 8, subtract 24.  */
1158             base = XEXP (base, 0);
1159             out[0] = adjust_automodify_address
1160               (in, DImode, gen_rtx_POST_INC (Pmode, base), 0);
1161             out[1] = adjust_automodify_address
1162               (in, DImode,
1163                gen_rtx_POST_MODIFY (Pmode, base, plus_constant (base, -24)),
1164                8);
1165             break;
1166
1167           case POST_MODIFY:
1168             gcc_assert (!reversed && !dead);
1169
1170             /* Extract and adjust the modification.  This case is
1171                trickier than the others, because we might have an
1172                index register, or we might have a combined offset that
1173                doesn't fit a signed 9-bit displacement field.  We can
1174                assume the incoming expression is already legitimate.  */
1175             offset = XEXP (base, 1);
1176             base = XEXP (base, 0);
1177
1178             out[0] = adjust_automodify_address
1179               (in, DImode, gen_rtx_POST_INC (Pmode, base), 0);
1180
1181             if (GET_CODE (XEXP (offset, 1)) == REG)
1182               {
1183                 /* Can't adjust the postmodify to match.  Emit the
1184                    original, then a separate addition insn.  */
1185                 out[1] = adjust_automodify_address (in, DImode, 0, 8);
1186                 fixup = gen_adddi3 (base, base, GEN_INT (-8));
1187               }
1188             else
1189               {
1190                 gcc_assert (GET_CODE (XEXP (offset, 1)) == CONST_INT);
1191                 if (INTVAL (XEXP (offset, 1)) < -256 + 8)
1192                   {
1193                     /* Again the postmodify cannot be made to match,
1194                        but in this case it's more efficient to get rid
1195                        of the postmodify entirely and fix up with an
1196                        add insn.  */
1197                     out[1] = adjust_automodify_address (in, DImode, base, 8);
1198                     fixup = gen_adddi3
1199                       (base, base, GEN_INT (INTVAL (XEXP (offset, 1)) - 8));
1200                   }
1201                 else
1202                   {
1203                     /* Combined offset still fits in the displacement field.
1204                        (We cannot overflow it at the high end.)  */
1205                     out[1] = adjust_automodify_address
1206                       (in, DImode, gen_rtx_POST_MODIFY
1207                        (Pmode, base, gen_rtx_PLUS
1208                         (Pmode, base,
1209                          GEN_INT (INTVAL (XEXP (offset, 1)) - 8))),
1210                        8);
1211                   }
1212               }
1213             break;
1214
1215           default:
1216             gcc_unreachable ();
1217           }
1218         break;
1219       }
1220
1221     default:
1222       gcc_unreachable ();
1223     }
1224
1225   return fixup;
1226 }
1227
1228 /* Split a TImode or TFmode move instruction after reload.
1229    This is used by *movtf_internal and *movti_internal.  */
1230 void
1231 ia64_split_tmode_move (rtx operands[])
1232 {
1233   rtx in[2], out[2], insn;
1234   rtx fixup[2];
1235   bool dead = false;
1236   bool reversed = false;
1237
1238   /* It is possible for reload to decide to overwrite a pointer with
1239      the value it points to.  In that case we have to do the loads in
1240      the appropriate order so that the pointer is not destroyed too
1241      early.  Also we must not generate a postmodify for that second
1242      load, or rws_access_regno will die.  */
1243   if (GET_CODE (operands[1]) == MEM
1244       && reg_overlap_mentioned_p (operands[0], operands[1]))
1245     {
1246       rtx base = XEXP (operands[1], 0);
1247       while (GET_CODE (base) != REG)
1248         base = XEXP (base, 0);
1249
1250       if (REGNO (base) == REGNO (operands[0]))
1251         reversed = true;
1252       dead = true;
1253     }
1254   /* Another reason to do the moves in reversed order is if the first
1255      element of the target register pair is also the second element of
1256      the source register pair.  */
1257   if (GET_CODE (operands[0]) == REG && GET_CODE (operands[1]) == REG
1258       && REGNO (operands[0]) == REGNO (operands[1]) + 1)
1259     reversed = true;
1260
1261   fixup[0] = ia64_split_tmode (in, operands[1], reversed, dead);
1262   fixup[1] = ia64_split_tmode (out, operands[0], reversed, dead);
1263
1264 #define MAYBE_ADD_REG_INC_NOTE(INSN, EXP)                               \
1265   if (GET_CODE (EXP) == MEM                                             \
1266       && (GET_CODE (XEXP (EXP, 0)) == POST_MODIFY                       \
1267           || GET_CODE (XEXP (EXP, 0)) == POST_INC                       \
1268           || GET_CODE (XEXP (EXP, 0)) == POST_DEC))                     \
1269     REG_NOTES (INSN) = gen_rtx_EXPR_LIST (REG_INC,                      \
1270                                           XEXP (XEXP (EXP, 0), 0),      \
1271                                           REG_NOTES (INSN))
1272
1273   insn = emit_insn (gen_rtx_SET (VOIDmode, out[0], in[0]));
1274   MAYBE_ADD_REG_INC_NOTE (insn, in[0]);
1275   MAYBE_ADD_REG_INC_NOTE (insn, out[0]);
1276
1277   insn = emit_insn (gen_rtx_SET (VOIDmode, out[1], in[1]));
1278   MAYBE_ADD_REG_INC_NOTE (insn, in[1]);
1279   MAYBE_ADD_REG_INC_NOTE (insn, out[1]);
1280
1281   if (fixup[0])
1282     emit_insn (fixup[0]);
1283   if (fixup[1])
1284     emit_insn (fixup[1]);
1285
1286 #undef MAYBE_ADD_REG_INC_NOTE
1287 }
1288
1289 /* ??? Fixing GR->FR XFmode moves during reload is hard.  You need to go
1290    through memory plus an extra GR scratch register.  Except that you can
1291    either get the first from SECONDARY_MEMORY_NEEDED or the second from
1292    SECONDARY_RELOAD_CLASS, but not both.
1293
1294    We got into problems in the first place by allowing a construct like
1295    (subreg:XF (reg:TI)), which we got from a union containing a long double.
1296    This solution attempts to prevent this situation from occurring.  When
1297    we see something like the above, we spill the inner register to memory.  */
1298
1299 static rtx
1300 spill_xfmode_rfmode_operand (rtx in, int force, enum machine_mode mode)
1301 {
1302   if (GET_CODE (in) == SUBREG
1303       && GET_MODE (SUBREG_REG (in)) == TImode
1304       && GET_CODE (SUBREG_REG (in)) == REG)
1305     {
1306       rtx memt = assign_stack_temp (TImode, 16, 0);
1307       emit_move_insn (memt, SUBREG_REG (in));
1308       return adjust_address (memt, mode, 0);
1309     }
1310   else if (force && GET_CODE (in) == REG)
1311     {
1312       rtx memx = assign_stack_temp (mode, 16, 0);
1313       emit_move_insn (memx, in);
1314       return memx;
1315     }
1316   else
1317     return in;
1318 }
1319
1320 /* Expand the movxf or movrf pattern (MODE says which) with the given
1321    OPERANDS, returning true if the pattern should then invoke
1322    DONE.  */
1323
1324 bool
1325 ia64_expand_movxf_movrf (enum machine_mode mode, rtx operands[])
1326 {
1327   rtx op0 = operands[0];
1328
1329   if (GET_CODE (op0) == SUBREG)
1330     op0 = SUBREG_REG (op0);
1331
1332   /* We must support XFmode loads into general registers for stdarg/vararg,
1333      unprototyped calls, and a rare case where a long double is passed as
1334      an argument after a float HFA fills the FP registers.  We split them into
1335      DImode loads for convenience.  We also need to support XFmode stores
1336      for the last case.  This case does not happen for stdarg/vararg routines,
1337      because we do a block store to memory of unnamed arguments.  */
1338
1339   if (GET_CODE (op0) == REG && GR_REGNO_P (REGNO (op0)))
1340     {
1341       rtx out[2];
1342
1343       /* We're hoping to transform everything that deals with XFmode
1344          quantities and GR registers early in the compiler.  */
1345       gcc_assert (!no_new_pseudos);
1346
1347       /* Struct to register can just use TImode instead.  */
1348       if ((GET_CODE (operands[1]) == SUBREG
1349            && GET_MODE (SUBREG_REG (operands[1])) == TImode)
1350           || (GET_CODE (operands[1]) == REG
1351               && GR_REGNO_P (REGNO (operands[1]))))
1352         {
1353           rtx op1 = operands[1];
1354
1355           if (GET_CODE (op1) == SUBREG)
1356             op1 = SUBREG_REG (op1);
1357           else
1358             op1 = gen_rtx_REG (TImode, REGNO (op1));
1359
1360           emit_move_insn (gen_rtx_REG (TImode, REGNO (op0)), op1);
1361           return true;
1362         }
1363
1364       if (GET_CODE (operands[1]) == CONST_DOUBLE)
1365         {
1366           /* Don't word-swap when reading in the constant.  */
1367           emit_move_insn (gen_rtx_REG (DImode, REGNO (op0)),
1368                           operand_subword (operands[1], WORDS_BIG_ENDIAN,
1369                                            0, mode));
1370           emit_move_insn (gen_rtx_REG (DImode, REGNO (op0) + 1),
1371                           operand_subword (operands[1], !WORDS_BIG_ENDIAN,
1372                                            0, mode));
1373           return true;
1374         }
1375
1376       /* If the quantity is in a register not known to be GR, spill it.  */
1377       if (register_operand (operands[1], mode))
1378         operands[1] = spill_xfmode_rfmode_operand (operands[1], 1, mode);
1379
1380       gcc_assert (GET_CODE (operands[1]) == MEM);
1381
1382       /* Don't word-swap when reading in the value.  */
1383       out[0] = gen_rtx_REG (DImode, REGNO (op0));
1384       out[1] = gen_rtx_REG (DImode, REGNO (op0) + 1);
1385
1386       emit_move_insn (out[0], adjust_address (operands[1], DImode, 0));
1387       emit_move_insn (out[1], adjust_address (operands[1], DImode, 8));
1388       return true;
1389     }
1390
1391   if (GET_CODE (operands[1]) == REG && GR_REGNO_P (REGNO (operands[1])))
1392     {
1393       /* We're hoping to transform everything that deals with XFmode
1394          quantities and GR registers early in the compiler.  */
1395       gcc_assert (!no_new_pseudos);
1396
1397       /* Op0 can't be a GR_REG here, as that case is handled above.
1398          If op0 is a register, then we spill op1, so that we now have a
1399          MEM operand.  This requires creating an XFmode subreg of a TImode reg
1400          to force the spill.  */
1401       if (register_operand (operands[0], mode))
1402         {
1403           rtx op1 = gen_rtx_REG (TImode, REGNO (operands[1]));
1404           op1 = gen_rtx_SUBREG (mode, op1, 0);
1405           operands[1] = spill_xfmode_rfmode_operand (op1, 0, mode);
1406         }
1407
1408       else
1409         {
1410           rtx in[2];
1411
1412           gcc_assert (GET_CODE (operands[0]) == MEM);
1413
1414           /* Don't word-swap when writing out the value.  */
1415           in[0] = gen_rtx_REG (DImode, REGNO (operands[1]));
1416           in[1] = gen_rtx_REG (DImode, REGNO (operands[1]) + 1);
1417
1418           emit_move_insn (adjust_address (operands[0], DImode, 0), in[0]);
1419           emit_move_insn (adjust_address (operands[0], DImode, 8), in[1]);
1420           return true;
1421         }
1422     }
1423
1424   if (!reload_in_progress && !reload_completed)
1425     {
1426       operands[1] = spill_xfmode_rfmode_operand (operands[1], 0, mode);
1427
1428       if (GET_MODE (op0) == TImode && GET_CODE (op0) == REG)
1429         {
1430           rtx memt, memx, in = operands[1];
1431           if (CONSTANT_P (in))
1432             in = validize_mem (force_const_mem (mode, in));
1433           if (GET_CODE (in) == MEM)
1434             memt = adjust_address (in, TImode, 0);
1435           else
1436             {
1437               memt = assign_stack_temp (TImode, 16, 0);
1438               memx = adjust_address (memt, mode, 0);
1439               emit_move_insn (memx, in);
1440             }
1441           emit_move_insn (op0, memt);
1442           return true;
1443         }
1444
1445       if (!ia64_move_ok (operands[0], operands[1]))
1446         operands[1] = force_reg (mode, operands[1]);
1447     }
1448
1449   return false;
1450 }
1451
1452 /* Emit comparison instruction if necessary, returning the expression
1453    that holds the compare result in the proper mode.  */
1454
1455 static GTY(()) rtx cmptf_libfunc;
1456
1457 rtx
1458 ia64_expand_compare (enum rtx_code code, enum machine_mode mode)
1459 {
1460   rtx op0 = ia64_compare_op0, op1 = ia64_compare_op1;
1461   rtx cmp;
1462
1463   /* If we have a BImode input, then we already have a compare result, and
1464      do not need to emit another comparison.  */
1465   if (GET_MODE (op0) == BImode)
1466     {
1467       gcc_assert ((code == NE || code == EQ) && op1 == const0_rtx);
1468       cmp = op0;
1469     }
1470   /* HPUX TFmode compare requires a library call to _U_Qfcmp, which takes a
1471      magic number as its third argument, that indicates what to do.
1472      The return value is an integer to be compared against zero.  */
1473   else if (GET_MODE (op0) == TFmode)
1474     {
1475       enum qfcmp_magic {
1476         QCMP_INV = 1,   /* Raise FP_INVALID on SNaN as a side effect.  */
1477         QCMP_UNORD = 2,
1478         QCMP_EQ = 4,
1479         QCMP_LT = 8,
1480         QCMP_GT = 16
1481       } magic;
1482       enum rtx_code ncode;
1483       rtx ret, insns;
1484       
1485       gcc_assert (cmptf_libfunc && GET_MODE (op1) == TFmode);
1486       switch (code)
1487         {
1488           /* 1 = equal, 0 = not equal.  Equality operators do
1489              not raise FP_INVALID when given an SNaN operand.  */
1490         case EQ:        magic = QCMP_EQ;                  ncode = NE; break;
1491         case NE:        magic = QCMP_EQ;                  ncode = EQ; break;
1492           /* isunordered() from C99.  */
1493         case UNORDERED: magic = QCMP_UNORD;               ncode = NE; break;
1494         case ORDERED:   magic = QCMP_UNORD;               ncode = EQ; break;
1495           /* Relational operators raise FP_INVALID when given
1496              an SNaN operand.  */
1497         case LT:        magic = QCMP_LT        |QCMP_INV; ncode = NE; break;
1498         case LE:        magic = QCMP_LT|QCMP_EQ|QCMP_INV; ncode = NE; break;
1499         case GT:        magic = QCMP_GT        |QCMP_INV; ncode = NE; break;
1500         case GE:        magic = QCMP_GT|QCMP_EQ|QCMP_INV; ncode = NE; break;
1501           /* FUTURE: Implement UNEQ, UNLT, UNLE, UNGT, UNGE, LTGT.
1502              Expanders for buneq etc. weuld have to be added to ia64.md
1503              for this to be useful.  */
1504         default: gcc_unreachable ();
1505         }
1506
1507       start_sequence ();
1508
1509       ret = emit_library_call_value (cmptf_libfunc, 0, LCT_CONST, DImode, 3,
1510                                      op0, TFmode, op1, TFmode,
1511                                      GEN_INT (magic), DImode);
1512       cmp = gen_reg_rtx (BImode);
1513       emit_insn (gen_rtx_SET (VOIDmode, cmp,
1514                               gen_rtx_fmt_ee (ncode, BImode,
1515                                               ret, const0_rtx)));
1516
1517       insns = get_insns ();
1518       end_sequence ();
1519
1520       emit_libcall_block (insns, cmp, cmp,
1521                           gen_rtx_fmt_ee (code, BImode, op0, op1));
1522       code = NE;
1523     }
1524   else
1525     {
1526       cmp = gen_reg_rtx (BImode);
1527       emit_insn (gen_rtx_SET (VOIDmode, cmp,
1528                               gen_rtx_fmt_ee (code, BImode, op0, op1)));
1529       code = NE;
1530     }
1531
1532   return gen_rtx_fmt_ee (code, mode, cmp, const0_rtx);
1533 }
1534
1535 /* Generate an integral vector comparison.  Return true if the condition has
1536    been reversed, and so the sense of the comparison should be inverted.  */
1537
1538 static bool
1539 ia64_expand_vecint_compare (enum rtx_code code, enum machine_mode mode,
1540                             rtx dest, rtx op0, rtx op1)
1541 {
1542   bool negate = false;
1543   rtx x;
1544
1545   /* Canonicalize the comparison to EQ, GT, GTU.  */
1546   switch (code)
1547     {
1548     case EQ:
1549     case GT:
1550     case GTU:
1551       break;
1552
1553     case NE:
1554     case LE:
1555     case LEU:
1556       code = reverse_condition (code);
1557       negate = true;
1558       break;
1559
1560     case GE:
1561     case GEU:
1562       code = reverse_condition (code);
1563       negate = true;
1564       /* FALLTHRU */
1565
1566     case LT:
1567     case LTU:
1568       code = swap_condition (code);
1569       x = op0, op0 = op1, op1 = x;
1570       break;
1571
1572     default:
1573       gcc_unreachable ();
1574     }
1575
1576   /* Unsigned parallel compare is not supported by the hardware.  Play some
1577      tricks to turn this into a signed comparison against 0.  */
1578   if (code == GTU)
1579     {
1580       switch (mode)
1581         {
1582         case V2SImode:
1583           {
1584             rtx t1, t2, mask;
1585
1586             /* Perform a parallel modulo subtraction.  */
1587             t1 = gen_reg_rtx (V2SImode);
1588             emit_insn (gen_subv2si3 (t1, op0, op1));
1589
1590             /* Extract the original sign bit of op0.  */
1591             mask = GEN_INT (-0x80000000);
1592             mask = gen_rtx_CONST_VECTOR (V2SImode, gen_rtvec (2, mask, mask));
1593             mask = force_reg (V2SImode, mask);
1594             t2 = gen_reg_rtx (V2SImode);
1595             emit_insn (gen_andv2si3 (t2, op0, mask));
1596
1597             /* XOR it back into the result of the subtraction.  This results
1598                in the sign bit set iff we saw unsigned underflow.  */
1599             x = gen_reg_rtx (V2SImode);
1600             emit_insn (gen_xorv2si3 (x, t1, t2));
1601
1602             code = GT;
1603             op0 = x;
1604             op1 = CONST0_RTX (mode);
1605           }
1606           break;
1607
1608         case V8QImode:
1609         case V4HImode:
1610           /* Perform a parallel unsigned saturating subtraction.  */
1611           x = gen_reg_rtx (mode);
1612           emit_insn (gen_rtx_SET (VOIDmode, x,
1613                                   gen_rtx_US_MINUS (mode, op0, op1)));
1614
1615           code = EQ;
1616           op0 = x;
1617           op1 = CONST0_RTX (mode);
1618           negate = !negate;
1619           break;
1620
1621         default:
1622           gcc_unreachable ();
1623         }
1624     }
1625
1626   x = gen_rtx_fmt_ee (code, mode, op0, op1);
1627   emit_insn (gen_rtx_SET (VOIDmode, dest, x));
1628
1629   return negate;
1630 }
1631
1632 /* Emit an integral vector conditional move.  */
1633
1634 void
1635 ia64_expand_vecint_cmov (rtx operands[])
1636 {
1637   enum machine_mode mode = GET_MODE (operands[0]);
1638   enum rtx_code code = GET_CODE (operands[3]);
1639   bool negate;
1640   rtx cmp, x, ot, of;
1641
1642   cmp = gen_reg_rtx (mode);
1643   negate = ia64_expand_vecint_compare (code, mode, cmp,
1644                                        operands[4], operands[5]);
1645
1646   ot = operands[1+negate];
1647   of = operands[2-negate];
1648
1649   if (ot == CONST0_RTX (mode))
1650     {
1651       if (of == CONST0_RTX (mode))
1652         {
1653           emit_move_insn (operands[0], ot);
1654           return;
1655         }
1656
1657       x = gen_rtx_NOT (mode, cmp);
1658       x = gen_rtx_AND (mode, x, of);
1659       emit_insn (gen_rtx_SET (VOIDmode, operands[0], x));
1660     }
1661   else if (of == CONST0_RTX (mode))
1662     {
1663       x = gen_rtx_AND (mode, cmp, ot);
1664       emit_insn (gen_rtx_SET (VOIDmode, operands[0], x));
1665     }
1666   else
1667     {
1668       rtx t, f;
1669
1670       t = gen_reg_rtx (mode);
1671       x = gen_rtx_AND (mode, cmp, operands[1+negate]);
1672       emit_insn (gen_rtx_SET (VOIDmode, t, x));
1673
1674       f = gen_reg_rtx (mode);
1675       x = gen_rtx_NOT (mode, cmp);
1676       x = gen_rtx_AND (mode, x, operands[2-negate]);
1677       emit_insn (gen_rtx_SET (VOIDmode, f, x));
1678
1679       x = gen_rtx_IOR (mode, t, f);
1680       emit_insn (gen_rtx_SET (VOIDmode, operands[0], x));
1681     }
1682 }
1683
1684 /* Emit an integral vector min or max operation.  Return true if all done.  */
1685
1686 bool
1687 ia64_expand_vecint_minmax (enum rtx_code code, enum machine_mode mode,
1688                            rtx operands[])
1689 {
1690   rtx xops[6];
1691
1692   /* These four combinations are supported directly.  */
1693   if (mode == V8QImode && (code == UMIN || code == UMAX))
1694     return false;
1695   if (mode == V4HImode && (code == SMIN || code == SMAX))
1696     return false;
1697
1698   /* This combination can be implemented with only saturating subtraction.  */
1699   if (mode == V4HImode && code == UMAX)
1700     {
1701       rtx x, tmp = gen_reg_rtx (mode);
1702
1703       x = gen_rtx_US_MINUS (mode, operands[1], operands[2]);
1704       emit_insn (gen_rtx_SET (VOIDmode, tmp, x));
1705
1706       emit_insn (gen_addv4hi3 (operands[0], tmp, operands[2]));
1707       return true;
1708     }
1709
1710   /* Everything else implemented via vector comparisons.  */
1711   xops[0] = operands[0];
1712   xops[4] = xops[1] = operands[1];
1713   xops[5] = xops[2] = operands[2];
1714
1715   switch (code)
1716     {
1717     case UMIN:
1718       code = LTU;
1719       break;
1720     case UMAX:
1721       code = GTU;
1722       break;
1723     case SMIN:
1724       code = LT;
1725       break;
1726     case SMAX:
1727       code = GT;
1728       break;
1729     default:
1730       gcc_unreachable ();
1731     }
1732   xops[3] = gen_rtx_fmt_ee (code, VOIDmode, operands[1], operands[2]);
1733
1734   ia64_expand_vecint_cmov (xops);
1735   return true;
1736 }
1737
1738 /* Emit the appropriate sequence for a call.  */
1739
1740 void
1741 ia64_expand_call (rtx retval, rtx addr, rtx nextarg ATTRIBUTE_UNUSED,
1742                   int sibcall_p)
1743 {
1744   rtx insn, b0;
1745
1746   addr = XEXP (addr, 0);
1747   addr = convert_memory_address (DImode, addr);
1748   b0 = gen_rtx_REG (DImode, R_BR (0));
1749
1750   /* ??? Should do this for functions known to bind local too.  */
1751   if (TARGET_NO_PIC || TARGET_AUTO_PIC)
1752     {
1753       if (sibcall_p)
1754         insn = gen_sibcall_nogp (addr);
1755       else if (! retval)
1756         insn = gen_call_nogp (addr, b0);
1757       else
1758         insn = gen_call_value_nogp (retval, addr, b0);
1759       insn = emit_call_insn (insn);
1760     }
1761   else
1762     {
1763       if (sibcall_p)
1764         insn = gen_sibcall_gp (addr);
1765       else if (! retval)
1766         insn = gen_call_gp (addr, b0);
1767       else
1768         insn = gen_call_value_gp (retval, addr, b0);
1769       insn = emit_call_insn (insn);
1770
1771       use_reg (&CALL_INSN_FUNCTION_USAGE (insn), pic_offset_table_rtx);
1772     }
1773
1774   if (sibcall_p)
1775     use_reg (&CALL_INSN_FUNCTION_USAGE (insn), b0);
1776 }
1777
1778 void
1779 ia64_reload_gp (void)
1780 {
1781   rtx tmp;
1782
1783   if (current_frame_info.reg_save_gp)
1784     tmp = gen_rtx_REG (DImode, current_frame_info.reg_save_gp);
1785   else
1786     {
1787       HOST_WIDE_INT offset;
1788
1789       offset = (current_frame_info.spill_cfa_off
1790                 + current_frame_info.spill_size);
1791       if (frame_pointer_needed)
1792         {
1793           tmp = hard_frame_pointer_rtx;
1794           offset = -offset;
1795         }
1796       else
1797         {
1798           tmp = stack_pointer_rtx;
1799           offset = current_frame_info.total_size - offset;
1800         }
1801
1802       if (CONST_OK_FOR_I (offset))
1803         emit_insn (gen_adddi3 (pic_offset_table_rtx,
1804                                tmp, GEN_INT (offset)));
1805       else
1806         {
1807           emit_move_insn (pic_offset_table_rtx, GEN_INT (offset));
1808           emit_insn (gen_adddi3 (pic_offset_table_rtx,
1809                                  pic_offset_table_rtx, tmp));
1810         }
1811
1812       tmp = gen_rtx_MEM (DImode, pic_offset_table_rtx);
1813     }
1814
1815   emit_move_insn (pic_offset_table_rtx, tmp);
1816 }
1817
1818 void
1819 ia64_split_call (rtx retval, rtx addr, rtx retaddr, rtx scratch_r,
1820                  rtx scratch_b, int noreturn_p, int sibcall_p)
1821 {
1822   rtx insn;
1823   bool is_desc = false;
1824
1825   /* If we find we're calling through a register, then we're actually
1826      calling through a descriptor, so load up the values.  */
1827   if (REG_P (addr) && GR_REGNO_P (REGNO (addr)))
1828     {
1829       rtx tmp;
1830       bool addr_dead_p;
1831
1832       /* ??? We are currently constrained to *not* use peep2, because
1833          we can legitimately change the global lifetime of the GP
1834          (in the form of killing where previously live).  This is
1835          because a call through a descriptor doesn't use the previous
1836          value of the GP, while a direct call does, and we do not
1837          commit to either form until the split here.
1838
1839          That said, this means that we lack precise life info for
1840          whether ADDR is dead after this call.  This is not terribly
1841          important, since we can fix things up essentially for free
1842          with the POST_DEC below, but it's nice to not use it when we
1843          can immediately tell it's not necessary.  */
1844       addr_dead_p = ((noreturn_p || sibcall_p
1845                       || TEST_HARD_REG_BIT (regs_invalidated_by_call,
1846                                             REGNO (addr)))
1847                      && !FUNCTION_ARG_REGNO_P (REGNO (addr)));
1848
1849       /* Load the code address into scratch_b.  */
1850       tmp = gen_rtx_POST_INC (Pmode, addr);
1851       tmp = gen_rtx_MEM (Pmode, tmp);
1852       emit_move_insn (scratch_r, tmp);
1853       emit_move_insn (scratch_b, scratch_r);
1854
1855       /* Load the GP address.  If ADDR is not dead here, then we must
1856          revert the change made above via the POST_INCREMENT.  */
1857       if (!addr_dead_p)
1858         tmp = gen_rtx_POST_DEC (Pmode, addr);
1859       else
1860         tmp = addr;
1861       tmp = gen_rtx_MEM (Pmode, tmp);
1862       emit_move_insn (pic_offset_table_rtx, tmp);
1863
1864       is_desc = true;
1865       addr = scratch_b;
1866     }
1867
1868   if (sibcall_p)
1869     insn = gen_sibcall_nogp (addr);
1870   else if (retval)
1871     insn = gen_call_value_nogp (retval, addr, retaddr);
1872   else
1873     insn = gen_call_nogp (addr, retaddr);
1874   emit_call_insn (insn);
1875
1876   if ((!TARGET_CONST_GP || is_desc) && !noreturn_p && !sibcall_p)
1877     ia64_reload_gp ();
1878 }
1879
1880 /* Expand an atomic operation.  We want to perform MEM <CODE>= VAL atomically.
1881
1882    This differs from the generic code in that we know about the zero-extending
1883    properties of cmpxchg, and the zero-extending requirements of ar.ccv.  We
1884    also know that ld.acq+cmpxchg.rel equals a full barrier.
1885
1886    The loop we want to generate looks like
1887
1888         cmp_reg = mem;
1889       label:
1890         old_reg = cmp_reg;
1891         new_reg = cmp_reg op val;
1892         cmp_reg = compare-and-swap(mem, old_reg, new_reg)
1893         if (cmp_reg != old_reg)
1894           goto label;
1895
1896    Note that we only do the plain load from memory once.  Subsequent
1897    iterations use the value loaded by the compare-and-swap pattern.  */
1898
1899 void
1900 ia64_expand_atomic_op (enum rtx_code code, rtx mem, rtx val,
1901                        rtx old_dst, rtx new_dst)
1902 {
1903   enum machine_mode mode = GET_MODE (mem);
1904   rtx old_reg, new_reg, cmp_reg, ar_ccv, label;
1905   enum insn_code icode;
1906
1907   /* Special case for using fetchadd.  */
1908   if ((mode == SImode || mode == DImode) && fetchadd_operand (val, mode))
1909     {
1910       if (!old_dst)
1911         old_dst = gen_reg_rtx (mode);
1912
1913       emit_insn (gen_memory_barrier ());
1914
1915       if (mode == SImode)
1916         icode = CODE_FOR_fetchadd_acq_si;
1917       else
1918         icode = CODE_FOR_fetchadd_acq_di;
1919       emit_insn (GEN_FCN (icode) (old_dst, mem, val));
1920
1921       if (new_dst)
1922         {
1923           new_reg = expand_simple_binop (mode, PLUS, old_dst, val, new_dst,
1924                                          true, OPTAB_WIDEN);
1925           if (new_reg != new_dst)
1926             emit_move_insn (new_dst, new_reg);
1927         }
1928       return;
1929     }
1930
1931   /* Because of the volatile mem read, we get an ld.acq, which is the
1932      front half of the full barrier.  The end half is the cmpxchg.rel.  */
1933   gcc_assert (MEM_VOLATILE_P (mem));
1934
1935   old_reg = gen_reg_rtx (DImode);
1936   cmp_reg = gen_reg_rtx (DImode);
1937   label = gen_label_rtx ();
1938
1939   if (mode != DImode)
1940     {
1941       val = simplify_gen_subreg (DImode, val, mode, 0);
1942       emit_insn (gen_extend_insn (cmp_reg, mem, DImode, mode, 1));
1943     }
1944   else
1945     emit_move_insn (cmp_reg, mem);
1946
1947   emit_label (label);
1948
1949   ar_ccv = gen_rtx_REG (DImode, AR_CCV_REGNUM);
1950   emit_move_insn (old_reg, cmp_reg);
1951   emit_move_insn (ar_ccv, cmp_reg);
1952
1953   if (old_dst)
1954     emit_move_insn (old_dst, gen_lowpart (mode, cmp_reg));
1955
1956   new_reg = cmp_reg;
1957   if (code == NOT)
1958     {
1959       new_reg = expand_simple_unop (DImode, NOT, new_reg, NULL_RTX, true);
1960       code = AND;
1961     }
1962   new_reg = expand_simple_binop (DImode, code, new_reg, val, NULL_RTX,
1963                                  true, OPTAB_DIRECT);
1964
1965   if (mode != DImode)
1966     new_reg = gen_lowpart (mode, new_reg);
1967   if (new_dst)
1968     emit_move_insn (new_dst, new_reg);
1969
1970   switch (mode)
1971     {
1972     case QImode:  icode = CODE_FOR_cmpxchg_rel_qi;  break;
1973     case HImode:  icode = CODE_FOR_cmpxchg_rel_hi;  break;
1974     case SImode:  icode = CODE_FOR_cmpxchg_rel_si;  break;
1975     case DImode:  icode = CODE_FOR_cmpxchg_rel_di;  break;
1976     default:
1977       gcc_unreachable ();
1978     }
1979
1980   emit_insn (GEN_FCN (icode) (cmp_reg, mem, ar_ccv, new_reg));
1981
1982   emit_cmp_and_jump_insns (cmp_reg, old_reg, EQ, NULL, DImode, true, label);
1983 }
1984 \f
1985 /* Begin the assembly file.  */
1986
1987 static void
1988 ia64_file_start (void)
1989 {
1990   /* Variable tracking should be run after all optimizations which change order
1991      of insns.  It also needs a valid CFG.  This can't be done in
1992      ia64_override_options, because flag_var_tracking is finalized after
1993      that.  */
1994   ia64_flag_var_tracking = flag_var_tracking;
1995   flag_var_tracking = 0;
1996
1997   default_file_start ();
1998   emit_safe_across_calls ();
1999 }
2000
2001 void
2002 emit_safe_across_calls (void)
2003 {
2004   unsigned int rs, re;
2005   int out_state;
2006
2007   rs = 1;
2008   out_state = 0;
2009   while (1)
2010     {
2011       while (rs < 64 && call_used_regs[PR_REG (rs)])
2012         rs++;
2013       if (rs >= 64)
2014         break;
2015       for (re = rs + 1; re < 64 && ! call_used_regs[PR_REG (re)]; re++)
2016         continue;
2017       if (out_state == 0)
2018         {
2019           fputs ("\t.pred.safe_across_calls ", asm_out_file);
2020           out_state = 1;
2021         }
2022       else
2023         fputc (',', asm_out_file);
2024       if (re == rs + 1)
2025         fprintf (asm_out_file, "p%u", rs);
2026       else
2027         fprintf (asm_out_file, "p%u-p%u", rs, re - 1);
2028       rs = re + 1;
2029     }
2030   if (out_state)
2031     fputc ('\n', asm_out_file);
2032 }
2033
2034 /* Helper function for ia64_compute_frame_size: find an appropriate general
2035    register to spill some special register to.  SPECIAL_SPILL_MASK contains
2036    bits in GR0 to GR31 that have already been allocated by this routine.
2037    TRY_LOCALS is true if we should attempt to locate a local regnum.  */
2038
2039 static int
2040 find_gr_spill (int try_locals)
2041 {
2042   int regno;
2043
2044   /* If this is a leaf function, first try an otherwise unused
2045      call-clobbered register.  */
2046   if (current_function_is_leaf)
2047     {
2048       for (regno = GR_REG (1); regno <= GR_REG (31); regno++)
2049         if (! regs_ever_live[regno]
2050             && call_used_regs[regno]
2051             && ! fixed_regs[regno]
2052             && ! global_regs[regno]
2053             && ((current_frame_info.gr_used_mask >> regno) & 1) == 0)
2054           {
2055             current_frame_info.gr_used_mask |= 1 << regno;
2056             return regno;
2057           }
2058     }
2059
2060   if (try_locals)
2061     {
2062       regno = current_frame_info.n_local_regs;
2063       /* If there is a frame pointer, then we can't use loc79, because
2064          that is HARD_FRAME_POINTER_REGNUM.  In particular, see the
2065          reg_name switching code in ia64_expand_prologue.  */
2066       if (regno < (80 - frame_pointer_needed))
2067         {
2068           current_frame_info.n_local_regs = regno + 1;
2069           return LOC_REG (0) + regno;
2070         }
2071     }
2072
2073   /* Failed to find a general register to spill to.  Must use stack.  */
2074   return 0;
2075 }
2076
2077 /* In order to make for nice schedules, we try to allocate every temporary
2078    to a different register.  We must of course stay away from call-saved,
2079    fixed, and global registers.  We must also stay away from registers
2080    allocated in current_frame_info.gr_used_mask, since those include regs
2081    used all through the prologue.
2082
2083    Any register allocated here must be used immediately.  The idea is to
2084    aid scheduling, not to solve data flow problems.  */
2085
2086 static int last_scratch_gr_reg;
2087
2088 static int
2089 next_scratch_gr_reg (void)
2090 {
2091   int i, regno;
2092
2093   for (i = 0; i < 32; ++i)
2094     {
2095       regno = (last_scratch_gr_reg + i + 1) & 31;
2096       if (call_used_regs[regno]
2097           && ! fixed_regs[regno]
2098           && ! global_regs[regno]
2099           && ((current_frame_info.gr_used_mask >> regno) & 1) == 0)
2100         {
2101           last_scratch_gr_reg = regno;
2102           return regno;
2103         }
2104     }
2105
2106   /* There must be _something_ available.  */
2107   gcc_unreachable ();
2108 }
2109
2110 /* Helper function for ia64_compute_frame_size, called through
2111    diddle_return_value.  Mark REG in current_frame_info.gr_used_mask.  */
2112
2113 static void
2114 mark_reg_gr_used_mask (rtx reg, void *data ATTRIBUTE_UNUSED)
2115 {
2116   unsigned int regno = REGNO (reg);
2117   if (regno < 32)
2118     {
2119       unsigned int i, n = hard_regno_nregs[regno][GET_MODE (reg)];
2120       for (i = 0; i < n; ++i)
2121         current_frame_info.gr_used_mask |= 1 << (regno + i);
2122     }
2123 }
2124
2125 /* Returns the number of bytes offset between the frame pointer and the stack
2126    pointer for the current function.  SIZE is the number of bytes of space
2127    needed for local variables.  */
2128
2129 static void
2130 ia64_compute_frame_size (HOST_WIDE_INT size)
2131 {
2132   HOST_WIDE_INT total_size;
2133   HOST_WIDE_INT spill_size = 0;
2134   HOST_WIDE_INT extra_spill_size = 0;
2135   HOST_WIDE_INT pretend_args_size;
2136   HARD_REG_SET mask;
2137   int n_spilled = 0;
2138   int spilled_gr_p = 0;
2139   int spilled_fr_p = 0;
2140   unsigned int regno;
2141   int i;
2142
2143   if (current_frame_info.initialized)
2144     return;
2145
2146   memset (&current_frame_info, 0, sizeof current_frame_info);
2147   CLEAR_HARD_REG_SET (mask);
2148
2149   /* Don't allocate scratches to the return register.  */
2150   diddle_return_value (mark_reg_gr_used_mask, NULL);
2151
2152   /* Don't allocate scratches to the EH scratch registers.  */
2153   if (cfun->machine->ia64_eh_epilogue_sp)
2154     mark_reg_gr_used_mask (cfun->machine->ia64_eh_epilogue_sp, NULL);
2155   if (cfun->machine->ia64_eh_epilogue_bsp)
2156     mark_reg_gr_used_mask (cfun->machine->ia64_eh_epilogue_bsp, NULL);
2157
2158   /* Find the size of the register stack frame.  We have only 80 local
2159      registers, because we reserve 8 for the inputs and 8 for the
2160      outputs.  */
2161
2162   /* Skip HARD_FRAME_POINTER_REGNUM (loc79) when frame_pointer_needed,
2163      since we'll be adjusting that down later.  */
2164   regno = LOC_REG (78) + ! frame_pointer_needed;
2165   for (; regno >= LOC_REG (0); regno--)
2166     if (regs_ever_live[regno])
2167       break;
2168   current_frame_info.n_local_regs = regno - LOC_REG (0) + 1;
2169
2170   /* For functions marked with the syscall_linkage attribute, we must mark
2171      all eight input registers as in use, so that locals aren't visible to
2172      the caller.  */
2173
2174   if (cfun->machine->n_varargs > 0
2175       || lookup_attribute ("syscall_linkage",
2176                            TYPE_ATTRIBUTES (TREE_TYPE (current_function_decl))))
2177     current_frame_info.n_input_regs = 8;
2178   else
2179     {
2180       for (regno = IN_REG (7); regno >= IN_REG (0); regno--)
2181         if (regs_ever_live[regno])
2182           break;
2183       current_frame_info.n_input_regs = regno - IN_REG (0) + 1;
2184     }
2185
2186   for (regno = OUT_REG (7); regno >= OUT_REG (0); regno--)
2187     if (regs_ever_live[regno])
2188       break;
2189   i = regno - OUT_REG (0) + 1;
2190
2191 #ifndef PROFILE_HOOK
2192   /* When -p profiling, we need one output register for the mcount argument.
2193      Likewise for -a profiling for the bb_init_func argument.  For -ax
2194      profiling, we need two output registers for the two bb_init_trace_func
2195      arguments.  */
2196   if (current_function_profile)
2197     i = MAX (i, 1);
2198 #endif
2199   current_frame_info.n_output_regs = i;
2200
2201   /* ??? No rotating register support yet.  */
2202   current_frame_info.n_rotate_regs = 0;
2203
2204   /* Discover which registers need spilling, and how much room that
2205      will take.  Begin with floating point and general registers,
2206      which will always wind up on the stack.  */
2207
2208   for (regno = FR_REG (2); regno <= FR_REG (127); regno++)
2209     if (regs_ever_live[regno] && ! call_used_regs[regno])
2210       {
2211         SET_HARD_REG_BIT (mask, regno);
2212         spill_size += 16;
2213         n_spilled += 1;
2214         spilled_fr_p = 1;
2215       }
2216
2217   for (regno = GR_REG (1); regno <= GR_REG (31); regno++)
2218     if (regs_ever_live[regno] && ! call_used_regs[regno])
2219       {
2220         SET_HARD_REG_BIT (mask, regno);
2221         spill_size += 8;
2222         n_spilled += 1;
2223         spilled_gr_p = 1;
2224       }
2225
2226   for (regno = BR_REG (1); regno <= BR_REG (7); regno++)
2227     if (regs_ever_live[regno] && ! call_used_regs[regno])
2228       {
2229         SET_HARD_REG_BIT (mask, regno);
2230         spill_size += 8;
2231         n_spilled += 1;
2232       }
2233
2234   /* Now come all special registers that might get saved in other
2235      general registers.  */
2236
2237   if (frame_pointer_needed)
2238     {
2239       current_frame_info.reg_fp = find_gr_spill (1);
2240       /* If we did not get a register, then we take LOC79.  This is guaranteed
2241          to be free, even if regs_ever_live is already set, because this is
2242          HARD_FRAME_POINTER_REGNUM.  This requires incrementing n_local_regs,
2243          as we don't count loc79 above.  */
2244       if (current_frame_info.reg_fp == 0)
2245         {
2246           current_frame_info.reg_fp = LOC_REG (79);
2247           current_frame_info.n_local_regs++;
2248         }
2249     }
2250
2251   if (! current_function_is_leaf)
2252     {
2253       /* Emit a save of BR0 if we call other functions.  Do this even
2254          if this function doesn't return, as EH depends on this to be
2255          able to unwind the stack.  */
2256       SET_HARD_REG_BIT (mask, BR_REG (0));
2257
2258       current_frame_info.reg_save_b0 = find_gr_spill (1);
2259       if (current_frame_info.reg_save_b0 == 0)
2260         {
2261           spill_size += 8;
2262           n_spilled += 1;
2263         }
2264
2265       /* Similarly for ar.pfs.  */
2266       SET_HARD_REG_BIT (mask, AR_PFS_REGNUM);
2267       current_frame_info.reg_save_ar_pfs = find_gr_spill (1);
2268       if (current_frame_info.reg_save_ar_pfs == 0)
2269         {
2270           extra_spill_size += 8;
2271           n_spilled += 1;
2272         }
2273
2274       /* Similarly for gp.  Note that if we're calling setjmp, the stacked
2275          registers are clobbered, so we fall back to the stack.  */
2276       current_frame_info.reg_save_gp
2277         = (current_function_calls_setjmp ? 0 : find_gr_spill (1));
2278       if (current_frame_info.reg_save_gp == 0)
2279         {
2280           SET_HARD_REG_BIT (mask, GR_REG (1));
2281           spill_size += 8;
2282           n_spilled += 1;
2283         }
2284     }
2285   else
2286     {
2287       if (regs_ever_live[BR_REG (0)] && ! call_used_regs[BR_REG (0)])
2288         {
2289           SET_HARD_REG_BIT (mask, BR_REG (0));
2290           spill_size += 8;
2291           n_spilled += 1;
2292         }
2293
2294       if (regs_ever_live[AR_PFS_REGNUM])
2295         {
2296           SET_HARD_REG_BIT (mask, AR_PFS_REGNUM);
2297           current_frame_info.reg_save_ar_pfs = find_gr_spill (1);
2298           if (current_frame_info.reg_save_ar_pfs == 0)
2299             {
2300               extra_spill_size += 8;
2301               n_spilled += 1;
2302             }
2303         }
2304     }
2305
2306   /* Unwind descriptor hackery: things are most efficient if we allocate
2307      consecutive GR save registers for RP, PFS, FP in that order. However,
2308      it is absolutely critical that FP get the only hard register that's
2309      guaranteed to be free, so we allocated it first.  If all three did
2310      happen to be allocated hard regs, and are consecutive, rearrange them
2311      into the preferred order now.  */
2312   if (current_frame_info.reg_fp != 0
2313       && current_frame_info.reg_save_b0 == current_frame_info.reg_fp + 1
2314       && current_frame_info.reg_save_ar_pfs == current_frame_info.reg_fp + 2)
2315     {
2316       current_frame_info.reg_save_b0 = current_frame_info.reg_fp;
2317       current_frame_info.reg_save_ar_pfs = current_frame_info.reg_fp + 1;
2318       current_frame_info.reg_fp = current_frame_info.reg_fp + 2;
2319     }
2320
2321   /* See if we need to store the predicate register block.  */
2322   for (regno = PR_REG (0); regno <= PR_REG (63); regno++)
2323     if (regs_ever_live[regno] && ! call_used_regs[regno])
2324       break;
2325   if (regno <= PR_REG (63))
2326     {
2327       SET_HARD_REG_BIT (mask, PR_REG (0));
2328       current_frame_info.reg_save_pr = find_gr_spill (1);
2329       if (current_frame_info.reg_save_pr == 0)
2330         {
2331           extra_spill_size += 8;
2332           n_spilled += 1;
2333         }
2334
2335       /* ??? Mark them all as used so that register renaming and such
2336          are free to use them.  */
2337       for (regno = PR_REG (0); regno <= PR_REG (63); regno++)
2338         regs_ever_live[regno] = 1;
2339     }
2340
2341   /* If we're forced to use st8.spill, we're forced to save and restore
2342      ar.unat as well.  The check for existing liveness allows inline asm
2343      to touch ar.unat.  */
2344   if (spilled_gr_p || cfun->machine->n_varargs
2345       || regs_ever_live[AR_UNAT_REGNUM])
2346     {
2347       regs_ever_live[AR_UNAT_REGNUM] = 1;
2348       SET_HARD_REG_BIT (mask, AR_UNAT_REGNUM);
2349       current_frame_info.reg_save_ar_unat = find_gr_spill (spill_size == 0);
2350       if (current_frame_info.reg_save_ar_unat == 0)
2351         {
2352           extra_spill_size += 8;
2353           n_spilled += 1;
2354         }
2355     }
2356
2357   if (regs_ever_live[AR_LC_REGNUM])
2358     {
2359       SET_HARD_REG_BIT (mask, AR_LC_REGNUM);
2360       current_frame_info.reg_save_ar_lc = find_gr_spill (spill_size == 0);
2361       if (current_frame_info.reg_save_ar_lc == 0)
2362         {
2363           extra_spill_size += 8;
2364           n_spilled += 1;
2365         }
2366     }
2367
2368   /* If we have an odd number of words of pretend arguments written to
2369      the stack, then the FR save area will be unaligned.  We round the
2370      size of this area up to keep things 16 byte aligned.  */
2371   if (spilled_fr_p)
2372     pretend_args_size = IA64_STACK_ALIGN (current_function_pretend_args_size);
2373   else
2374     pretend_args_size = current_function_pretend_args_size;
2375
2376   total_size = (spill_size + extra_spill_size + size + pretend_args_size
2377                 + current_function_outgoing_args_size);
2378   total_size = IA64_STACK_ALIGN (total_size);
2379
2380   /* We always use the 16-byte scratch area provided by the caller, but
2381      if we are a leaf function, there's no one to which we need to provide
2382      a scratch area.  */
2383   if (current_function_is_leaf)
2384     total_size = MAX (0, total_size - 16);
2385
2386   current_frame_info.total_size = total_size;
2387   current_frame_info.spill_cfa_off = pretend_args_size - 16;
2388   current_frame_info.spill_size = spill_size;
2389   current_frame_info.extra_spill_size = extra_spill_size;
2390   COPY_HARD_REG_SET (current_frame_info.mask, mask);
2391   current_frame_info.n_spilled = n_spilled;
2392   current_frame_info.initialized = reload_completed;
2393 }
2394
2395 /* Compute the initial difference between the specified pair of registers.  */
2396
2397 HOST_WIDE_INT
2398 ia64_initial_elimination_offset (int from, int to)
2399 {
2400   HOST_WIDE_INT offset;
2401
2402   ia64_compute_frame_size (get_frame_size ());
2403   switch (from)
2404     {
2405     case FRAME_POINTER_REGNUM:
2406       switch (to)
2407         {
2408         case HARD_FRAME_POINTER_REGNUM:
2409           if (current_function_is_leaf)
2410             offset = -current_frame_info.total_size;
2411           else
2412             offset = -(current_frame_info.total_size
2413                        - current_function_outgoing_args_size - 16);
2414           break;
2415
2416         case STACK_POINTER_REGNUM:
2417           if (current_function_is_leaf)
2418             offset = 0;
2419           else
2420             offset = 16 + current_function_outgoing_args_size;
2421           break;
2422
2423         default:
2424           gcc_unreachable ();
2425         }
2426       break;
2427
2428     case ARG_POINTER_REGNUM:
2429       /* Arguments start above the 16 byte save area, unless stdarg
2430          in which case we store through the 16 byte save area.  */
2431       switch (to)
2432         {
2433         case HARD_FRAME_POINTER_REGNUM:
2434           offset = 16 - current_function_pretend_args_size;
2435           break;
2436
2437         case STACK_POINTER_REGNUM:
2438           offset = (current_frame_info.total_size
2439                     + 16 - current_function_pretend_args_size);
2440           break;
2441
2442         default:
2443           gcc_unreachable ();
2444         }
2445       break;
2446
2447     default:
2448       gcc_unreachable ();
2449     }
2450
2451   return offset;
2452 }
2453
2454 /* If there are more than a trivial number of register spills, we use
2455    two interleaved iterators so that we can get two memory references
2456    per insn group.
2457
2458    In order to simplify things in the prologue and epilogue expanders,
2459    we use helper functions to fix up the memory references after the
2460    fact with the appropriate offsets to a POST_MODIFY memory mode.
2461    The following data structure tracks the state of the two iterators
2462    while insns are being emitted.  */
2463
2464 struct spill_fill_data
2465 {
2466   rtx init_after;               /* point at which to emit initializations */
2467   rtx init_reg[2];              /* initial base register */
2468   rtx iter_reg[2];              /* the iterator registers */
2469   rtx *prev_addr[2];            /* address of last memory use */
2470   rtx prev_insn[2];             /* the insn corresponding to prev_addr */
2471   HOST_WIDE_INT prev_off[2];    /* last offset */
2472   int n_iter;                   /* number of iterators in use */
2473   int next_iter;                /* next iterator to use */
2474   unsigned int save_gr_used_mask;
2475 };
2476
2477 static struct spill_fill_data spill_fill_data;
2478
2479 static void
2480 setup_spill_pointers (int n_spills, rtx init_reg, HOST_WIDE_INT cfa_off)
2481 {
2482   int i;
2483
2484   spill_fill_data.init_after = get_last_insn ();
2485   spill_fill_data.init_reg[0] = init_reg;
2486   spill_fill_data.init_reg[1] = init_reg;
2487   spill_fill_data.prev_addr[0] = NULL;
2488   spill_fill_data.prev_addr[1] = NULL;
2489   spill_fill_data.prev_insn[0] = NULL;
2490   spill_fill_data.prev_insn[1] = NULL;
2491   spill_fill_data.prev_off[0] = cfa_off;
2492   spill_fill_data.prev_off[1] = cfa_off;
2493   spill_fill_data.next_iter = 0;
2494   spill_fill_data.save_gr_used_mask = current_frame_info.gr_used_mask;
2495
2496   spill_fill_data.n_iter = 1 + (n_spills > 2);
2497   for (i = 0; i < spill_fill_data.n_iter; ++i)
2498     {
2499       int regno = next_scratch_gr_reg ();
2500       spill_fill_data.iter_reg[i] = gen_rtx_REG (DImode, regno);
2501       current_frame_info.gr_used_mask |= 1 << regno;
2502     }
2503 }
2504
2505 static void
2506 finish_spill_pointers (void)
2507 {
2508   current_frame_info.gr_used_mask = spill_fill_data.save_gr_used_mask;
2509 }
2510
2511 static rtx
2512 spill_restore_mem (rtx reg, HOST_WIDE_INT cfa_off)
2513 {
2514   int iter = spill_fill_data.next_iter;
2515   HOST_WIDE_INT disp = spill_fill_data.prev_off[iter] - cfa_off;
2516   rtx disp_rtx = GEN_INT (disp);
2517   rtx mem;
2518
2519   if (spill_fill_data.prev_addr[iter])
2520     {
2521       if (CONST_OK_FOR_N (disp))
2522         {
2523           *spill_fill_data.prev_addr[iter]
2524             = gen_rtx_POST_MODIFY (DImode, spill_fill_data.iter_reg[iter],
2525                                    gen_rtx_PLUS (DImode,
2526                                                  spill_fill_data.iter_reg[iter],
2527                                                  disp_rtx));
2528           REG_NOTES (spill_fill_data.prev_insn[iter])
2529             = gen_rtx_EXPR_LIST (REG_INC, spill_fill_data.iter_reg[iter],
2530                                  REG_NOTES (spill_fill_data.prev_insn[iter]));
2531         }
2532       else
2533         {
2534           /* ??? Could use register post_modify for loads.  */
2535           if (! CONST_OK_FOR_I (disp))
2536             {
2537               rtx tmp = gen_rtx_REG (DImode, next_scratch_gr_reg ());
2538               emit_move_insn (tmp, disp_rtx);
2539               disp_rtx = tmp;
2540             }
2541           emit_insn (gen_adddi3 (spill_fill_data.iter_reg[iter],
2542                                  spill_fill_data.iter_reg[iter], disp_rtx));
2543         }
2544     }
2545   /* Micro-optimization: if we've created a frame pointer, it's at
2546      CFA 0, which may allow the real iterator to be initialized lower,
2547      slightly increasing parallelism.  Also, if there are few saves
2548      it may eliminate the iterator entirely.  */
2549   else if (disp == 0
2550            && spill_fill_data.init_reg[iter] == stack_pointer_rtx
2551            && frame_pointer_needed)
2552     {
2553       mem = gen_rtx_MEM (GET_MODE (reg), hard_frame_pointer_rtx);
2554       set_mem_alias_set (mem, get_varargs_alias_set ());
2555       return mem;
2556     }
2557   else
2558     {
2559       rtx seq, insn;
2560
2561       if (disp == 0)
2562         seq = gen_movdi (spill_fill_data.iter_reg[iter],
2563                          spill_fill_data.init_reg[iter]);
2564       else
2565         {
2566           start_sequence ();
2567
2568           if (! CONST_OK_FOR_I (disp))
2569             {
2570               rtx tmp = gen_rtx_REG (DImode, next_scratch_gr_reg ());
2571               emit_move_insn (tmp, disp_rtx);
2572               disp_rtx = tmp;
2573             }
2574
2575           emit_insn (gen_adddi3 (spill_fill_data.iter_reg[iter],
2576                                  spill_fill_data.init_reg[iter],
2577                                  disp_rtx));
2578
2579           seq = get_insns ();
2580           end_sequence ();
2581         }
2582
2583       /* Careful for being the first insn in a sequence.  */
2584       if (spill_fill_data.init_after)
2585         insn = emit_insn_after (seq, spill_fill_data.init_after);
2586       else
2587         {
2588           rtx first = get_insns ();
2589           if (first)
2590             insn = emit_insn_before (seq, first);
2591           else
2592             insn = emit_insn (seq);
2593         }
2594       spill_fill_data.init_after = insn;
2595
2596       /* If DISP is 0, we may or may not have a further adjustment
2597          afterward.  If we do, then the load/store insn may be modified
2598          to be a post-modify.  If we don't, then this copy may be
2599          eliminated by copyprop_hardreg_forward, which makes this
2600          insn garbage, which runs afoul of the sanity check in
2601          propagate_one_insn.  So mark this insn as legal to delete.  */
2602       if (disp == 0)
2603         REG_NOTES(insn) = gen_rtx_EXPR_LIST (REG_MAYBE_DEAD, const0_rtx,
2604                                              REG_NOTES (insn));
2605     }
2606
2607   mem = gen_rtx_MEM (GET_MODE (reg), spill_fill_data.iter_reg[iter]);
2608
2609   /* ??? Not all of the spills are for varargs, but some of them are.
2610      The rest of the spills belong in an alias set of their own.  But
2611      it doesn't actually hurt to include them here.  */
2612   set_mem_alias_set (mem, get_varargs_alias_set ());
2613
2614   spill_fill_data.prev_addr[iter] = &XEXP (mem, 0);
2615   spill_fill_data.prev_off[iter] = cfa_off;
2616
2617   if (++iter >= spill_fill_data.n_iter)
2618     iter = 0;
2619   spill_fill_data.next_iter = iter;
2620
2621   return mem;
2622 }
2623
2624 static void
2625 do_spill (rtx (*move_fn) (rtx, rtx, rtx), rtx reg, HOST_WIDE_INT cfa_off,
2626           rtx frame_reg)
2627 {
2628   int iter = spill_fill_data.next_iter;
2629   rtx mem, insn;
2630
2631   mem = spill_restore_mem (reg, cfa_off);
2632   insn = emit_insn ((*move_fn) (mem, reg, GEN_INT (cfa_off)));
2633   spill_fill_data.prev_insn[iter] = insn;
2634
2635   if (frame_reg)
2636     {
2637       rtx base;
2638       HOST_WIDE_INT off;
2639
2640       RTX_FRAME_RELATED_P (insn) = 1;
2641
2642       /* Don't even pretend that the unwind code can intuit its way
2643          through a pair of interleaved post_modify iterators.  Just
2644          provide the correct answer.  */
2645
2646       if (frame_pointer_needed)
2647         {
2648           base = hard_frame_pointer_rtx;
2649           off = - cfa_off;
2650         }
2651       else
2652         {
2653           base = stack_pointer_rtx;
2654           off = current_frame_info.total_size - cfa_off;
2655         }
2656
2657       REG_NOTES (insn)
2658         = gen_rtx_EXPR_LIST (REG_FRAME_RELATED_EXPR,
2659                 gen_rtx_SET (VOIDmode,
2660                              gen_rtx_MEM (GET_MODE (reg),
2661                                           plus_constant (base, off)),
2662                              frame_reg),
2663                 REG_NOTES (insn));
2664     }
2665 }
2666
2667 static void
2668 do_restore (rtx (*move_fn) (rtx, rtx, rtx), rtx reg, HOST_WIDE_INT cfa_off)
2669 {
2670   int iter = spill_fill_data.next_iter;
2671   rtx insn;
2672
2673   insn = emit_insn ((*move_fn) (reg, spill_restore_mem (reg, cfa_off),
2674                                 GEN_INT (cfa_off)));
2675   spill_fill_data.prev_insn[iter] = insn;
2676 }
2677
2678 /* Wrapper functions that discards the CONST_INT spill offset.  These
2679    exist so that we can give gr_spill/gr_fill the offset they need and
2680    use a consistent function interface.  */
2681
2682 static rtx
2683 gen_movdi_x (rtx dest, rtx src, rtx offset ATTRIBUTE_UNUSED)
2684 {
2685   return gen_movdi (dest, src);
2686 }
2687
2688 static rtx
2689 gen_fr_spill_x (rtx dest, rtx src, rtx offset ATTRIBUTE_UNUSED)
2690 {
2691   return gen_fr_spill (dest, src);
2692 }
2693
2694 static rtx
2695 gen_fr_restore_x (rtx dest, rtx src, rtx offset ATTRIBUTE_UNUSED)
2696 {
2697   return gen_fr_restore (dest, src);
2698 }
2699
2700 /* Called after register allocation to add any instructions needed for the
2701    prologue.  Using a prologue insn is favored compared to putting all of the
2702    instructions in output_function_prologue(), since it allows the scheduler
2703    to intermix instructions with the saves of the caller saved registers.  In
2704    some cases, it might be necessary to emit a barrier instruction as the last
2705    insn to prevent such scheduling.
2706
2707    Also any insns generated here should have RTX_FRAME_RELATED_P(insn) = 1
2708    so that the debug info generation code can handle them properly.
2709
2710    The register save area is layed out like so:
2711    cfa+16
2712         [ varargs spill area ]
2713         [ fr register spill area ]
2714         [ br register spill area ]
2715         [ ar register spill area ]
2716         [ pr register spill area ]
2717         [ gr register spill area ] */
2718
2719 /* ??? Get inefficient code when the frame size is larger than can fit in an
2720    adds instruction.  */
2721
2722 void
2723 ia64_expand_prologue (void)
2724 {
2725   rtx insn, ar_pfs_save_reg, ar_unat_save_reg;
2726   int i, epilogue_p, regno, alt_regno, cfa_off, n_varargs;
2727   rtx reg, alt_reg;
2728
2729   ia64_compute_frame_size (get_frame_size ());
2730   last_scratch_gr_reg = 15;
2731
2732   /* If there is no epilogue, then we don't need some prologue insns.
2733      We need to avoid emitting the dead prologue insns, because flow
2734      will complain about them.  */
2735   if (optimize)
2736     {
2737       edge e;
2738       edge_iterator ei;
2739
2740       FOR_EACH_EDGE (e, ei, EXIT_BLOCK_PTR->preds)
2741         if ((e->flags & EDGE_FAKE) == 0
2742             && (e->flags & EDGE_FALLTHRU) != 0)
2743           break;
2744       epilogue_p = (e != NULL);
2745     }
2746   else
2747     epilogue_p = 1;
2748
2749   /* Set the local, input, and output register names.  We need to do this
2750      for GNU libc, which creates crti.S/crtn.S by splitting initfini.c in
2751      half.  If we use in/loc/out register names, then we get assembler errors
2752      in crtn.S because there is no alloc insn or regstk directive in there.  */
2753   if (! TARGET_REG_NAMES)
2754     {
2755       int inputs = current_frame_info.n_input_regs;
2756       int locals = current_frame_info.n_local_regs;
2757       int outputs = current_frame_info.n_output_regs;
2758
2759       for (i = 0; i < inputs; i++)
2760         reg_names[IN_REG (i)] = ia64_reg_numbers[i];
2761       for (i = 0; i < locals; i++)
2762         reg_names[LOC_REG (i)] = ia64_reg_numbers[inputs + i];
2763       for (i = 0; i < outputs; i++)
2764         reg_names[OUT_REG (i)] = ia64_reg_numbers[inputs + locals + i];
2765     }
2766
2767   /* Set the frame pointer register name.  The regnum is logically loc79,
2768      but of course we'll not have allocated that many locals.  Rather than
2769      worrying about renumbering the existing rtxs, we adjust the name.  */
2770   /* ??? This code means that we can never use one local register when
2771      there is a frame pointer.  loc79 gets wasted in this case, as it is
2772      renamed to a register that will never be used.  See also the try_locals
2773      code in find_gr_spill.  */
2774   if (current_frame_info.reg_fp)
2775     {
2776       const char *tmp = reg_names[HARD_FRAME_POINTER_REGNUM];
2777       reg_names[HARD_FRAME_POINTER_REGNUM]
2778         = reg_names[current_frame_info.reg_fp];
2779       reg_names[current_frame_info.reg_fp] = tmp;
2780     }
2781
2782   /* We don't need an alloc instruction if we've used no outputs or locals.  */
2783   if (current_frame_info.n_local_regs == 0
2784       && current_frame_info.n_output_regs == 0
2785       && current_frame_info.n_input_regs <= current_function_args_info.int_regs
2786       && !TEST_HARD_REG_BIT (current_frame_info.mask, AR_PFS_REGNUM))
2787     {
2788       /* If there is no alloc, but there are input registers used, then we
2789          need a .regstk directive.  */
2790       current_frame_info.need_regstk = (TARGET_REG_NAMES != 0);
2791       ar_pfs_save_reg = NULL_RTX;
2792     }
2793   else
2794     {
2795       current_frame_info.need_regstk = 0;
2796
2797       if (current_frame_info.reg_save_ar_pfs)
2798         regno = current_frame_info.reg_save_ar_pfs;
2799       else
2800         regno = next_scratch_gr_reg ();
2801       ar_pfs_save_reg = gen_rtx_REG (DImode, regno);
2802
2803       insn = emit_insn (gen_alloc (ar_pfs_save_reg,
2804                                    GEN_INT (current_frame_info.n_input_regs),
2805                                    GEN_INT (current_frame_info.n_local_regs),
2806                                    GEN_INT (current_frame_info.n_output_regs),
2807                                    GEN_INT (current_frame_info.n_rotate_regs)));
2808       RTX_FRAME_RELATED_P (insn) = (current_frame_info.reg_save_ar_pfs != 0);
2809     }
2810
2811   /* Set up frame pointer, stack pointer, and spill iterators.  */
2812
2813   n_varargs = cfun->machine->n_varargs;
2814   setup_spill_pointers (current_frame_info.n_spilled + n_varargs,
2815                         stack_pointer_rtx, 0);
2816
2817   if (frame_pointer_needed)
2818     {
2819       insn = emit_move_insn (hard_frame_pointer_rtx, stack_pointer_rtx);
2820       RTX_FRAME_RELATED_P (insn) = 1;
2821     }
2822
2823   if (current_frame_info.total_size != 0)
2824     {
2825       rtx frame_size_rtx = GEN_INT (- current_frame_info.total_size);
2826       rtx offset;
2827
2828       if (CONST_OK_FOR_I (- current_frame_info.total_size))
2829         offset = frame_size_rtx;
2830       else
2831         {
2832           regno = next_scratch_gr_reg ();
2833           offset = gen_rtx_REG (DImode, regno);
2834           emit_move_insn (offset, frame_size_rtx);
2835         }
2836
2837       insn = emit_insn (gen_adddi3 (stack_pointer_rtx,
2838                                     stack_pointer_rtx, offset));
2839
2840       if (! frame_pointer_needed)
2841         {
2842           RTX_FRAME_RELATED_P (insn) = 1;
2843           if (GET_CODE (offset) != CONST_INT)
2844             {
2845               REG_NOTES (insn)
2846                 = gen_rtx_EXPR_LIST (REG_FRAME_RELATED_EXPR,
2847                         gen_rtx_SET (VOIDmode,
2848                                      stack_pointer_rtx,
2849                                      gen_rtx_PLUS (DImode,
2850                                                    stack_pointer_rtx,
2851                                                    frame_size_rtx)),
2852                         REG_NOTES (insn));
2853             }
2854         }
2855
2856       /* ??? At this point we must generate a magic insn that appears to
2857          modify the stack pointer, the frame pointer, and all spill
2858          iterators.  This would allow the most scheduling freedom.  For
2859          now, just hard stop.  */
2860       emit_insn (gen_blockage ());
2861     }
2862
2863   /* Must copy out ar.unat before doing any integer spills.  */
2864   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_UNAT_REGNUM))
2865     {
2866       if (current_frame_info.reg_save_ar_unat)
2867         ar_unat_save_reg
2868           = gen_rtx_REG (DImode, current_frame_info.reg_save_ar_unat);
2869       else
2870         {
2871           alt_regno = next_scratch_gr_reg ();
2872           ar_unat_save_reg = gen_rtx_REG (DImode, alt_regno);
2873           current_frame_info.gr_used_mask |= 1 << alt_regno;
2874         }
2875
2876       reg = gen_rtx_REG (DImode, AR_UNAT_REGNUM);
2877       insn = emit_move_insn (ar_unat_save_reg, reg);
2878       RTX_FRAME_RELATED_P (insn) = (current_frame_info.reg_save_ar_unat != 0);
2879
2880       /* Even if we're not going to generate an epilogue, we still
2881          need to save the register so that EH works.  */
2882       if (! epilogue_p && current_frame_info.reg_save_ar_unat)
2883         emit_insn (gen_prologue_use (ar_unat_save_reg));
2884     }
2885   else
2886     ar_unat_save_reg = NULL_RTX;
2887
2888   /* Spill all varargs registers.  Do this before spilling any GR registers,
2889      since we want the UNAT bits for the GR registers to override the UNAT
2890      bits from varargs, which we don't care about.  */
2891
2892   cfa_off = -16;
2893   for (regno = GR_ARG_FIRST + 7; n_varargs > 0; --n_varargs, --regno)
2894     {
2895       reg = gen_rtx_REG (DImode, regno);
2896       do_spill (gen_gr_spill, reg, cfa_off += 8, NULL_RTX);
2897     }
2898
2899   /* Locate the bottom of the register save area.  */
2900   cfa_off = (current_frame_info.spill_cfa_off
2901              + current_frame_info.spill_size
2902              + current_frame_info.extra_spill_size);
2903
2904   /* Save the predicate register block either in a register or in memory.  */
2905   if (TEST_HARD_REG_BIT (current_frame_info.mask, PR_REG (0)))
2906     {
2907       reg = gen_rtx_REG (DImode, PR_REG (0));
2908       if (current_frame_info.reg_save_pr != 0)
2909         {
2910           alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_pr);
2911           insn = emit_move_insn (alt_reg, reg);
2912
2913           /* ??? Denote pr spill/fill by a DImode move that modifies all
2914              64 hard registers.  */
2915           RTX_FRAME_RELATED_P (insn) = 1;
2916           REG_NOTES (insn)
2917             = gen_rtx_EXPR_LIST (REG_FRAME_RELATED_EXPR,
2918                         gen_rtx_SET (VOIDmode, alt_reg, reg),
2919                         REG_NOTES (insn));
2920
2921           /* Even if we're not going to generate an epilogue, we still
2922              need to save the register so that EH works.  */
2923           if (! epilogue_p)
2924             emit_insn (gen_prologue_use (alt_reg));
2925         }
2926       else
2927         {
2928           alt_regno = next_scratch_gr_reg ();
2929           alt_reg = gen_rtx_REG (DImode, alt_regno);
2930           insn = emit_move_insn (alt_reg, reg);
2931           do_spill (gen_movdi_x, alt_reg, cfa_off, reg);
2932           cfa_off -= 8;
2933         }
2934     }
2935
2936   /* Handle AR regs in numerical order.  All of them get special handling.  */
2937   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_UNAT_REGNUM)
2938       && current_frame_info.reg_save_ar_unat == 0)
2939     {
2940       reg = gen_rtx_REG (DImode, AR_UNAT_REGNUM);
2941       do_spill (gen_movdi_x, ar_unat_save_reg, cfa_off, reg);
2942       cfa_off -= 8;
2943     }
2944
2945   /* The alloc insn already copied ar.pfs into a general register.  The
2946      only thing we have to do now is copy that register to a stack slot
2947      if we'd not allocated a local register for the job.  */
2948   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_PFS_REGNUM)
2949       && current_frame_info.reg_save_ar_pfs == 0)
2950     {
2951       reg = gen_rtx_REG (DImode, AR_PFS_REGNUM);
2952       do_spill (gen_movdi_x, ar_pfs_save_reg, cfa_off, reg);
2953       cfa_off -= 8;
2954     }
2955
2956   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_LC_REGNUM))
2957     {
2958       reg = gen_rtx_REG (DImode, AR_LC_REGNUM);
2959       if (current_frame_info.reg_save_ar_lc != 0)
2960         {
2961           alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_ar_lc);
2962           insn = emit_move_insn (alt_reg, reg);
2963           RTX_FRAME_RELATED_P (insn) = 1;
2964
2965           /* Even if we're not going to generate an epilogue, we still
2966              need to save the register so that EH works.  */
2967           if (! epilogue_p)
2968             emit_insn (gen_prologue_use (alt_reg));
2969         }
2970       else
2971         {
2972           alt_regno = next_scratch_gr_reg ();
2973           alt_reg = gen_rtx_REG (DImode, alt_regno);
2974           emit_move_insn (alt_reg, reg);
2975           do_spill (gen_movdi_x, alt_reg, cfa_off, reg);
2976           cfa_off -= 8;
2977         }
2978     }
2979
2980   if (current_frame_info.reg_save_gp)
2981     {
2982       insn = emit_move_insn (gen_rtx_REG (DImode,
2983                                           current_frame_info.reg_save_gp),
2984                              pic_offset_table_rtx);
2985       /* We don't know for sure yet if this is actually needed, since
2986          we've not split the PIC call patterns.  If all of the calls
2987          are indirect, and not followed by any uses of the gp, then
2988          this save is dead.  Allow it to go away.  */
2989       REG_NOTES (insn)
2990         = gen_rtx_EXPR_LIST (REG_MAYBE_DEAD, const0_rtx, REG_NOTES (insn));
2991     }
2992
2993   /* We should now be at the base of the gr/br/fr spill area.  */
2994   gcc_assert (cfa_off == (current_frame_info.spill_cfa_off
2995                           + current_frame_info.spill_size));
2996
2997   /* Spill all general registers.  */
2998   for (regno = GR_REG (1); regno <= GR_REG (31); ++regno)
2999     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3000       {
3001         reg = gen_rtx_REG (DImode, regno);
3002         do_spill (gen_gr_spill, reg, cfa_off, reg);
3003         cfa_off -= 8;
3004       }
3005
3006   /* Handle BR0 specially -- it may be getting stored permanently in
3007      some GR register.  */
3008   if (TEST_HARD_REG_BIT (current_frame_info.mask, BR_REG (0)))
3009     {
3010       reg = gen_rtx_REG (DImode, BR_REG (0));
3011       if (current_frame_info.reg_save_b0 != 0)
3012         {
3013           alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_b0);
3014           insn = emit_move_insn (alt_reg, reg);
3015           RTX_FRAME_RELATED_P (insn) = 1;
3016
3017           /* Even if we're not going to generate an epilogue, we still
3018              need to save the register so that EH works.  */
3019           if (! epilogue_p)
3020             emit_insn (gen_prologue_use (alt_reg));
3021         }
3022       else
3023         {
3024           alt_regno = next_scratch_gr_reg ();
3025           alt_reg = gen_rtx_REG (DImode, alt_regno);
3026           emit_move_insn (alt_reg, reg);
3027           do_spill (gen_movdi_x, alt_reg, cfa_off, reg);
3028           cfa_off -= 8;
3029         }
3030     }
3031
3032   /* Spill the rest of the BR registers.  */
3033   for (regno = BR_REG (1); regno <= BR_REG (7); ++regno)
3034     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3035       {
3036         alt_regno = next_scratch_gr_reg ();
3037         alt_reg = gen_rtx_REG (DImode, alt_regno);
3038         reg = gen_rtx_REG (DImode, regno);
3039         emit_move_insn (alt_reg, reg);
3040         do_spill (gen_movdi_x, alt_reg, cfa_off, reg);
3041         cfa_off -= 8;
3042       }
3043
3044   /* Align the frame and spill all FR registers.  */
3045   for (regno = FR_REG (2); regno <= FR_REG (127); ++regno)
3046     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3047       {
3048         gcc_assert (!(cfa_off & 15));
3049         reg = gen_rtx_REG (XFmode, regno);
3050         do_spill (gen_fr_spill_x, reg, cfa_off, reg);
3051         cfa_off -= 16;
3052       }
3053
3054   gcc_assert (cfa_off == current_frame_info.spill_cfa_off);
3055
3056   finish_spill_pointers ();
3057 }
3058
3059 /* Called after register allocation to add any instructions needed for the
3060    epilogue.  Using an epilogue insn is favored compared to putting all of the
3061    instructions in output_function_prologue(), since it allows the scheduler
3062    to intermix instructions with the saves of the caller saved registers.  In
3063    some cases, it might be necessary to emit a barrier instruction as the last
3064    insn to prevent such scheduling.  */
3065
3066 void
3067 ia64_expand_epilogue (int sibcall_p)
3068 {
3069   rtx insn, reg, alt_reg, ar_unat_save_reg;
3070   int regno, alt_regno, cfa_off;
3071
3072   ia64_compute_frame_size (get_frame_size ());
3073
3074   /* If there is a frame pointer, then we use it instead of the stack
3075      pointer, so that the stack pointer does not need to be valid when
3076      the epilogue starts.  See EXIT_IGNORE_STACK.  */
3077   if (frame_pointer_needed)
3078     setup_spill_pointers (current_frame_info.n_spilled,
3079                           hard_frame_pointer_rtx, 0);
3080   else
3081     setup_spill_pointers (current_frame_info.n_spilled, stack_pointer_rtx,
3082                           current_frame_info.total_size);
3083
3084   if (current_frame_info.total_size != 0)
3085     {
3086       /* ??? At this point we must generate a magic insn that appears to
3087          modify the spill iterators and the frame pointer.  This would
3088          allow the most scheduling freedom.  For now, just hard stop.  */
3089       emit_insn (gen_blockage ());
3090     }
3091
3092   /* Locate the bottom of the register save area.  */
3093   cfa_off = (current_frame_info.spill_cfa_off
3094              + current_frame_info.spill_size
3095              + current_frame_info.extra_spill_size);
3096
3097   /* Restore the predicate registers.  */
3098   if (TEST_HARD_REG_BIT (current_frame_info.mask, PR_REG (0)))
3099     {
3100       if (current_frame_info.reg_save_pr != 0)
3101         alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_pr);
3102       else
3103         {
3104           alt_regno = next_scratch_gr_reg ();
3105           alt_reg = gen_rtx_REG (DImode, alt_regno);
3106           do_restore (gen_movdi_x, alt_reg, cfa_off);
3107           cfa_off -= 8;
3108         }
3109       reg = gen_rtx_REG (DImode, PR_REG (0));
3110       emit_move_insn (reg, alt_reg);
3111     }
3112
3113   /* Restore the application registers.  */
3114
3115   /* Load the saved unat from the stack, but do not restore it until
3116      after the GRs have been restored.  */
3117   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_UNAT_REGNUM))
3118     {
3119       if (current_frame_info.reg_save_ar_unat != 0)
3120         ar_unat_save_reg
3121           = gen_rtx_REG (DImode, current_frame_info.reg_save_ar_unat);
3122       else
3123         {
3124           alt_regno = next_scratch_gr_reg ();
3125           ar_unat_save_reg = gen_rtx_REG (DImode, alt_regno);
3126           current_frame_info.gr_used_mask |= 1 << alt_regno;
3127           do_restore (gen_movdi_x, ar_unat_save_reg, cfa_off);
3128           cfa_off -= 8;
3129         }
3130     }
3131   else
3132     ar_unat_save_reg = NULL_RTX;
3133
3134   if (current_frame_info.reg_save_ar_pfs != 0)
3135     {
3136       alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_ar_pfs);
3137       reg = gen_rtx_REG (DImode, AR_PFS_REGNUM);
3138       emit_move_insn (reg, alt_reg);
3139     }
3140   else if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_PFS_REGNUM))
3141     {
3142       alt_regno = next_scratch_gr_reg ();
3143       alt_reg = gen_rtx_REG (DImode, alt_regno);
3144       do_restore (gen_movdi_x, alt_reg, cfa_off);
3145       cfa_off -= 8;
3146       reg = gen_rtx_REG (DImode, AR_PFS_REGNUM);
3147       emit_move_insn (reg, alt_reg);
3148     }
3149
3150   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_LC_REGNUM))
3151     {
3152       if (current_frame_info.reg_save_ar_lc != 0)
3153         alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_ar_lc);
3154       else
3155         {
3156           alt_regno = next_scratch_gr_reg ();
3157           alt_reg = gen_rtx_REG (DImode, alt_regno);
3158           do_restore (gen_movdi_x, alt_reg, cfa_off);
3159           cfa_off -= 8;
3160         }
3161       reg = gen_rtx_REG (DImode, AR_LC_REGNUM);
3162       emit_move_insn (reg, alt_reg);
3163     }
3164
3165   /* We should now be at the base of the gr/br/fr spill area.  */
3166   gcc_assert (cfa_off == (current_frame_info.spill_cfa_off
3167                           + current_frame_info.spill_size));
3168
3169   /* The GP may be stored on the stack in the prologue, but it's
3170      never restored in the epilogue.  Skip the stack slot.  */
3171   if (TEST_HARD_REG_BIT (current_frame_info.mask, GR_REG (1)))
3172     cfa_off -= 8;
3173
3174   /* Restore all general registers.  */
3175   for (regno = GR_REG (2); regno <= GR_REG (31); ++regno)
3176     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3177       {
3178         reg = gen_rtx_REG (DImode, regno);
3179         do_restore (gen_gr_restore, reg, cfa_off);
3180         cfa_off -= 8;
3181       }
3182
3183   /* Restore the branch registers.  Handle B0 specially, as it may
3184      have gotten stored in some GR register.  */
3185   if (TEST_HARD_REG_BIT (current_frame_info.mask, BR_REG (0)))
3186     {
3187       if (current_frame_info.reg_save_b0 != 0)
3188         alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_b0);
3189       else
3190         {
3191           alt_regno = next_scratch_gr_reg ();
3192           alt_reg = gen_rtx_REG (DImode, alt_regno);
3193           do_restore (gen_movdi_x, alt_reg, cfa_off);
3194           cfa_off -= 8;
3195         }
3196       reg = gen_rtx_REG (DImode, BR_REG (0));
3197       emit_move_insn (reg, alt_reg);
3198     }
3199
3200   for (regno = BR_REG (1); regno <= BR_REG (7); ++regno)
3201     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3202       {
3203         alt_regno = next_scratch_gr_reg ();
3204         alt_reg = gen_rtx_REG (DImode, alt_regno);
3205         do_restore (gen_movdi_x, alt_reg, cfa_off);
3206         cfa_off -= 8;
3207         reg = gen_rtx_REG (DImode, regno);
3208         emit_move_insn (reg, alt_reg);
3209       }
3210
3211   /* Restore floating point registers.  */
3212   for (regno = FR_REG (2); regno <= FR_REG (127); ++regno)
3213     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3214       {
3215         gcc_assert (!(cfa_off & 15));
3216         reg = gen_rtx_REG (XFmode, regno);
3217         do_restore (gen_fr_restore_x, reg, cfa_off);
3218         cfa_off -= 16;
3219       }
3220
3221   /* Restore ar.unat for real.  */
3222   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_UNAT_REGNUM))
3223     {
3224       reg = gen_rtx_REG (DImode, AR_UNAT_REGNUM);
3225       emit_move_insn (reg, ar_unat_save_reg);
3226     }
3227
3228   gcc_assert (cfa_off == current_frame_info.spill_cfa_off);
3229
3230   finish_spill_pointers ();
3231
3232   if (current_frame_info.total_size || cfun->machine->ia64_eh_epilogue_sp)
3233     {
3234       /* ??? At this point we must generate a magic insn that appears to
3235          modify the spill iterators, the stack pointer, and the frame
3236          pointer.  This would allow the most scheduling freedom.  For now,
3237          just hard stop.  */
3238       emit_insn (gen_blockage ());
3239     }
3240
3241   if (cfun->machine->ia64_eh_epilogue_sp)
3242     emit_move_insn (stack_pointer_rtx, cfun->machine->ia64_eh_epilogue_sp);
3243   else if (frame_pointer_needed)
3244     {
3245       insn = emit_move_insn (stack_pointer_rtx, hard_frame_pointer_rtx);
3246       RTX_FRAME_RELATED_P (insn) = 1;
3247     }
3248   else if (current_frame_info.total_size)
3249     {
3250       rtx offset, frame_size_rtx;
3251
3252       frame_size_rtx = GEN_INT (current_frame_info.total_size);
3253       if (CONST_OK_FOR_I (current_frame_info.total_size))
3254         offset = frame_size_rtx;
3255       else
3256         {
3257           regno = next_scratch_gr_reg ();
3258           offset = gen_rtx_REG (DImode, regno);
3259           emit_move_insn (offset, frame_size_rtx);
3260         }
3261
3262       insn = emit_insn (gen_adddi3 (stack_pointer_rtx, stack_pointer_rtx,
3263                                     offset));
3264
3265       RTX_FRAME_RELATED_P (insn) = 1;
3266       if (GET_CODE (offset) != CONST_INT)
3267         {
3268           REG_NOTES (insn)
3269             = gen_rtx_EXPR_LIST (REG_FRAME_RELATED_EXPR,
3270                         gen_rtx_SET (VOIDmode,
3271                                      stack_pointer_rtx,
3272                                      gen_rtx_PLUS (DImode,
3273                                                    stack_pointer_rtx,
3274                                                    frame_size_rtx)),
3275                         REG_NOTES (insn));
3276         }
3277     }
3278
3279   if (cfun->machine->ia64_eh_epilogue_bsp)
3280     emit_insn (gen_set_bsp (cfun->machine->ia64_eh_epilogue_bsp));
3281
3282   if (! sibcall_p)
3283     emit_jump_insn (gen_return_internal (gen_rtx_REG (DImode, BR_REG (0))));
3284   else
3285     {
3286       int fp = GR_REG (2);
3287       /* We need a throw away register here, r0 and r1 are reserved, so r2 is the
3288          first available call clobbered register.  If there was a frame_pointer
3289          register, we may have swapped the names of r2 and HARD_FRAME_POINTER_REGNUM,
3290          so we have to make sure we're using the string "r2" when emitting
3291          the register name for the assembler.  */
3292       if (current_frame_info.reg_fp && current_frame_info.reg_fp == GR_REG (2))
3293         fp = HARD_FRAME_POINTER_REGNUM;
3294
3295       /* We must emit an alloc to force the input registers to become output
3296          registers.  Otherwise, if the callee tries to pass its parameters
3297          through to another call without an intervening alloc, then these
3298          values get lost.  */
3299       /* ??? We don't need to preserve all input registers.  We only need to
3300          preserve those input registers used as arguments to the sibling call.
3301          It is unclear how to compute that number here.  */
3302       if (current_frame_info.n_input_regs != 0)
3303         {
3304           rtx n_inputs = GEN_INT (current_frame_info.n_input_regs);
3305           insn = emit_insn (gen_alloc (gen_rtx_REG (DImode, fp),
3306                                 const0_rtx, const0_rtx,
3307                                 n_inputs, const0_rtx));
3308           RTX_FRAME_RELATED_P (insn) = 1;
3309         }
3310     }
3311 }
3312
3313 /* Return 1 if br.ret can do all the work required to return from a
3314    function.  */
3315
3316 int
3317 ia64_direct_return (void)
3318 {
3319   if (reload_completed && ! frame_pointer_needed)
3320     {
3321       ia64_compute_frame_size (get_frame_size ());
3322
3323       return (current_frame_info.total_size == 0
3324               && current_frame_info.n_spilled == 0
3325               && current_frame_info.reg_save_b0 == 0
3326               && current_frame_info.reg_save_pr == 0
3327               && current_frame_info.reg_save_ar_pfs == 0
3328               && current_frame_info.reg_save_ar_unat == 0
3329               && current_frame_info.reg_save_ar_lc == 0);
3330     }
3331   return 0;
3332 }
3333
3334 /* Return the magic cookie that we use to hold the return address
3335    during early compilation.  */
3336
3337 rtx
3338 ia64_return_addr_rtx (HOST_WIDE_INT count, rtx frame ATTRIBUTE_UNUSED)
3339 {
3340   if (count != 0)
3341     return NULL;
3342   return gen_rtx_UNSPEC (Pmode, gen_rtvec (1, const0_rtx), UNSPEC_RET_ADDR);
3343 }
3344
3345 /* Split this value after reload, now that we know where the return
3346    address is saved.  */
3347
3348 void
3349 ia64_split_return_addr_rtx (rtx dest)
3350 {
3351   rtx src;
3352
3353   if (TEST_HARD_REG_BIT (current_frame_info.mask, BR_REG (0)))
3354     {
3355       if (current_frame_info.reg_save_b0 != 0)
3356         src = gen_rtx_REG (DImode, current_frame_info.reg_save_b0);
3357       else
3358         {
3359           HOST_WIDE_INT off;
3360           unsigned int regno;
3361
3362           /* Compute offset from CFA for BR0.  */
3363           /* ??? Must be kept in sync with ia64_expand_prologue.  */
3364           off = (current_frame_info.spill_cfa_off
3365                  + current_frame_info.spill_size);
3366           for (regno = GR_REG (1); regno <= GR_REG (31); ++regno)
3367             if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3368               off -= 8;
3369
3370           /* Convert CFA offset to a register based offset.  */
3371           if (frame_pointer_needed)
3372             src = hard_frame_pointer_rtx;
3373           else
3374             {
3375               src = stack_pointer_rtx;
3376               off += current_frame_info.total_size;
3377             }
3378
3379           /* Load address into scratch register.  */
3380           if (CONST_OK_FOR_I (off))
3381             emit_insn (gen_adddi3 (dest, src, GEN_INT (off)));
3382           else
3383             {
3384               emit_move_insn (dest, GEN_INT (off));
3385               emit_insn (gen_adddi3 (dest, src, dest));
3386             }
3387
3388           src = gen_rtx_MEM (Pmode, dest);
3389         }
3390     }
3391   else
3392     src = gen_rtx_REG (DImode, BR_REG (0));
3393
3394   emit_move_insn (dest, src);
3395 }
3396
3397 int
3398 ia64_hard_regno_rename_ok (int from, int to)
3399 {
3400   /* Don't clobber any of the registers we reserved for the prologue.  */
3401   if (to == current_frame_info.reg_fp
3402       || to == current_frame_info.reg_save_b0
3403       || to == current_frame_info.reg_save_pr
3404       || to == current_frame_info.reg_save_ar_pfs
3405       || to == current_frame_info.reg_save_ar_unat
3406       || to == current_frame_info.reg_save_ar_lc)
3407     return 0;
3408
3409   if (from == current_frame_info.reg_fp
3410       || from == current_frame_info.reg_save_b0
3411       || from == current_frame_info.reg_save_pr
3412       || from == current_frame_info.reg_save_ar_pfs
3413       || from == current_frame_info.reg_save_ar_unat
3414       || from == current_frame_info.reg_save_ar_lc)
3415     return 0;
3416
3417   /* Don't use output registers outside the register frame.  */
3418   if (OUT_REGNO_P (to) && to >= OUT_REG (current_frame_info.n_output_regs))
3419     return 0;
3420
3421   /* Retain even/oddness on predicate register pairs.  */
3422   if (PR_REGNO_P (from) && PR_REGNO_P (to))
3423     return (from & 1) == (to & 1);
3424
3425   return 1;
3426 }
3427
3428 /* Target hook for assembling integer objects.  Handle word-sized
3429    aligned objects and detect the cases when @fptr is needed.  */
3430
3431 static bool
3432 ia64_assemble_integer (rtx x, unsigned int size, int aligned_p)
3433 {
3434   if (size == POINTER_SIZE / BITS_PER_UNIT
3435       && !(TARGET_NO_PIC || TARGET_AUTO_PIC)
3436       && GET_CODE (x) == SYMBOL_REF
3437       && SYMBOL_REF_FUNCTION_P (x))
3438     {
3439       static const char * const directive[2][2] = {
3440           /* 64-bit pointer */  /* 32-bit pointer */
3441         { "\tdata8.ua\t@fptr(", "\tdata4.ua\t@fptr("},  /* unaligned */
3442         { "\tdata8\t@fptr(",    "\tdata4\t@fptr("}      /* aligned */
3443       };
3444       fputs (directive[(aligned_p != 0)][POINTER_SIZE == 32], asm_out_file);
3445       output_addr_const (asm_out_file, x);
3446       fputs (")\n", asm_out_file);
3447       return true;
3448     }
3449   return default_assemble_integer (x, size, aligned_p);
3450 }
3451
3452 /* Emit the function prologue.  */
3453
3454 static void
3455 ia64_output_function_prologue (FILE *file, HOST_WIDE_INT size ATTRIBUTE_UNUSED)
3456 {
3457   int mask, grsave, grsave_prev;
3458
3459   if (current_frame_info.need_regstk)
3460     fprintf (file, "\t.regstk %d, %d, %d, %d\n",
3461              current_frame_info.n_input_regs,
3462              current_frame_info.n_local_regs,
3463              current_frame_info.n_output_regs,