OSDN Git Service

Add -mavx2.
[pf3gnuchains/gcc-fork.git] / gcc / config / i386 / i386.h
1 /* Definitions of target machine for GCC for IA-32.
2    Copyright (C) 1988, 1992, 1994, 1995, 1996, 1997, 1998, 1999, 2000,
3    2001, 2002, 2003, 2004, 2005, 2006, 2007, 2008, 2009, 2010, 2011
4    Free Software Foundation, Inc.
5
6 This file is part of GCC.
7
8 GCC is free software; you can redistribute it and/or modify
9 it under the terms of the GNU General Public License as published by
10 the Free Software Foundation; either version 3, or (at your option)
11 any later version.
12
13 GCC is distributed in the hope that it will be useful,
14 but WITHOUT ANY WARRANTY; without even the implied warranty of
15 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16 GNU General Public License for more details.
17
18 Under Section 7 of GPL version 3, you are granted additional
19 permissions described in the GCC Runtime Library Exception, version
20 3.1, as published by the Free Software Foundation.
21
22 You should have received a copy of the GNU General Public License and
23 a copy of the GCC Runtime Library Exception along with this program;
24 see the files COPYING3 and COPYING.RUNTIME respectively.  If not, see
25 <http://www.gnu.org/licenses/>.  */
26
27 /* The purpose of this file is to define the characteristics of the i386,
28    independent of assembler syntax or operating system.
29
30    Three other files build on this one to describe a specific assembler syntax:
31    bsd386.h, att386.h, and sun386.h.
32
33    The actual tm.h file for a particular system should include
34    this file, and then the file for the appropriate assembler syntax.
35
36    Many macros that specify assembler syntax are omitted entirely from
37    this file because they really belong in the files for particular
38    assemblers.  These include RP, IP, LPREFIX, PUT_OP_SIZE, USE_STAR,
39    ADDR_BEG, ADDR_END, PRINT_IREG, PRINT_SCALE, PRINT_B_I_S, and many
40    that start with ASM_ or end in ASM_OP.  */
41
42 /* Redefines for option macros.  */
43
44 #define TARGET_64BIT    OPTION_ISA_64BIT
45 #define TARGET_X32      OPTION_ISA_X32
46 #define TARGET_MMX      OPTION_ISA_MMX
47 #define TARGET_3DNOW    OPTION_ISA_3DNOW
48 #define TARGET_3DNOW_A  OPTION_ISA_3DNOW_A
49 #define TARGET_SSE      OPTION_ISA_SSE
50 #define TARGET_SSE2     OPTION_ISA_SSE2
51 #define TARGET_SSE3     OPTION_ISA_SSE3
52 #define TARGET_SSSE3    OPTION_ISA_SSSE3
53 #define TARGET_SSE4_1   OPTION_ISA_SSE4_1
54 #define TARGET_SSE4_2   OPTION_ISA_SSE4_2
55 #define TARGET_AVX      OPTION_ISA_AVX
56 #define TARGET_AVX2     OPTION_ISA_AVX2
57 #define TARGET_FMA      OPTION_ISA_FMA
58 #define TARGET_SSE4A    OPTION_ISA_SSE4A
59 #define TARGET_FMA4     OPTION_ISA_FMA4
60 #define TARGET_XOP      OPTION_ISA_XOP
61 #define TARGET_LWP      OPTION_ISA_LWP
62 #define TARGET_ROUND    OPTION_ISA_ROUND
63 #define TARGET_ABM      OPTION_ISA_ABM
64 #define TARGET_BMI      OPTION_ISA_BMI
65 #define TARGET_LZCNT    OPTION_ISA_LZCNT
66 #define TARGET_TBM      OPTION_ISA_TBM
67 #define TARGET_POPCNT   OPTION_ISA_POPCNT
68 #define TARGET_SAHF     OPTION_ISA_SAHF
69 #define TARGET_MOVBE    OPTION_ISA_MOVBE
70 #define TARGET_CRC32    OPTION_ISA_CRC32
71 #define TARGET_AES      OPTION_ISA_AES
72 #define TARGET_PCLMUL   OPTION_ISA_PCLMUL
73 #define TARGET_CMPXCHG16B OPTION_ISA_CX16
74 #define TARGET_FSGSBASE OPTION_ISA_FSGSBASE
75 #define TARGET_RDRND    OPTION_ISA_RDRND
76 #define TARGET_F16C     OPTION_ISA_F16C
77
78 #define TARGET_LP64     (TARGET_64BIT && !TARGET_X32)
79
80 /* SSE4.1 defines round instructions */
81 #define OPTION_MASK_ISA_ROUND   OPTION_MASK_ISA_SSE4_1
82 #define OPTION_ISA_ROUND        ((ix86_isa_flags & OPTION_MASK_ISA_ROUND) != 0)
83
84 #include "config/vxworks-dummy.h"
85
86 #include "config/i386/i386-opts.h"
87
88 #define MAX_STRINGOP_ALGS 4
89
90 /* Specify what algorithm to use for stringops on known size.
91    When size is unknown, the UNKNOWN_SIZE alg is used.  When size is
92    known at compile time or estimated via feedback, the SIZE array
93    is walked in order until MAX is greater then the estimate (or -1
94    means infinity).  Corresponding ALG is used then.
95    For example initializer:
96     {{256, loop}, {-1, rep_prefix_4_byte}}
97    will use loop for blocks smaller or equal to 256 bytes, rep prefix will
98    be used otherwise.  */
99 struct stringop_algs
100 {
101   const enum stringop_alg unknown_size;
102   const struct stringop_strategy {
103     const int max;
104     const enum stringop_alg alg;
105   } size [MAX_STRINGOP_ALGS];
106 };
107
108 /* Define the specific costs for a given cpu */
109
110 struct processor_costs {
111   const int add;                /* cost of an add instruction */
112   const int lea;                /* cost of a lea instruction */
113   const int shift_var;          /* variable shift costs */
114   const int shift_const;        /* constant shift costs */
115   const int mult_init[5];       /* cost of starting a multiply
116                                    in QImode, HImode, SImode, DImode, TImode*/
117   const int mult_bit;           /* cost of multiply per each bit set */
118   const int divide[5];          /* cost of a divide/mod
119                                    in QImode, HImode, SImode, DImode, TImode*/
120   int movsx;                    /* The cost of movsx operation.  */
121   int movzx;                    /* The cost of movzx operation.  */
122   const int large_insn;         /* insns larger than this cost more */
123   const int move_ratio;         /* The threshold of number of scalar
124                                    memory-to-memory move insns.  */
125   const int movzbl_load;        /* cost of loading using movzbl */
126   const int int_load[3];        /* cost of loading integer registers
127                                    in QImode, HImode and SImode relative
128                                    to reg-reg move (2).  */
129   const int int_store[3];       /* cost of storing integer register
130                                    in QImode, HImode and SImode */
131   const int fp_move;            /* cost of reg,reg fld/fst */
132   const int fp_load[3];         /* cost of loading FP register
133                                    in SFmode, DFmode and XFmode */
134   const int fp_store[3];        /* cost of storing FP register
135                                    in SFmode, DFmode and XFmode */
136   const int mmx_move;           /* cost of moving MMX register.  */
137   const int mmx_load[2];        /* cost of loading MMX register
138                                    in SImode and DImode */
139   const int mmx_store[2];       /* cost of storing MMX register
140                                    in SImode and DImode */
141   const int sse_move;           /* cost of moving SSE register.  */
142   const int sse_load[3];        /* cost of loading SSE register
143                                    in SImode, DImode and TImode*/
144   const int sse_store[3];       /* cost of storing SSE register
145                                    in SImode, DImode and TImode*/
146   const int mmxsse_to_integer;  /* cost of moving mmxsse register to
147                                    integer and vice versa.  */
148   const int l1_cache_size;      /* size of l1 cache, in kilobytes.  */
149   const int l2_cache_size;      /* size of l2 cache, in kilobytes.  */
150   const int prefetch_block;     /* bytes moved to cache for prefetch.  */
151   const int simultaneous_prefetches; /* number of parallel prefetch
152                                    operations.  */
153   const int branch_cost;        /* Default value for BRANCH_COST.  */
154   const int fadd;               /* cost of FADD and FSUB instructions.  */
155   const int fmul;               /* cost of FMUL instruction.  */
156   const int fdiv;               /* cost of FDIV instruction.  */
157   const int fabs;               /* cost of FABS instruction.  */
158   const int fchs;               /* cost of FCHS instruction.  */
159   const int fsqrt;              /* cost of FSQRT instruction.  */
160                                 /* Specify what algorithm
161                                    to use for stringops on unknown size.  */
162   struct stringop_algs memcpy[2], memset[2];
163   const int scalar_stmt_cost;   /* Cost of any scalar operation, excluding
164                                    load and store.  */
165   const int scalar_load_cost;   /* Cost of scalar load.  */
166   const int scalar_store_cost;  /* Cost of scalar store.  */
167   const int vec_stmt_cost;      /* Cost of any vector operation, excluding
168                                    load, store, vector-to-scalar and
169                                    scalar-to-vector operation.  */
170   const int vec_to_scalar_cost;    /* Cost of vect-to-scalar operation.  */
171   const int scalar_to_vec_cost;    /* Cost of scalar-to-vector operation.  */
172   const int vec_align_load_cost;   /* Cost of aligned vector load.  */
173   const int vec_unalign_load_cost; /* Cost of unaligned vector load.  */
174   const int vec_store_cost;        /* Cost of vector store.  */
175   const int cond_taken_branch_cost;    /* Cost of taken branch for vectorizer
176                                           cost model.  */
177   const int cond_not_taken_branch_cost;/* Cost of not taken branch for
178                                           vectorizer cost model.  */
179 };
180
181 extern const struct processor_costs *ix86_cost;
182 extern const struct processor_costs ix86_size_cost;
183
184 #define ix86_cur_cost() \
185   (optimize_insn_for_size_p () ? &ix86_size_cost: ix86_cost)
186
187 /* Macros used in the machine description to test the flags.  */
188
189 /* configure can arrange to make this 2, to force a 486.  */
190
191 #ifndef TARGET_CPU_DEFAULT
192 #define TARGET_CPU_DEFAULT TARGET_CPU_DEFAULT_generic
193 #endif
194
195 #ifndef TARGET_FPMATH_DEFAULT
196 #define TARGET_FPMATH_DEFAULT \
197   (TARGET_64BIT && TARGET_SSE ? FPMATH_SSE : FPMATH_387)
198 #endif
199
200 #define TARGET_FLOAT_RETURNS_IN_80387 TARGET_FLOAT_RETURNS
201
202 /* 64bit Sledgehammer mode.  For libgcc2 we make sure this is a
203    compile-time constant.  */
204 #ifdef IN_LIBGCC2
205 #undef TARGET_64BIT
206 #ifdef __x86_64__
207 #define TARGET_64BIT 1
208 #else
209 #define TARGET_64BIT 0
210 #endif
211 #else
212 #ifndef TARGET_BI_ARCH
213 #undef TARGET_64BIT
214 #if TARGET_64BIT_DEFAULT
215 #define TARGET_64BIT 1
216 #else
217 #define TARGET_64BIT 0
218 #endif
219 #endif
220 #endif
221
222 #define HAS_LONG_COND_BRANCH 1
223 #define HAS_LONG_UNCOND_BRANCH 1
224
225 #define TARGET_386 (ix86_tune == PROCESSOR_I386)
226 #define TARGET_486 (ix86_tune == PROCESSOR_I486)
227 #define TARGET_PENTIUM (ix86_tune == PROCESSOR_PENTIUM)
228 #define TARGET_PENTIUMPRO (ix86_tune == PROCESSOR_PENTIUMPRO)
229 #define TARGET_GEODE (ix86_tune == PROCESSOR_GEODE)
230 #define TARGET_K6 (ix86_tune == PROCESSOR_K6)
231 #define TARGET_ATHLON (ix86_tune == PROCESSOR_ATHLON)
232 #define TARGET_PENTIUM4 (ix86_tune == PROCESSOR_PENTIUM4)
233 #define TARGET_K8 (ix86_tune == PROCESSOR_K8)
234 #define TARGET_ATHLON_K8 (TARGET_K8 || TARGET_ATHLON)
235 #define TARGET_NOCONA (ix86_tune == PROCESSOR_NOCONA)
236 #define TARGET_CORE2_32 (ix86_tune == PROCESSOR_CORE2_32)
237 #define TARGET_CORE2_64 (ix86_tune == PROCESSOR_CORE2_64)
238 #define TARGET_CORE2 (TARGET_CORE2_32 || TARGET_CORE2_64)
239 #define TARGET_COREI7_32 (ix86_tune == PROCESSOR_COREI7_32)
240 #define TARGET_COREI7_64 (ix86_tune == PROCESSOR_COREI7_64)
241 #define TARGET_COREI7 (TARGET_COREI7_32 || TARGET_COREI7_64)
242 #define TARGET_GENERIC32 (ix86_tune == PROCESSOR_GENERIC32)
243 #define TARGET_GENERIC64 (ix86_tune == PROCESSOR_GENERIC64)
244 #define TARGET_GENERIC (TARGET_GENERIC32 || TARGET_GENERIC64)
245 #define TARGET_AMDFAM10 (ix86_tune == PROCESSOR_AMDFAM10)
246 #define TARGET_BDVER1 (ix86_tune == PROCESSOR_BDVER1)
247 #define TARGET_BDVER2 (ix86_tune == PROCESSOR_BDVER2)
248 #define TARGET_BTVER1 (ix86_tune == PROCESSOR_BTVER1)
249 #define TARGET_ATOM (ix86_tune == PROCESSOR_ATOM)
250
251 /* Feature tests against the various tunings.  */
252 enum ix86_tune_indices {
253   X86_TUNE_USE_LEAVE,
254   X86_TUNE_PUSH_MEMORY,
255   X86_TUNE_ZERO_EXTEND_WITH_AND,
256   X86_TUNE_UNROLL_STRLEN,
257   X86_TUNE_BRANCH_PREDICTION_HINTS,
258   X86_TUNE_DOUBLE_WITH_ADD,
259   X86_TUNE_USE_SAHF,
260   X86_TUNE_MOVX,
261   X86_TUNE_PARTIAL_REG_STALL,
262   X86_TUNE_PARTIAL_FLAG_REG_STALL,
263   X86_TUNE_USE_HIMODE_FIOP,
264   X86_TUNE_USE_SIMODE_FIOP,
265   X86_TUNE_USE_MOV0,
266   X86_TUNE_USE_CLTD,
267   X86_TUNE_USE_XCHGB,
268   X86_TUNE_SPLIT_LONG_MOVES,
269   X86_TUNE_READ_MODIFY_WRITE,
270   X86_TUNE_READ_MODIFY,
271   X86_TUNE_PROMOTE_QIMODE,
272   X86_TUNE_FAST_PREFIX,
273   X86_TUNE_SINGLE_STRINGOP,
274   X86_TUNE_QIMODE_MATH,
275   X86_TUNE_HIMODE_MATH,
276   X86_TUNE_PROMOTE_QI_REGS,
277   X86_TUNE_PROMOTE_HI_REGS,
278   X86_TUNE_SINGLE_POP,
279   X86_TUNE_DOUBLE_POP,
280   X86_TUNE_SINGLE_PUSH,
281   X86_TUNE_DOUBLE_PUSH,
282   X86_TUNE_INTEGER_DFMODE_MOVES,
283   X86_TUNE_PARTIAL_REG_DEPENDENCY,
284   X86_TUNE_SSE_PARTIAL_REG_DEPENDENCY,
285   X86_TUNE_SSE_UNALIGNED_LOAD_OPTIMAL,
286   X86_TUNE_SSE_UNALIGNED_STORE_OPTIMAL,
287   X86_TUNE_SSE_PACKED_SINGLE_INSN_OPTIMAL,
288   X86_TUNE_SSE_SPLIT_REGS,
289   X86_TUNE_SSE_TYPELESS_STORES,
290   X86_TUNE_SSE_LOAD0_BY_PXOR,
291   X86_TUNE_MEMORY_MISMATCH_STALL,
292   X86_TUNE_PROLOGUE_USING_MOVE,
293   X86_TUNE_EPILOGUE_USING_MOVE,
294   X86_TUNE_SHIFT1,
295   X86_TUNE_USE_FFREEP,
296   X86_TUNE_INTER_UNIT_MOVES,
297   X86_TUNE_INTER_UNIT_CONVERSIONS,
298   X86_TUNE_FOUR_JUMP_LIMIT,
299   X86_TUNE_SCHEDULE,
300   X86_TUNE_USE_BT,
301   X86_TUNE_USE_INCDEC,
302   X86_TUNE_PAD_RETURNS,
303   X86_TUNE_PAD_SHORT_FUNCTION,
304   X86_TUNE_EXT_80387_CONSTANTS,
305   X86_TUNE_SHORTEN_X87_SSE,
306   X86_TUNE_AVOID_VECTOR_DECODE,
307   X86_TUNE_PROMOTE_HIMODE_IMUL,
308   X86_TUNE_SLOW_IMUL_IMM32_MEM,
309   X86_TUNE_SLOW_IMUL_IMM8,
310   X86_TUNE_MOVE_M1_VIA_OR,
311   X86_TUNE_NOT_UNPAIRABLE,
312   X86_TUNE_NOT_VECTORMODE,
313   X86_TUNE_USE_VECTOR_FP_CONVERTS,
314   X86_TUNE_USE_VECTOR_CONVERTS,
315   X86_TUNE_FUSE_CMP_AND_BRANCH,
316   X86_TUNE_OPT_AGU,
317   X86_TUNE_VECTORIZE_DOUBLE,
318   X86_TUNE_SOFTWARE_PREFETCHING_BENEFICIAL,
319   X86_TUNE_AVX128_OPTIMAL,
320
321   X86_TUNE_LAST
322 };
323
324 extern unsigned char ix86_tune_features[X86_TUNE_LAST];
325
326 #define TARGET_USE_LEAVE        ix86_tune_features[X86_TUNE_USE_LEAVE]
327 #define TARGET_PUSH_MEMORY      ix86_tune_features[X86_TUNE_PUSH_MEMORY]
328 #define TARGET_ZERO_EXTEND_WITH_AND \
329         ix86_tune_features[X86_TUNE_ZERO_EXTEND_WITH_AND]
330 #define TARGET_UNROLL_STRLEN    ix86_tune_features[X86_TUNE_UNROLL_STRLEN]
331 #define TARGET_BRANCH_PREDICTION_HINTS \
332         ix86_tune_features[X86_TUNE_BRANCH_PREDICTION_HINTS]
333 #define TARGET_DOUBLE_WITH_ADD  ix86_tune_features[X86_TUNE_DOUBLE_WITH_ADD]
334 #define TARGET_USE_SAHF         ix86_tune_features[X86_TUNE_USE_SAHF]
335 #define TARGET_MOVX             ix86_tune_features[X86_TUNE_MOVX]
336 #define TARGET_PARTIAL_REG_STALL ix86_tune_features[X86_TUNE_PARTIAL_REG_STALL]
337 #define TARGET_PARTIAL_FLAG_REG_STALL \
338         ix86_tune_features[X86_TUNE_PARTIAL_FLAG_REG_STALL]
339 #define TARGET_USE_HIMODE_FIOP  ix86_tune_features[X86_TUNE_USE_HIMODE_FIOP]
340 #define TARGET_USE_SIMODE_FIOP  ix86_tune_features[X86_TUNE_USE_SIMODE_FIOP]
341 #define TARGET_USE_MOV0         ix86_tune_features[X86_TUNE_USE_MOV0]
342 #define TARGET_USE_CLTD         ix86_tune_features[X86_TUNE_USE_CLTD]
343 #define TARGET_USE_XCHGB        ix86_tune_features[X86_TUNE_USE_XCHGB]
344 #define TARGET_SPLIT_LONG_MOVES ix86_tune_features[X86_TUNE_SPLIT_LONG_MOVES]
345 #define TARGET_READ_MODIFY_WRITE ix86_tune_features[X86_TUNE_READ_MODIFY_WRITE]
346 #define TARGET_READ_MODIFY      ix86_tune_features[X86_TUNE_READ_MODIFY]
347 #define TARGET_PROMOTE_QImode   ix86_tune_features[X86_TUNE_PROMOTE_QIMODE]
348 #define TARGET_FAST_PREFIX      ix86_tune_features[X86_TUNE_FAST_PREFIX]
349 #define TARGET_SINGLE_STRINGOP  ix86_tune_features[X86_TUNE_SINGLE_STRINGOP]
350 #define TARGET_QIMODE_MATH      ix86_tune_features[X86_TUNE_QIMODE_MATH]
351 #define TARGET_HIMODE_MATH      ix86_tune_features[X86_TUNE_HIMODE_MATH]
352 #define TARGET_PROMOTE_QI_REGS  ix86_tune_features[X86_TUNE_PROMOTE_QI_REGS]
353 #define TARGET_PROMOTE_HI_REGS  ix86_tune_features[X86_TUNE_PROMOTE_HI_REGS]
354 #define TARGET_SINGLE_POP       ix86_tune_features[X86_TUNE_SINGLE_POP]
355 #define TARGET_DOUBLE_POP       ix86_tune_features[X86_TUNE_DOUBLE_POP]
356 #define TARGET_SINGLE_PUSH      ix86_tune_features[X86_TUNE_SINGLE_PUSH]
357 #define TARGET_DOUBLE_PUSH      ix86_tune_features[X86_TUNE_DOUBLE_PUSH]
358 #define TARGET_INTEGER_DFMODE_MOVES \
359         ix86_tune_features[X86_TUNE_INTEGER_DFMODE_MOVES]
360 #define TARGET_PARTIAL_REG_DEPENDENCY \
361         ix86_tune_features[X86_TUNE_PARTIAL_REG_DEPENDENCY]
362 #define TARGET_SSE_PARTIAL_REG_DEPENDENCY \
363         ix86_tune_features[X86_TUNE_SSE_PARTIAL_REG_DEPENDENCY]
364 #define TARGET_SSE_UNALIGNED_LOAD_OPTIMAL \
365         ix86_tune_features[X86_TUNE_SSE_UNALIGNED_LOAD_OPTIMAL]
366 #define TARGET_SSE_UNALIGNED_STORE_OPTIMAL \
367         ix86_tune_features[X86_TUNE_SSE_UNALIGNED_STORE_OPTIMAL]
368 #define TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL \
369         ix86_tune_features[X86_TUNE_SSE_PACKED_SINGLE_INSN_OPTIMAL]
370 #define TARGET_SSE_SPLIT_REGS   ix86_tune_features[X86_TUNE_SSE_SPLIT_REGS]
371 #define TARGET_SSE_TYPELESS_STORES \
372         ix86_tune_features[X86_TUNE_SSE_TYPELESS_STORES]
373 #define TARGET_SSE_LOAD0_BY_PXOR ix86_tune_features[X86_TUNE_SSE_LOAD0_BY_PXOR]
374 #define TARGET_MEMORY_MISMATCH_STALL \
375         ix86_tune_features[X86_TUNE_MEMORY_MISMATCH_STALL]
376 #define TARGET_PROLOGUE_USING_MOVE \
377         ix86_tune_features[X86_TUNE_PROLOGUE_USING_MOVE]
378 #define TARGET_EPILOGUE_USING_MOVE \
379         ix86_tune_features[X86_TUNE_EPILOGUE_USING_MOVE]
380 #define TARGET_SHIFT1           ix86_tune_features[X86_TUNE_SHIFT1]
381 #define TARGET_USE_FFREEP       ix86_tune_features[X86_TUNE_USE_FFREEP]
382 #define TARGET_INTER_UNIT_MOVES ix86_tune_features[X86_TUNE_INTER_UNIT_MOVES]
383 #define TARGET_INTER_UNIT_CONVERSIONS\
384         ix86_tune_features[X86_TUNE_INTER_UNIT_CONVERSIONS]
385 #define TARGET_FOUR_JUMP_LIMIT  ix86_tune_features[X86_TUNE_FOUR_JUMP_LIMIT]
386 #define TARGET_SCHEDULE         ix86_tune_features[X86_TUNE_SCHEDULE]
387 #define TARGET_USE_BT           ix86_tune_features[X86_TUNE_USE_BT]
388 #define TARGET_USE_INCDEC       ix86_tune_features[X86_TUNE_USE_INCDEC]
389 #define TARGET_PAD_RETURNS      ix86_tune_features[X86_TUNE_PAD_RETURNS]
390 #define TARGET_PAD_SHORT_FUNCTION \
391         ix86_tune_features[X86_TUNE_PAD_SHORT_FUNCTION]
392 #define TARGET_EXT_80387_CONSTANTS \
393         ix86_tune_features[X86_TUNE_EXT_80387_CONSTANTS]
394 #define TARGET_SHORTEN_X87_SSE  ix86_tune_features[X86_TUNE_SHORTEN_X87_SSE]
395 #define TARGET_AVOID_VECTOR_DECODE \
396         ix86_tune_features[X86_TUNE_AVOID_VECTOR_DECODE]
397 #define TARGET_TUNE_PROMOTE_HIMODE_IMUL \
398         ix86_tune_features[X86_TUNE_PROMOTE_HIMODE_IMUL]
399 #define TARGET_SLOW_IMUL_IMM32_MEM \
400         ix86_tune_features[X86_TUNE_SLOW_IMUL_IMM32_MEM]
401 #define TARGET_SLOW_IMUL_IMM8   ix86_tune_features[X86_TUNE_SLOW_IMUL_IMM8]
402 #define TARGET_MOVE_M1_VIA_OR   ix86_tune_features[X86_TUNE_MOVE_M1_VIA_OR]
403 #define TARGET_NOT_UNPAIRABLE   ix86_tune_features[X86_TUNE_NOT_UNPAIRABLE]
404 #define TARGET_NOT_VECTORMODE   ix86_tune_features[X86_TUNE_NOT_VECTORMODE]
405 #define TARGET_USE_VECTOR_FP_CONVERTS \
406         ix86_tune_features[X86_TUNE_USE_VECTOR_FP_CONVERTS]
407 #define TARGET_USE_VECTOR_CONVERTS \
408         ix86_tune_features[X86_TUNE_USE_VECTOR_CONVERTS]
409 #define TARGET_FUSE_CMP_AND_BRANCH \
410         ix86_tune_features[X86_TUNE_FUSE_CMP_AND_BRANCH]
411 #define TARGET_OPT_AGU ix86_tune_features[X86_TUNE_OPT_AGU]
412 #define TARGET_VECTORIZE_DOUBLE \
413         ix86_tune_features[X86_TUNE_VECTORIZE_DOUBLE]
414 #define TARGET_SOFTWARE_PREFETCHING_BENEFICIAL \
415         ix86_tune_features[X86_TUNE_SOFTWARE_PREFETCHING_BENEFICIAL]
416 #define TARGET_AVX128_OPTIMAL \
417         ix86_tune_features[X86_TUNE_AVX128_OPTIMAL]
418 /* Feature tests against the various architecture variations.  */
419 enum ix86_arch_indices {
420   X86_ARCH_CMOVE,               /* || TARGET_SSE */
421   X86_ARCH_CMPXCHG,
422   X86_ARCH_CMPXCHG8B,
423   X86_ARCH_XADD,
424   X86_ARCH_BSWAP,
425
426   X86_ARCH_LAST
427 };
428
429 extern unsigned char ix86_arch_features[X86_ARCH_LAST];
430
431 #define TARGET_CMOVE            ix86_arch_features[X86_ARCH_CMOVE]
432 #define TARGET_CMPXCHG          ix86_arch_features[X86_ARCH_CMPXCHG]
433 #define TARGET_CMPXCHG8B        ix86_arch_features[X86_ARCH_CMPXCHG8B]
434 #define TARGET_XADD             ix86_arch_features[X86_ARCH_XADD]
435 #define TARGET_BSWAP            ix86_arch_features[X86_ARCH_BSWAP]
436
437 #define TARGET_FISTTP           (TARGET_SSE3 && TARGET_80387)
438
439 extern int x86_prefetch_sse;
440
441 #define TARGET_PREFETCH_SSE     x86_prefetch_sse
442
443 #define ASSEMBLER_DIALECT       (ix86_asm_dialect)
444
445 #define TARGET_SSE_MATH         ((ix86_fpmath & FPMATH_SSE) != 0)
446 #define TARGET_MIX_SSE_I387 \
447  ((ix86_fpmath & (FPMATH_SSE | FPMATH_387)) == (FPMATH_SSE | FPMATH_387))
448
449 #define TARGET_GNU_TLS          (ix86_tls_dialect == TLS_DIALECT_GNU)
450 #define TARGET_GNU2_TLS         (ix86_tls_dialect == TLS_DIALECT_GNU2)
451 #define TARGET_ANY_GNU_TLS      (TARGET_GNU_TLS || TARGET_GNU2_TLS)
452 #define TARGET_SUN_TLS          0
453
454 #ifndef TARGET_64BIT_DEFAULT
455 #define TARGET_64BIT_DEFAULT 0
456 #endif
457 #ifndef TARGET_TLS_DIRECT_SEG_REFS_DEFAULT
458 #define TARGET_TLS_DIRECT_SEG_REFS_DEFAULT 0
459 #endif
460
461 /* Fence to use after loop using storent.  */
462
463 extern tree x86_mfence;
464 #define FENCE_FOLLOWING_MOVNT x86_mfence
465
466 /* Once GDB has been enhanced to deal with functions without frame
467    pointers, we can change this to allow for elimination of
468    the frame pointer in leaf functions.  */
469 #define TARGET_DEFAULT 0
470
471 /* Extra bits to force.  */
472 #define TARGET_SUBTARGET_DEFAULT 0
473 #define TARGET_SUBTARGET_ISA_DEFAULT 0
474
475 /* Extra bits to force on w/ 32-bit mode.  */
476 #define TARGET_SUBTARGET32_DEFAULT 0
477 #define TARGET_SUBTARGET32_ISA_DEFAULT 0
478
479 /* Extra bits to force on w/ 64-bit mode.  */
480 #define TARGET_SUBTARGET64_DEFAULT 0
481 #define TARGET_SUBTARGET64_ISA_DEFAULT 0
482
483 /* Replace MACH-O, ifdefs by in-line tests, where possible. 
484    (a) Macros defined in config/i386/darwin.h  */
485 #define TARGET_MACHO 0
486 #define TARGET_MACHO_BRANCH_ISLANDS 0
487 #define MACHOPIC_ATT_STUB 0
488 /* (b) Macros defined in config/darwin.h  */
489 #define MACHO_DYNAMIC_NO_PIC_P 0
490 #define MACHOPIC_INDIRECT 0
491 #define MACHOPIC_PURE 0
492
493 /* For the Windows 64-bit ABI.  */
494 #define TARGET_64BIT_MS_ABI (TARGET_64BIT && ix86_cfun_abi () == MS_ABI)
495
496 /* For the Windows 32-bit ABI.  */
497 #define TARGET_32BIT_MS_ABI (!TARGET_64BIT && ix86_cfun_abi () == MS_ABI)
498
499 /* This is re-defined by cygming.h.  */
500 #define TARGET_SEH 0
501
502 /* The default abi used by target.  */
503 #define DEFAULT_ABI SYSV_ABI
504
505 /* Subtargets may reset this to 1 in order to enable 96-bit long double
506    with the rounding mode forced to 53 bits.  */
507 #define TARGET_96_ROUND_53_LONG_DOUBLE 0
508
509 /* -march=native handling only makes sense with compiler running on
510    an x86 or x86_64 chip.  If changing this condition, also change
511    the condition in driver-i386.c.  */
512 #if defined(__i386__) || defined(__x86_64__)
513 /* In driver-i386.c.  */
514 extern const char *host_detect_local_cpu (int argc, const char **argv);
515 #define EXTRA_SPEC_FUNCTIONS \
516   { "local_cpu_detect", host_detect_local_cpu },
517 #define HAVE_LOCAL_CPU_DETECT
518 #endif
519
520 #if TARGET_64BIT_DEFAULT
521 #define OPT_ARCH64 "!m32"
522 #define OPT_ARCH32 "m32"
523 #else
524 #define OPT_ARCH64 "m64|mx32"
525 #define OPT_ARCH32 "m64|mx32:;"
526 #endif
527
528 /* Support for configure-time defaults of some command line options.
529    The order here is important so that -march doesn't squash the
530    tune or cpu values.  */
531 #define OPTION_DEFAULT_SPECS                                       \
532   {"tune", "%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}" }, \
533   {"tune_32", "%{" OPT_ARCH32 ":%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}}" }, \
534   {"tune_64", "%{" OPT_ARCH64 ":%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}}" }, \
535   {"cpu", "%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}" },  \
536   {"cpu_32", "%{" OPT_ARCH32 ":%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}}" }, \
537   {"cpu_64", "%{" OPT_ARCH64 ":%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}}" }, \
538   {"arch", "%{!march=*:-march=%(VALUE)}"},                         \
539   {"arch_32", "%{" OPT_ARCH32 ":%{!march=*:-march=%(VALUE)}}"},    \
540   {"arch_64", "%{" OPT_ARCH64 ":%{!march=*:-march=%(VALUE)}}"},
541
542 /* Specs for the compiler proper */
543
544 #ifndef CC1_CPU_SPEC
545 #define CC1_CPU_SPEC_1 ""
546
547 #ifndef HAVE_LOCAL_CPU_DETECT
548 #define CC1_CPU_SPEC CC1_CPU_SPEC_1
549 #else
550 #define CC1_CPU_SPEC CC1_CPU_SPEC_1 \
551 "%{march=native:%>march=native %:local_cpu_detect(arch) \
552   %{!mtune=*:%>mtune=native %:local_cpu_detect(tune)}} \
553 %{mtune=native:%>mtune=native %:local_cpu_detect(tune)}"
554 #endif
555 #endif
556 \f
557 /* Target CPU builtins.  */
558 #define TARGET_CPU_CPP_BUILTINS() ix86_target_macros ()
559
560 /* Target Pragmas.  */
561 #define REGISTER_TARGET_PRAGMAS() ix86_register_pragmas ()
562
563 enum target_cpu_default
564 {
565   TARGET_CPU_DEFAULT_generic = 0,
566
567   TARGET_CPU_DEFAULT_i386,
568   TARGET_CPU_DEFAULT_i486,
569   TARGET_CPU_DEFAULT_pentium,
570   TARGET_CPU_DEFAULT_pentium_mmx,
571   TARGET_CPU_DEFAULT_pentiumpro,
572   TARGET_CPU_DEFAULT_pentium2,
573   TARGET_CPU_DEFAULT_pentium3,
574   TARGET_CPU_DEFAULT_pentium4,
575   TARGET_CPU_DEFAULT_pentium_m,
576   TARGET_CPU_DEFAULT_prescott,
577   TARGET_CPU_DEFAULT_nocona,
578   TARGET_CPU_DEFAULT_core2,
579   TARGET_CPU_DEFAULT_corei7,
580   TARGET_CPU_DEFAULT_atom,
581
582   TARGET_CPU_DEFAULT_geode,
583   TARGET_CPU_DEFAULT_k6,
584   TARGET_CPU_DEFAULT_k6_2,
585   TARGET_CPU_DEFAULT_k6_3,
586   TARGET_CPU_DEFAULT_athlon,
587   TARGET_CPU_DEFAULT_athlon_sse,
588   TARGET_CPU_DEFAULT_k8,
589   TARGET_CPU_DEFAULT_amdfam10,
590   TARGET_CPU_DEFAULT_bdver1,
591   TARGET_CPU_DEFAULT_bdver2,
592   TARGET_CPU_DEFAULT_btver1,
593
594   TARGET_CPU_DEFAULT_max
595 };
596
597 #ifndef CC1_SPEC
598 #define CC1_SPEC "%(cc1_cpu) "
599 #endif
600
601 /* This macro defines names of additional specifications to put in the
602    specs that can be used in various specifications like CC1_SPEC.  Its
603    definition is an initializer with a subgrouping for each command option.
604
605    Each subgrouping contains a string constant, that defines the
606    specification name, and a string constant that used by the GCC driver
607    program.
608
609    Do not define this macro if it does not need to do anything.  */
610
611 #ifndef SUBTARGET_EXTRA_SPECS
612 #define SUBTARGET_EXTRA_SPECS
613 #endif
614
615 #define EXTRA_SPECS                                                     \
616   { "cc1_cpu",  CC1_CPU_SPEC },                                         \
617   SUBTARGET_EXTRA_SPECS
618 \f
619
620 /* Set the value of FLT_EVAL_METHOD in float.h.  When using only the
621    FPU, assume that the fpcw is set to extended precision; when using
622    only SSE, rounding is correct; when using both SSE and the FPU,
623    the rounding precision is indeterminate, since either may be chosen
624    apparently at random.  */
625 #define TARGET_FLT_EVAL_METHOD \
626   (TARGET_MIX_SSE_I387 ? -1 : TARGET_SSE_MATH ? 0 : 2)
627
628 /* Whether to allow x87 floating-point arithmetic on MODE (one of
629    SFmode, DFmode and XFmode) in the current excess precision
630    configuration.  */
631 #define X87_ENABLE_ARITH(MODE) \
632   (flag_excess_precision == EXCESS_PRECISION_FAST || (MODE) == XFmode)
633
634 /* Likewise, whether to allow direct conversions from integer mode
635    IMODE (HImode, SImode or DImode) to MODE.  */
636 #define X87_ENABLE_FLOAT(MODE, IMODE)                   \
637   (flag_excess_precision == EXCESS_PRECISION_FAST       \
638    || (MODE) == XFmode                                  \
639    || ((MODE) == DFmode && (IMODE) == SImode)           \
640    || (IMODE) == HImode)
641
642 /* target machine storage layout */
643
644 #define SHORT_TYPE_SIZE 16
645 #define INT_TYPE_SIZE 32
646 #define LONG_TYPE_SIZE (TARGET_X32 ? 32 : BITS_PER_WORD)
647 #define POINTER_SIZE (TARGET_X32 ? 32 : BITS_PER_WORD)
648 #define LONG_LONG_TYPE_SIZE 64
649 #define FLOAT_TYPE_SIZE 32
650 #define DOUBLE_TYPE_SIZE 64
651 #define LONG_DOUBLE_TYPE_SIZE 80
652
653 #define WIDEST_HARDWARE_FP_SIZE LONG_DOUBLE_TYPE_SIZE
654
655 #if defined (TARGET_BI_ARCH) || TARGET_64BIT_DEFAULT
656 #define MAX_BITS_PER_WORD 64
657 #else
658 #define MAX_BITS_PER_WORD 32
659 #endif
660
661 /* Define this if most significant byte of a word is the lowest numbered.  */
662 /* That is true on the 80386.  */
663
664 #define BITS_BIG_ENDIAN 0
665
666 /* Define this if most significant byte of a word is the lowest numbered.  */
667 /* That is not true on the 80386.  */
668 #define BYTES_BIG_ENDIAN 0
669
670 /* Define this if most significant word of a multiword number is the lowest
671    numbered.  */
672 /* Not true for 80386 */
673 #define WORDS_BIG_ENDIAN 0
674
675 /* Width of a word, in units (bytes).  */
676 #define UNITS_PER_WORD          (TARGET_64BIT ? 8 : 4)
677
678 #ifndef IN_LIBGCC2
679 #define MIN_UNITS_PER_WORD      4
680 #endif
681
682 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
683 #define PARM_BOUNDARY BITS_PER_WORD
684
685 /* Boundary (in *bits*) on which stack pointer should be aligned.  */
686 #define STACK_BOUNDARY \
687  (TARGET_64BIT && ix86_abi == MS_ABI ? 128 : BITS_PER_WORD)
688
689 /* Stack boundary of the main function guaranteed by OS.  */
690 #define MAIN_STACK_BOUNDARY (TARGET_64BIT ? 128 : 32)
691
692 /* Minimum stack boundary.  */
693 #define MIN_STACK_BOUNDARY (TARGET_64BIT ? 128 : 32)
694
695 /* Boundary (in *bits*) on which the stack pointer prefers to be
696    aligned; the compiler cannot rely on having this alignment.  */
697 #define PREFERRED_STACK_BOUNDARY ix86_preferred_stack_boundary
698
699 /* It should be MIN_STACK_BOUNDARY.  But we set it to 128 bits for
700    both 32bit and 64bit, to support codes that need 128 bit stack
701    alignment for SSE instructions, but can't realign the stack.  */
702 #define PREFERRED_STACK_BOUNDARY_DEFAULT 128
703
704 /* 1 if -mstackrealign should be turned on by default.  It will
705    generate an alternate prologue and epilogue that realigns the
706    runtime stack if nessary.  This supports mixing codes that keep a
707    4-byte aligned stack, as specified by i386 psABI, with codes that
708    need a 16-byte aligned stack, as required by SSE instructions.  */
709 #define STACK_REALIGN_DEFAULT 0
710
711 /* Boundary (in *bits*) on which the incoming stack is aligned.  */
712 #define INCOMING_STACK_BOUNDARY ix86_incoming_stack_boundary
713
714 /* Target OS keeps a vector-aligned (128-bit, 16-byte) stack.  This is
715    mandatory for the 64-bit ABI, and may or may not be true for other
716    operating systems.  */
717 #define TARGET_KEEPS_VECTOR_ALIGNED_STACK TARGET_64BIT
718
719 /* Minimum allocation boundary for the code of a function.  */
720 #define FUNCTION_BOUNDARY 8
721
722 /* C++ stores the virtual bit in the lowest bit of function pointers.  */
723 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_pfn
724
725 /* Minimum size in bits of the largest boundary to which any
726    and all fundamental data types supported by the hardware
727    might need to be aligned. No data type wants to be aligned
728    rounder than this.
729
730    Pentium+ prefers DFmode values to be aligned to 64 bit boundary
731    and Pentium Pro XFmode values at 128 bit boundaries.  */
732
733 #define BIGGEST_ALIGNMENT (TARGET_AVX ? 256 : 128)
734
735 /* Maximum stack alignment.  */
736 #define MAX_STACK_ALIGNMENT MAX_OFILE_ALIGNMENT
737
738 /* Alignment value for attribute ((aligned)).  It is a constant since
739    it is the part of the ABI.  We shouldn't change it with -mavx.  */
740 #define ATTRIBUTE_ALIGNED_VALUE 128
741
742 /* Decide whether a variable of mode MODE should be 128 bit aligned.  */
743 #define ALIGN_MODE_128(MODE) \
744  ((MODE) == XFmode || SSE_REG_MODE_P (MODE))
745
746 /* The published ABIs say that doubles should be aligned on word
747    boundaries, so lower the alignment for structure fields unless
748    -malign-double is set.  */
749
750 /* ??? Blah -- this macro is used directly by libobjc.  Since it
751    supports no vector modes, cut out the complexity and fall back
752    on BIGGEST_FIELD_ALIGNMENT.  */
753 #ifdef IN_TARGET_LIBS
754 #ifdef __x86_64__
755 #define BIGGEST_FIELD_ALIGNMENT 128
756 #else
757 #define BIGGEST_FIELD_ALIGNMENT 32
758 #endif
759 #else
760 #define ADJUST_FIELD_ALIGN(FIELD, COMPUTED) \
761    x86_field_alignment (FIELD, COMPUTED)
762 #endif
763
764 /* If defined, a C expression to compute the alignment given to a
765    constant that is being placed in memory.  EXP is the constant
766    and ALIGN is the alignment that the object would ordinarily have.
767    The value of this macro is used instead of that alignment to align
768    the object.
769
770    If this macro is not defined, then ALIGN is used.
771
772    The typical use of this macro is to increase alignment for string
773    constants to be word aligned so that `strcpy' calls that copy
774    constants can be done inline.  */
775
776 #define CONSTANT_ALIGNMENT(EXP, ALIGN) ix86_constant_alignment ((EXP), (ALIGN))
777
778 /* If defined, a C expression to compute the alignment for a static
779    variable.  TYPE is the data type, and ALIGN is the alignment that
780    the object would ordinarily have.  The value of this macro is used
781    instead of that alignment to align the object.
782
783    If this macro is not defined, then ALIGN is used.
784
785    One use of this macro is to increase alignment of medium-size
786    data to make it all fit in fewer cache lines.  Another is to
787    cause character arrays to be word-aligned so that `strcpy' calls
788    that copy constants to character arrays can be done inline.  */
789
790 #define DATA_ALIGNMENT(TYPE, ALIGN) ix86_data_alignment ((TYPE), (ALIGN))
791
792 /* If defined, a C expression to compute the alignment for a local
793    variable.  TYPE is the data type, and ALIGN is the alignment that
794    the object would ordinarily have.  The value of this macro is used
795    instead of that alignment to align the object.
796
797    If this macro is not defined, then ALIGN is used.
798
799    One use of this macro is to increase alignment of medium-size
800    data to make it all fit in fewer cache lines.  */
801
802 #define LOCAL_ALIGNMENT(TYPE, ALIGN) \
803   ix86_local_alignment ((TYPE), VOIDmode, (ALIGN))
804
805 /* If defined, a C expression to compute the alignment for stack slot.
806    TYPE is the data type, MODE is the widest mode available, and ALIGN
807    is the alignment that the slot would ordinarily have.  The value of
808    this macro is used instead of that alignment to align the slot.
809
810    If this macro is not defined, then ALIGN is used when TYPE is NULL,
811    Otherwise, LOCAL_ALIGNMENT will be used.
812
813    One use of this macro is to set alignment of stack slot to the
814    maximum alignment of all possible modes which the slot may have.  */
815
816 #define STACK_SLOT_ALIGNMENT(TYPE, MODE, ALIGN) \
817   ix86_local_alignment ((TYPE), (MODE), (ALIGN))
818
819 /* If defined, a C expression to compute the alignment for a local
820    variable DECL.
821
822    If this macro is not defined, then
823    LOCAL_ALIGNMENT (TREE_TYPE (DECL), DECL_ALIGN (DECL)) will be used.
824
825    One use of this macro is to increase alignment of medium-size
826    data to make it all fit in fewer cache lines.  */
827
828 #define LOCAL_DECL_ALIGNMENT(DECL) \
829   ix86_local_alignment ((DECL), VOIDmode, DECL_ALIGN (DECL))
830
831 /* If defined, a C expression to compute the minimum required alignment
832    for dynamic stack realignment purposes for EXP (a TYPE or DECL),
833    MODE, assuming normal alignment ALIGN.
834
835    If this macro is not defined, then (ALIGN) will be used.  */
836
837 #define MINIMUM_ALIGNMENT(EXP, MODE, ALIGN) \
838   ix86_minimum_alignment (EXP, MODE, ALIGN)
839
840
841 /* Set this nonzero if move instructions will actually fail to work
842    when given unaligned data.  */
843 #define STRICT_ALIGNMENT 0
844
845 /* If bit field type is int, don't let it cross an int,
846    and give entire struct the alignment of an int.  */
847 /* Required on the 386 since it doesn't have bit-field insns.  */
848 #define PCC_BITFIELD_TYPE_MATTERS 1
849 \f
850 /* Standard register usage.  */
851
852 /* This processor has special stack-like registers.  See reg-stack.c
853    for details.  */
854
855 #define STACK_REGS
856
857 #define IS_STACK_MODE(MODE)                                     \
858   (((MODE) == SFmode && !(TARGET_SSE && TARGET_SSE_MATH))       \
859    || ((MODE) == DFmode && !(TARGET_SSE2 && TARGET_SSE_MATH))   \
860    || (MODE) == XFmode)
861
862 /* Number of actual hardware registers.
863    The hardware registers are assigned numbers for the compiler
864    from 0 to just below FIRST_PSEUDO_REGISTER.
865    All registers that the compiler knows about must be given numbers,
866    even those that are not normally considered general registers.
867
868    In the 80386 we give the 8 general purpose registers the numbers 0-7.
869    We number the floating point registers 8-15.
870    Note that registers 0-7 can be accessed as a  short or int,
871    while only 0-3 may be used with byte `mov' instructions.
872
873    Reg 16 does not correspond to any hardware register, but instead
874    appears in the RTL as an argument pointer prior to reload, and is
875    eliminated during reloading in favor of either the stack or frame
876    pointer.  */
877
878 #define FIRST_PSEUDO_REGISTER 53
879
880 /* Number of hardware registers that go into the DWARF-2 unwind info.
881    If not defined, equals FIRST_PSEUDO_REGISTER.  */
882
883 #define DWARF_FRAME_REGISTERS 17
884
885 /* 1 for registers that have pervasive standard uses
886    and are not available for the register allocator.
887    On the 80386, the stack pointer is such, as is the arg pointer.
888
889    The value is zero if the register is not fixed on either 32 or
890    64 bit targets, one if the register if fixed on both 32 and 64
891    bit targets, two if it is only fixed on 32bit targets and three
892    if its only fixed on 64bit targets.
893    Proper values are computed in TARGET_CONDITIONAL_REGISTER_USAGE.
894  */
895 #define FIXED_REGISTERS                                         \
896 /*ax,dx,cx,bx,si,di,bp,sp,st,st1,st2,st3,st4,st5,st6,st7*/      \
897 {  0, 0, 0, 0, 0, 0, 0, 1, 0,  0,  0,  0,  0,  0,  0,  0,       \
898 /*arg,flags,fpsr,fpcr,frame*/                                   \
899     1,    1,   1,   1,    1,                                    \
900 /*xmm0,xmm1,xmm2,xmm3,xmm4,xmm5,xmm6,xmm7*/                     \
901      0,   0,   0,   0,   0,   0,   0,   0,                      \
902 /* mm0, mm1, mm2, mm3, mm4, mm5, mm6, mm7*/                     \
903      0,   0,   0,   0,   0,   0,   0,   0,                      \
904 /*  r8,  r9, r10, r11, r12, r13, r14, r15*/                     \
905      2,   2,   2,   2,   2,   2,   2,   2,                      \
906 /*xmm8,xmm9,xmm10,xmm11,xmm12,xmm13,xmm14,xmm15*/               \
907      2,   2,    2,    2,    2,    2,    2,    2 }
908
909
910 /* 1 for registers not available across function calls.
911    These must include the FIXED_REGISTERS and also any
912    registers that can be used without being saved.
913    The latter must include the registers where values are returned
914    and the register where structure-value addresses are passed.
915    Aside from that, you can include as many other registers as you like.
916
917    The value is zero if the register is not call used on either 32 or
918    64 bit targets, one if the register if call used on both 32 and 64
919    bit targets, two if it is only call used on 32bit targets and three
920    if its only call used on 64bit targets.
921    Proper values are computed in TARGET_CONDITIONAL_REGISTER_USAGE.
922 */
923 #define CALL_USED_REGISTERS                                     \
924 /*ax,dx,cx,bx,si,di,bp,sp,st,st1,st2,st3,st4,st5,st6,st7*/      \
925 {  1, 1, 1, 0, 3, 3, 0, 1, 1,  1,  1,  1,  1,  1,  1,  1,       \
926 /*arg,flags,fpsr,fpcr,frame*/                                   \
927     1,   1,    1,   1,    1,                                    \
928 /*xmm0,xmm1,xmm2,xmm3,xmm4,xmm5,xmm6,xmm7*/                     \
929      1,   1,   1,   1,   1,   1,   1,   1,                      \
930 /* mm0, mm1, mm2, mm3, mm4, mm5, mm6, mm7*/                     \
931      1,   1,   1,   1,   1,   1,   1,   1,                      \
932 /*  r8,  r9, r10, r11, r12, r13, r14, r15*/                     \
933      1,   1,   1,   1,   2,   2,   2,   2,                      \
934 /*xmm8,xmm9,xmm10,xmm11,xmm12,xmm13,xmm14,xmm15*/               \
935      1,   1,    1,    1,    1,    1,    1,    1 }
936
937 /* Order in which to allocate registers.  Each register must be
938    listed once, even those in FIXED_REGISTERS.  List frame pointer
939    late and fixed registers last.  Note that, in general, we prefer
940    registers listed in CALL_USED_REGISTERS, keeping the others
941    available for storage of persistent values.
942
943    The ADJUST_REG_ALLOC_ORDER actually overwrite the order,
944    so this is just empty initializer for array.  */
945
946 #define REG_ALLOC_ORDER                                         \
947 {  0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17,\
948    18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32,  \
949    33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,  \
950    48, 49, 50, 51, 52 }
951
952 /* ADJUST_REG_ALLOC_ORDER is a macro which permits reg_alloc_order
953    to be rearranged based on a particular function.  When using sse math,
954    we want to allocate SSE before x87 registers and vice versa.  */
955
956 #define ADJUST_REG_ALLOC_ORDER x86_order_regs_for_local_alloc ()
957
958
959 #define OVERRIDE_ABI_FORMAT(FNDECL) ix86_call_abi_override (FNDECL)
960
961 /* Return number of consecutive hard regs needed starting at reg REGNO
962    to hold something of mode MODE.
963    This is ordinarily the length in words of a value of mode MODE
964    but can be less for certain modes in special long registers.
965
966    Actually there are no two word move instructions for consecutive
967    registers.  And only registers 0-3 may have mov byte instructions
968    applied to them.  */
969
970 #define HARD_REGNO_NREGS(REGNO, MODE)                                   \
971   (FP_REGNO_P (REGNO) || SSE_REGNO_P (REGNO) || MMX_REGNO_P (REGNO)     \
972    ? (COMPLEX_MODE_P (MODE) ? 2 : 1)                                    \
973    : ((MODE) == XFmode                                                  \
974       ? (TARGET_64BIT ? 2 : 3)                                          \
975       : (MODE) == XCmode                                                \
976       ? (TARGET_64BIT ? 4 : 6)                                          \
977       : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD)))
978
979 #define HARD_REGNO_NREGS_HAS_PADDING(REGNO, MODE)                       \
980   ((TARGET_128BIT_LONG_DOUBLE && !TARGET_64BIT)                         \
981    ? (FP_REGNO_P (REGNO) || SSE_REGNO_P (REGNO) || MMX_REGNO_P (REGNO)  \
982       ? 0                                                               \
983       : ((MODE) == XFmode || (MODE) == XCmode))                         \
984    : 0)
985
986 #define HARD_REGNO_NREGS_WITH_PADDING(REGNO, MODE) ((MODE) == XFmode ? 4 : 8)
987
988 #define VALID_AVX256_REG_MODE(MODE)                                     \
989   ((MODE) == V32QImode || (MODE) == V16HImode || (MODE) == V8SImode     \
990    || (MODE) == V4DImode || (MODE) == V8SFmode || (MODE) == V4DFmode)
991
992 #define VALID_SSE2_REG_MODE(MODE)                                       \
993   ((MODE) == V16QImode || (MODE) == V8HImode || (MODE) == V2DFmode      \
994    || (MODE) == V2DImode || (MODE) == DFmode)
995
996 #define VALID_SSE_REG_MODE(MODE)                                        \
997   ((MODE) == V1TImode || (MODE) == TImode                               \
998    || (MODE) == V4SFmode || (MODE) == V4SImode                          \
999    || (MODE) == SFmode || (MODE) == TFmode)
1000
1001 #define VALID_MMX_REG_MODE_3DNOW(MODE) \
1002   ((MODE) == V2SFmode || (MODE) == SFmode)
1003
1004 #define VALID_MMX_REG_MODE(MODE)                                        \
1005   ((MODE == V1DImode) || (MODE) == DImode                               \
1006    || (MODE) == V2SImode || (MODE) == SImode                            \
1007    || (MODE) == V4HImode || (MODE) == V8QImode)
1008
1009 #define VALID_DFP_MODE_P(MODE) \
1010   ((MODE) == SDmode || (MODE) == DDmode || (MODE) == TDmode)
1011
1012 #define VALID_FP_MODE_P(MODE)                                           \
1013   ((MODE) == SFmode || (MODE) == DFmode || (MODE) == XFmode             \
1014    || (MODE) == SCmode || (MODE) == DCmode || (MODE) == XCmode)         \
1015
1016 #define VALID_INT_MODE_P(MODE)                                          \
1017   ((MODE) == QImode || (MODE) == HImode || (MODE) == SImode             \
1018    || (MODE) == DImode                                                  \
1019    || (MODE) == CQImode || (MODE) == CHImode || (MODE) == CSImode       \
1020    || (MODE) == CDImode                                                 \
1021    || (TARGET_64BIT && ((MODE) == TImode || (MODE) == CTImode           \
1022                         || (MODE) == TFmode || (MODE) == TCmode)))
1023
1024 /* Return true for modes passed in SSE registers.  */
1025 #define SSE_REG_MODE_P(MODE)                                            \
1026   ((MODE) == V1TImode || (MODE) == TImode || (MODE) == V16QImode        \
1027    || (MODE) == TFmode || (MODE) == V8HImode || (MODE) == V2DFmode      \
1028    || (MODE) == V2DImode || (MODE) == V4SFmode || (MODE) == V4SImode    \
1029    || (MODE) == V32QImode || (MODE) == V16HImode || (MODE) == V8SImode  \
1030    || (MODE) == V4DImode || (MODE) == V8SFmode || (MODE) == V4DFmode)
1031
1032 /* Value is 1 if hard register REGNO can hold a value of machine-mode MODE.  */
1033
1034 #define HARD_REGNO_MODE_OK(REGNO, MODE) \
1035    ix86_hard_regno_mode_ok ((REGNO), (MODE))
1036
1037 /* Value is 1 if it is a good idea to tie two pseudo registers
1038    when one has mode MODE1 and one has mode MODE2.
1039    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
1040    for any hard reg, then this must be 0 for correct output.  */
1041
1042 #define MODES_TIEABLE_P(MODE1, MODE2)  ix86_modes_tieable_p (MODE1, MODE2)
1043
1044 /* It is possible to write patterns to move flags; but until someone
1045    does it,  */
1046 #define AVOID_CCMODE_COPIES
1047
1048 /* Specify the modes required to caller save a given hard regno.
1049    We do this on i386 to prevent flags from being saved at all.
1050
1051    Kill any attempts to combine saving of modes.  */
1052
1053 #define HARD_REGNO_CALLER_SAVE_MODE(REGNO, NREGS, MODE)                 \
1054   (CC_REGNO_P (REGNO) ? VOIDmode                                        \
1055    : (MODE) == VOIDmode && (NREGS) != 1 ? VOIDmode                      \
1056    : (MODE) == VOIDmode ? choose_hard_reg_mode ((REGNO), (NREGS), false) \
1057    : (MODE) == HImode && !TARGET_PARTIAL_REG_STALL ? SImode             \
1058    : (MODE) == QImode && (REGNO) > BX_REG && !TARGET_64BIT ? SImode     \
1059    : (MODE))
1060
1061 /* The only ABI that saves SSE registers across calls is Win64 (thus no
1062    need to check the current ABI here), and with AVX enabled Win64 only
1063    guarantees that the low 16 bytes are saved.  */
1064 #define HARD_REGNO_CALL_PART_CLOBBERED(REGNO, MODE)             \
1065   (SSE_REGNO_P (REGNO) && GET_MODE_SIZE (MODE) > 16)
1066
1067 /* Specify the registers used for certain standard purposes.
1068    The values of these macros are register numbers.  */
1069
1070 /* on the 386 the pc register is %eip, and is not usable as a general
1071    register.  The ordinary mov instructions won't work */
1072 /* #define PC_REGNUM  */
1073
1074 /* Register to use for pushing function arguments.  */
1075 #define STACK_POINTER_REGNUM 7
1076
1077 /* Base register for access to local variables of the function.  */
1078 #define HARD_FRAME_POINTER_REGNUM 6
1079
1080 /* Base register for access to local variables of the function.  */
1081 #define FRAME_POINTER_REGNUM 20
1082
1083 /* First floating point reg */
1084 #define FIRST_FLOAT_REG 8
1085
1086 /* First & last stack-like regs */
1087 #define FIRST_STACK_REG FIRST_FLOAT_REG
1088 #define LAST_STACK_REG (FIRST_FLOAT_REG + 7)
1089
1090 #define FIRST_SSE_REG (FRAME_POINTER_REGNUM + 1)
1091 #define LAST_SSE_REG  (FIRST_SSE_REG + 7)
1092
1093 #define FIRST_MMX_REG  (LAST_SSE_REG + 1)
1094 #define LAST_MMX_REG   (FIRST_MMX_REG + 7)
1095
1096 #define FIRST_REX_INT_REG  (LAST_MMX_REG + 1)
1097 #define LAST_REX_INT_REG   (FIRST_REX_INT_REG + 7)
1098
1099 #define FIRST_REX_SSE_REG  (LAST_REX_INT_REG + 1)
1100 #define LAST_REX_SSE_REG   (FIRST_REX_SSE_REG + 7)
1101
1102 /* Override this in other tm.h files to cope with various OS lossage
1103    requiring a frame pointer.  */
1104 #ifndef SUBTARGET_FRAME_POINTER_REQUIRED
1105 #define SUBTARGET_FRAME_POINTER_REQUIRED 0
1106 #endif
1107
1108 /* Make sure we can access arbitrary call frames.  */
1109 #define SETUP_FRAME_ADDRESSES()  ix86_setup_frame_addresses ()
1110
1111 /* Base register for access to arguments of the function.  */
1112 #define ARG_POINTER_REGNUM 16
1113
1114 /* Register to hold the addressing base for position independent
1115    code access to data items.  We don't use PIC pointer for 64bit
1116    mode.  Define the regnum to dummy value to prevent gcc from
1117    pessimizing code dealing with EBX.
1118
1119    To avoid clobbering a call-saved register unnecessarily, we renumber
1120    the pic register when possible.  The change is visible after the
1121    prologue has been emitted.  */
1122
1123 #define REAL_PIC_OFFSET_TABLE_REGNUM  BX_REG
1124
1125 #define PIC_OFFSET_TABLE_REGNUM                         \
1126   ((TARGET_64BIT && ix86_cmodel == CM_SMALL_PIC)        \
1127    || !flag_pic ? INVALID_REGNUM                        \
1128    : reload_completed ? REGNO (pic_offset_table_rtx)    \
1129    : REAL_PIC_OFFSET_TABLE_REGNUM)
1130
1131 #define GOT_SYMBOL_NAME "_GLOBAL_OFFSET_TABLE_"
1132
1133 /* This is overridden by <cygwin.h>.  */
1134 #define MS_AGGREGATE_RETURN 0
1135
1136 #define KEEP_AGGREGATE_RETURN_POINTER 0
1137 \f
1138 /* Define the classes of registers for register constraints in the
1139    machine description.  Also define ranges of constants.
1140
1141    One of the classes must always be named ALL_REGS and include all hard regs.
1142    If there is more than one class, another class must be named NO_REGS
1143    and contain no registers.
1144
1145    The name GENERAL_REGS must be the name of a class (or an alias for
1146    another name such as ALL_REGS).  This is the class of registers
1147    that is allowed by "g" or "r" in a register constraint.
1148    Also, registers outside this class are allocated only when
1149    instructions express preferences for them.
1150
1151    The classes must be numbered in nondecreasing order; that is,
1152    a larger-numbered class must never be contained completely
1153    in a smaller-numbered class.
1154
1155    For any two classes, it is very desirable that there be another
1156    class that represents their union.
1157
1158    It might seem that class BREG is unnecessary, since no useful 386
1159    opcode needs reg %ebx.  But some systems pass args to the OS in ebx,
1160    and the "b" register constraint is useful in asms for syscalls.
1161
1162    The flags, fpsr and fpcr registers are in no class.  */
1163
1164 enum reg_class
1165 {
1166   NO_REGS,
1167   AREG, DREG, CREG, BREG, SIREG, DIREG,
1168   AD_REGS,                      /* %eax/%edx for DImode */
1169   CLOBBERED_REGS,               /* call-clobbered integers */
1170   Q_REGS,                       /* %eax %ebx %ecx %edx */
1171   NON_Q_REGS,                   /* %esi %edi %ebp %esp */
1172   INDEX_REGS,                   /* %eax %ebx %ecx %edx %esi %edi %ebp */
1173   LEGACY_REGS,                  /* %eax %ebx %ecx %edx %esi %edi %ebp %esp */
1174   GENERAL_REGS,                 /* %eax %ebx %ecx %edx %esi %edi %ebp %esp
1175                                    %r8 %r9 %r10 %r11 %r12 %r13 %r14 %r15 */
1176   FP_TOP_REG, FP_SECOND_REG,    /* %st(0) %st(1) */
1177   FLOAT_REGS,
1178   SSE_FIRST_REG,
1179   SSE_REGS,
1180   MMX_REGS,
1181   FP_TOP_SSE_REGS,
1182   FP_SECOND_SSE_REGS,
1183   FLOAT_SSE_REGS,
1184   FLOAT_INT_REGS,
1185   INT_SSE_REGS,
1186   FLOAT_INT_SSE_REGS,
1187   ALL_REGS, LIM_REG_CLASSES
1188 };
1189
1190 #define N_REG_CLASSES ((int) LIM_REG_CLASSES)
1191
1192 #define INTEGER_CLASS_P(CLASS) \
1193   reg_class_subset_p ((CLASS), GENERAL_REGS)
1194 #define FLOAT_CLASS_P(CLASS) \
1195   reg_class_subset_p ((CLASS), FLOAT_REGS)
1196 #define SSE_CLASS_P(CLASS) \
1197   reg_class_subset_p ((CLASS), SSE_REGS)
1198 #define MMX_CLASS_P(CLASS) \
1199   ((CLASS) == MMX_REGS)
1200 #define MAYBE_INTEGER_CLASS_P(CLASS) \
1201   reg_classes_intersect_p ((CLASS), GENERAL_REGS)
1202 #define MAYBE_FLOAT_CLASS_P(CLASS) \
1203   reg_classes_intersect_p ((CLASS), FLOAT_REGS)
1204 #define MAYBE_SSE_CLASS_P(CLASS) \
1205   reg_classes_intersect_p (SSE_REGS, (CLASS))
1206 #define MAYBE_MMX_CLASS_P(CLASS) \
1207   reg_classes_intersect_p (MMX_REGS, (CLASS))
1208
1209 #define Q_CLASS_P(CLASS) \
1210   reg_class_subset_p ((CLASS), Q_REGS)
1211
1212 /* Give names of register classes as strings for dump file.  */
1213
1214 #define REG_CLASS_NAMES \
1215 {  "NO_REGS",                           \
1216    "AREG", "DREG", "CREG", "BREG",      \
1217    "SIREG", "DIREG",                    \
1218    "AD_REGS",                           \
1219    "CLOBBERED_REGS",                    \
1220    "Q_REGS", "NON_Q_REGS",              \
1221    "INDEX_REGS",                        \
1222    "LEGACY_REGS",                       \
1223    "GENERAL_REGS",                      \
1224    "FP_TOP_REG", "FP_SECOND_REG",       \
1225    "FLOAT_REGS",                        \
1226    "SSE_FIRST_REG",                     \
1227    "SSE_REGS",                          \
1228    "MMX_REGS",                          \
1229    "FP_TOP_SSE_REGS",                   \
1230    "FP_SECOND_SSE_REGS",                \
1231    "FLOAT_SSE_REGS",                    \
1232    "FLOAT_INT_REGS",                    \
1233    "INT_SSE_REGS",                      \
1234    "FLOAT_INT_SSE_REGS",                \
1235    "ALL_REGS" }
1236
1237 /* Define which registers fit in which classes.  This is an initializer
1238    for a vector of HARD_REG_SET of length N_REG_CLASSES.
1239
1240    Note that the default setting of CLOBBERED_REGS is for 32-bit; this
1241    is adjusted by TARGET_CONDITIONAL_REGISTER_USAGE for the 64-bit ABI
1242    in effect.  */
1243
1244 #define REG_CLASS_CONTENTS                                              \
1245 {     { 0x00,     0x0 },                                                \
1246       { 0x01,     0x0 }, { 0x02, 0x0 }, /* AREG, DREG */                \
1247       { 0x04,     0x0 }, { 0x08, 0x0 }, /* CREG, BREG */                \
1248       { 0x10,     0x0 }, { 0x20, 0x0 }, /* SIREG, DIREG */              \
1249       { 0x03,     0x0 },                /* AD_REGS */                   \
1250       { 0x07,     0x0 },                /* CLOBBERED_REGS */            \
1251       { 0x0f,     0x0 },                /* Q_REGS */                    \
1252   { 0x1100f0,  0x1fe0 },                /* NON_Q_REGS */                \
1253       { 0x7f,  0x1fe0 },                /* INDEX_REGS */                \
1254   { 0x1100ff,     0x0 },                /* LEGACY_REGS */               \
1255   { 0x1100ff,  0x1fe0 },                /* GENERAL_REGS */              \
1256      { 0x100,     0x0 }, { 0x0200, 0x0 },/* FP_TOP_REG, FP_SECOND_REG */\
1257     { 0xff00,     0x0 },                /* FLOAT_REGS */                \
1258   { 0x200000,     0x0 },                /* SSE_FIRST_REG */             \
1259 { 0x1fe00000,0x1fe000 },                /* SSE_REGS */                  \
1260 { 0xe0000000,    0x1f },                /* MMX_REGS */                  \
1261 { 0x1fe00100,0x1fe000 },                /* FP_TOP_SSE_REG */            \
1262 { 0x1fe00200,0x1fe000 },                /* FP_SECOND_SSE_REG */         \
1263 { 0x1fe0ff00,0x1fe000 },                /* FLOAT_SSE_REGS */            \
1264    { 0x1ffff,  0x1fe0 },                /* FLOAT_INT_REGS */            \
1265 { 0x1fe100ff,0x1fffe0 },                /* INT_SSE_REGS */              \
1266 { 0x1fe1ffff,0x1fffe0 },                /* FLOAT_INT_SSE_REGS */        \
1267 { 0xffffffff,0x1fffff }                                                 \
1268 }
1269
1270 /* The same information, inverted:
1271    Return the class number of the smallest class containing
1272    reg number REGNO.  This could be a conditional expression
1273    or could index an array.  */
1274
1275 #define REGNO_REG_CLASS(REGNO) (regclass_map[REGNO])
1276
1277 /* When this hook returns true for MODE, the compiler allows
1278    registers explicitly used in the rtl to be used as spill registers
1279    but prevents the compiler from extending the lifetime of these
1280    registers.  */
1281 #define TARGET_SMALL_REGISTER_CLASSES_FOR_MODE_P hook_bool_mode_true
1282
1283 #define QI_REG_P(X) (REG_P (X) && REGNO (X) <= BX_REG)
1284
1285 #define GENERAL_REGNO_P(N) \
1286   ((N) <= STACK_POINTER_REGNUM || REX_INT_REGNO_P (N))
1287
1288 #define GENERAL_REG_P(X) \
1289   (REG_P (X) && GENERAL_REGNO_P (REGNO (X)))
1290
1291 #define ANY_QI_REG_P(X) (TARGET_64BIT ? GENERAL_REG_P(X) : QI_REG_P (X))
1292
1293 #define REX_INT_REGNO_P(N) \
1294   IN_RANGE ((N), FIRST_REX_INT_REG, LAST_REX_INT_REG)
1295 #define REX_INT_REG_P(X) (REG_P (X) && REX_INT_REGNO_P (REGNO (X)))
1296
1297 #define FP_REG_P(X) (REG_P (X) && FP_REGNO_P (REGNO (X)))
1298 #define FP_REGNO_P(N) IN_RANGE ((N), FIRST_STACK_REG, LAST_STACK_REG)
1299 #define ANY_FP_REG_P(X) (REG_P (X) && ANY_FP_REGNO_P (REGNO (X)))
1300 #define ANY_FP_REGNO_P(N) (FP_REGNO_P (N) || SSE_REGNO_P (N))
1301
1302 #define X87_FLOAT_MODE_P(MODE)  \
1303   (TARGET_80387 && ((MODE) == SFmode || (MODE) == DFmode || (MODE) == XFmode))
1304
1305 #define SSE_REG_P(N) (REG_P (N) && SSE_REGNO_P (REGNO (N)))
1306 #define SSE_REGNO_P(N)                                          \
1307   (IN_RANGE ((N), FIRST_SSE_REG, LAST_SSE_REG)                  \
1308    || REX_SSE_REGNO_P (N))
1309
1310 #define REX_SSE_REGNO_P(N) \
1311   IN_RANGE ((N), FIRST_REX_SSE_REG, LAST_REX_SSE_REG)
1312
1313 #define SSE_REGNO(N) \
1314   ((N) < 8 ? FIRST_SSE_REG + (N) : FIRST_REX_SSE_REG + (N) - 8)
1315
1316 #define SSE_FLOAT_MODE_P(MODE) \
1317   ((TARGET_SSE && (MODE) == SFmode) || (TARGET_SSE2 && (MODE) == DFmode))
1318
1319 #define FMA4_VEC_FLOAT_MODE_P(MODE) \
1320   (TARGET_FMA4 && ((MODE) == V4SFmode || (MODE) == V2DFmode \
1321                   || (MODE) == V8SFmode || (MODE) == V4DFmode))
1322
1323 #define MMX_REG_P(XOP) (REG_P (XOP) && MMX_REGNO_P (REGNO (XOP)))
1324 #define MMX_REGNO_P(N) IN_RANGE ((N), FIRST_MMX_REG, LAST_MMX_REG)
1325
1326 #define STACK_REG_P(XOP) (REG_P (XOP) && STACK_REGNO_P (REGNO (XOP)))
1327 #define STACK_REGNO_P(N) IN_RANGE ((N), FIRST_STACK_REG, LAST_STACK_REG)
1328
1329 #define STACK_TOP_P(XOP) (REG_P (XOP) && REGNO (XOP) == FIRST_STACK_REG)
1330
1331 #define CC_REG_P(X) (REG_P (X) && CC_REGNO_P (REGNO (X)))
1332 #define CC_REGNO_P(X) ((X) == FLAGS_REG || (X) == FPSR_REG)
1333
1334 /* The class value for index registers, and the one for base regs.  */
1335
1336 #define INDEX_REG_CLASS INDEX_REGS
1337 #define BASE_REG_CLASS GENERAL_REGS
1338
1339 /* Place additional restrictions on the register class to use when it
1340    is necessary to be able to hold a value of mode MODE in a reload
1341    register for which class CLASS would ordinarily be used.  */
1342
1343 #define LIMIT_RELOAD_CLASS(MODE, CLASS)                         \
1344   ((MODE) == QImode && !TARGET_64BIT                            \
1345    && ((CLASS) == ALL_REGS || (CLASS) == GENERAL_REGS           \
1346        || (CLASS) == LEGACY_REGS || (CLASS) == INDEX_REGS)      \
1347    ? Q_REGS : (CLASS))
1348
1349 /* If we are copying between general and FP registers, we need a memory
1350    location. The same is true for SSE and MMX registers.  */
1351 #define SECONDARY_MEMORY_NEEDED(CLASS1, CLASS2, MODE) \
1352   ix86_secondary_memory_needed ((CLASS1), (CLASS2), (MODE), 1)
1353
1354 /* Get_secondary_mem widens integral modes to BITS_PER_WORD.
1355    There is no need to emit full 64 bit move on 64 bit targets
1356    for integral modes that can be moved using 32 bit move.  */
1357 #define SECONDARY_MEMORY_NEEDED_MODE(MODE)                      \
1358   (GET_MODE_BITSIZE (MODE) < 32 && INTEGRAL_MODE_P (MODE)       \
1359    ? mode_for_size (32, GET_MODE_CLASS (MODE), 0)               \
1360    : MODE)
1361
1362 /* Return a class of registers that cannot change FROM mode to TO mode.  */
1363
1364 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
1365   ix86_cannot_change_mode_class (FROM, TO, CLASS)
1366 \f
1367 /* Stack layout; function entry, exit and calling.  */
1368
1369 /* Define this if pushing a word on the stack
1370    makes the stack pointer a smaller address.  */
1371 #define STACK_GROWS_DOWNWARD
1372
1373 /* Define this to nonzero if the nominal address of the stack frame
1374    is at the high-address end of the local variables;
1375    that is, each additional local variable allocated
1376    goes at a more negative offset in the frame.  */
1377 #define FRAME_GROWS_DOWNWARD 1
1378
1379 /* Offset within stack frame to start allocating local variables at.
1380    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
1381    first local allocated.  Otherwise, it is the offset to the BEGINNING
1382    of the first local allocated.  */
1383 #define STARTING_FRAME_OFFSET 0
1384
1385 /* If we generate an insn to push BYTES bytes, this says how many the stack
1386    pointer really advances by.  On 386, we have pushw instruction that
1387    decrements by exactly 2 no matter what the position was, there is no pushb.
1388
1389    But as CIE data alignment factor on this arch is -4 for 32bit targets
1390    and -8 for 64bit targets, we need to make sure all stack pointer adjustments
1391    are in multiple of 4 for 32bit targets and 8 for 64bit targets.  */
1392
1393 #define PUSH_ROUNDING(BYTES) \
1394   (((BYTES) + UNITS_PER_WORD - 1) & -UNITS_PER_WORD)
1395
1396 /* If defined, the maximum amount of space required for outgoing arguments
1397    will be computed and placed into the variable `crtl->outgoing_args_size'.
1398    No space will be pushed onto the stack for each call; instead, the
1399    function prologue should increase the stack frame size by this amount.  
1400    
1401    64-bit MS ABI seem to require 16 byte alignment everywhere except for
1402    function prologue and apilogue.  This is not possible without
1403    ACCUMULATE_OUTGOING_ARGS.  */
1404
1405 #define ACCUMULATE_OUTGOING_ARGS \
1406   (TARGET_ACCUMULATE_OUTGOING_ARGS || TARGET_64BIT_MS_ABI)
1407
1408 /* If defined, a C expression whose value is nonzero when we want to use PUSH
1409    instructions to pass outgoing arguments.  */
1410
1411 #define PUSH_ARGS (TARGET_PUSH_ARGS && !ACCUMULATE_OUTGOING_ARGS)
1412
1413 /* We want the stack and args grow in opposite directions, even if
1414    PUSH_ARGS is 0.  */
1415 #define PUSH_ARGS_REVERSED 1
1416
1417 /* Offset of first parameter from the argument pointer register value.  */
1418 #define FIRST_PARM_OFFSET(FNDECL) 0
1419
1420 /* Define this macro if functions should assume that stack space has been
1421    allocated for arguments even when their values are passed in registers.
1422
1423    The value of this macro is the size, in bytes, of the area reserved for
1424    arguments passed in registers for the function represented by FNDECL.
1425
1426    This space can be allocated by the caller, or be a part of the
1427    machine-dependent stack frame: `OUTGOING_REG_PARM_STACK_SPACE' says
1428    which.  */
1429 #define REG_PARM_STACK_SPACE(FNDECL) ix86_reg_parm_stack_space (FNDECL)
1430
1431 #define OUTGOING_REG_PARM_STACK_SPACE(FNTYPE) \
1432   (TARGET_64BIT && ix86_function_type_abi (FNTYPE) == MS_ABI)
1433
1434 /* Define how to find the value returned by a library function
1435    assuming the value has mode MODE.  */
1436
1437 #define LIBCALL_VALUE(MODE) ix86_libcall_value (MODE)
1438
1439 /* Define the size of the result block used for communication between
1440    untyped_call and untyped_return.  The block contains a DImode value
1441    followed by the block used by fnsave and frstor.  */
1442
1443 #define APPLY_RESULT_SIZE (8+108)
1444
1445 /* 1 if N is a possible register number for function argument passing.  */
1446 #define FUNCTION_ARG_REGNO_P(N) ix86_function_arg_regno_p (N)
1447
1448 /* Define a data type for recording info about an argument list
1449    during the scan of that argument list.  This data type should
1450    hold all necessary information about the function itself
1451    and about the args processed so far, enough to enable macros
1452    such as FUNCTION_ARG to determine where the next arg should go.  */
1453
1454 typedef struct ix86_args {
1455   int words;                    /* # words passed so far */
1456   int nregs;                    /* # registers available for passing */
1457   int regno;                    /* next available register number */
1458   int fastcall;                 /* fastcall or thiscall calling convention
1459                                    is used */
1460   int sse_words;                /* # sse words passed so far */
1461   int sse_nregs;                /* # sse registers available for passing */
1462   int warn_avx;                 /* True when we want to warn about AVX ABI.  */
1463   int warn_sse;                 /* True when we want to warn about SSE ABI.  */
1464   int warn_mmx;                 /* True when we want to warn about MMX ABI.  */
1465   int sse_regno;                /* next available sse register number */
1466   int mmx_words;                /* # mmx words passed so far */
1467   int mmx_nregs;                /* # mmx registers available for passing */
1468   int mmx_regno;                /* next available mmx register number */
1469   int maybe_vaarg;              /* true for calls to possibly vardic fncts.  */
1470   int caller;                   /* true if it is caller.  */
1471   int float_in_sse;             /* Set to 1 or 2 for 32bit targets if
1472                                    SFmode/DFmode arguments should be passed
1473                                    in SSE registers.  Otherwise 0.  */
1474   enum calling_abi call_abi;    /* Set to SYSV_ABI for sysv abi. Otherwise
1475                                    MS_ABI for ms abi.  */
1476 } CUMULATIVE_ARGS;
1477
1478 /* Initialize a variable CUM of type CUMULATIVE_ARGS
1479    for a call to a function whose data type is FNTYPE.
1480    For a library call, FNTYPE is 0.  */
1481
1482 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, FNDECL, N_NAMED_ARGS) \
1483   init_cumulative_args (&(CUM), (FNTYPE), (LIBNAME), (FNDECL), \
1484                         (N_NAMED_ARGS) != -1)
1485
1486 /* Output assembler code to FILE to increment profiler label # LABELNO
1487    for profiling a function entry.  */
1488
1489 #define FUNCTION_PROFILER(FILE, LABELNO) x86_function_profiler (FILE, LABELNO)
1490
1491 #define MCOUNT_NAME "_mcount"
1492
1493 #define MCOUNT_NAME_BEFORE_PROLOGUE "__fentry__"
1494
1495 #define PROFILE_COUNT_REGISTER "edx"
1496
1497 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
1498    the stack pointer does not matter.  The value is tested only in
1499    functions that have frame pointers.
1500    No definition is equivalent to always zero.  */
1501 /* Note on the 386 it might be more efficient not to define this since
1502    we have to restore it ourselves from the frame pointer, in order to
1503    use pop */
1504
1505 #define EXIT_IGNORE_STACK 1
1506
1507 /* Output assembler code for a block containing the constant parts
1508    of a trampoline, leaving space for the variable parts.  */
1509
1510 /* On the 386, the trampoline contains two instructions:
1511      mov #STATIC,ecx
1512      jmp FUNCTION
1513    The trampoline is generated entirely at runtime.  The operand of JMP
1514    is the address of FUNCTION relative to the instruction following the
1515    JMP (which is 5 bytes long).  */
1516
1517 /* Length in units of the trampoline for entering a nested function.  */
1518
1519 #define TRAMPOLINE_SIZE (TARGET_64BIT ? 24 : 10)
1520 \f
1521 /* Definitions for register eliminations.
1522
1523    This is an array of structures.  Each structure initializes one pair
1524    of eliminable registers.  The "from" register number is given first,
1525    followed by "to".  Eliminations of the same "from" register are listed
1526    in order of preference.
1527
1528    There are two registers that can always be eliminated on the i386.
1529    The frame pointer and the arg pointer can be replaced by either the
1530    hard frame pointer or to the stack pointer, depending upon the
1531    circumstances.  The hard frame pointer is not used before reload and
1532    so it is not eligible for elimination.  */
1533
1534 #define ELIMINABLE_REGS                                 \
1535 {{ ARG_POINTER_REGNUM, STACK_POINTER_REGNUM},           \
1536  { ARG_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM},      \
1537  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},         \
1538  { FRAME_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM}}    \
1539
1540 /* Define the offset between two registers, one to be eliminated, and the other
1541    its replacement, at the start of a routine.  */
1542
1543 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
1544   ((OFFSET) = ix86_initial_elimination_offset ((FROM), (TO)))
1545 \f
1546 /* Addressing modes, and classification of registers for them.  */
1547
1548 /* Macros to check register numbers against specific register classes.  */
1549
1550 /* These assume that REGNO is a hard or pseudo reg number.
1551    They give nonzero only if REGNO is a hard reg of the suitable class
1552    or a pseudo reg currently allocated to a suitable hard reg.
1553    Since they use reg_renumber, they are safe only once reg_renumber
1554    has been allocated, which happens in local-alloc.c.  */
1555
1556 #define REGNO_OK_FOR_INDEX_P(REGNO)                                     \
1557   ((REGNO) < STACK_POINTER_REGNUM                                       \
1558    || REX_INT_REGNO_P (REGNO)                                           \
1559    || (unsigned) reg_renumber[(REGNO)] < STACK_POINTER_REGNUM           \
1560    || REX_INT_REGNO_P ((unsigned) reg_renumber[(REGNO)]))
1561
1562 #define REGNO_OK_FOR_BASE_P(REGNO)                                      \
1563   (GENERAL_REGNO_P (REGNO)                                              \
1564    || (REGNO) == ARG_POINTER_REGNUM                                     \
1565    || (REGNO) == FRAME_POINTER_REGNUM                                   \
1566    || GENERAL_REGNO_P ((unsigned) reg_renumber[(REGNO)]))
1567
1568 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
1569    and check its validity for a certain class.
1570    We have two alternate definitions for each of them.
1571    The usual definition accepts all pseudo regs; the other rejects
1572    them unless they have been allocated suitable hard regs.
1573    The symbol REG_OK_STRICT causes the latter definition to be used.
1574
1575    Most source files want to accept pseudo regs in the hope that
1576    they will get allocated to the class that the insn wants them to be in.
1577    Source files for reload pass need to be strict.
1578    After reload, it makes no difference, since pseudo regs have
1579    been eliminated by then.  */
1580
1581
1582 /* Non strict versions, pseudos are ok.  */
1583 #define REG_OK_FOR_INDEX_NONSTRICT_P(X)                                 \
1584   (REGNO (X) < STACK_POINTER_REGNUM                                     \
1585    || REX_INT_REGNO_P (REGNO (X))                                       \
1586    || REGNO (X) >= FIRST_PSEUDO_REGISTER)
1587
1588 #define REG_OK_FOR_BASE_NONSTRICT_P(X)                                  \
1589   (GENERAL_REGNO_P (REGNO (X))                                          \
1590    || REGNO (X) == ARG_POINTER_REGNUM                                   \
1591    || REGNO (X) == FRAME_POINTER_REGNUM                                 \
1592    || REGNO (X) >= FIRST_PSEUDO_REGISTER)
1593
1594 /* Strict versions, hard registers only */
1595 #define REG_OK_FOR_INDEX_STRICT_P(X) REGNO_OK_FOR_INDEX_P (REGNO (X))
1596 #define REG_OK_FOR_BASE_STRICT_P(X)  REGNO_OK_FOR_BASE_P (REGNO (X))
1597
1598 #ifndef REG_OK_STRICT
1599 #define REG_OK_FOR_INDEX_P(X)  REG_OK_FOR_INDEX_NONSTRICT_P (X)
1600 #define REG_OK_FOR_BASE_P(X)   REG_OK_FOR_BASE_NONSTRICT_P (X)
1601
1602 #else
1603 #define REG_OK_FOR_INDEX_P(X)  REG_OK_FOR_INDEX_STRICT_P (X)
1604 #define REG_OK_FOR_BASE_P(X)   REG_OK_FOR_BASE_STRICT_P (X)
1605 #endif
1606
1607 /* TARGET_LEGITIMATE_ADDRESS_P recognizes an RTL expression
1608    that is a valid memory address for an instruction.
1609    The MODE argument is the machine mode for the MEM expression
1610    that wants to use this address.
1611
1612    The other macros defined here are used only in TARGET_LEGITIMATE_ADDRESS_P,
1613    except for CONSTANT_ADDRESS_P which is usually machine-independent.
1614
1615    See legitimize_pic_address in i386.c for details as to what
1616    constitutes a legitimate address when -fpic is used.  */
1617
1618 #define MAX_REGS_PER_ADDRESS 2
1619
1620 #define CONSTANT_ADDRESS_P(X)  constant_address_p (X)
1621
1622 /* If defined, a C expression to determine the base term of address X.
1623    This macro is used in only one place: `find_base_term' in alias.c.
1624
1625    It is always safe for this macro to not be defined.  It exists so
1626    that alias analysis can understand machine-dependent addresses.
1627
1628    The typical use of this macro is to handle addresses containing
1629    a label_ref or symbol_ref within an UNSPEC.  */
1630
1631 #define FIND_BASE_TERM(X) ix86_find_base_term (X)
1632
1633 /* Nonzero if the constant value X is a legitimate general operand
1634    when generating PIC code.  It is given that flag_pic is on and
1635    that X satisfies CONSTANT_P or is a CONST_DOUBLE.  */
1636
1637 #define LEGITIMATE_PIC_OPERAND_P(X) legitimate_pic_operand_p (X)
1638
1639 #define SYMBOLIC_CONST(X)       \
1640   (GET_CODE (X) == SYMBOL_REF                                           \
1641    || GET_CODE (X) == LABEL_REF                                         \
1642    || (GET_CODE (X) == CONST && symbolic_reference_mentioned_p (X)))
1643 \f
1644 /* Max number of args passed in registers.  If this is more than 3, we will
1645    have problems with ebx (register #4), since it is a caller save register and
1646    is also used as the pic register in ELF.  So for now, don't allow more than
1647    3 registers to be passed in registers.  */
1648
1649 /* Abi specific values for REGPARM_MAX and SSE_REGPARM_MAX */
1650 #define X86_64_REGPARM_MAX 6
1651 #define X86_64_MS_REGPARM_MAX 4
1652
1653 #define X86_32_REGPARM_MAX 3
1654
1655 #define REGPARM_MAX                                                     \
1656   (TARGET_64BIT                                                         \
1657    ? (TARGET_64BIT_MS_ABI                                               \
1658       ? X86_64_MS_REGPARM_MAX                                           \
1659       : X86_64_REGPARM_MAX)                                             \
1660    : X86_32_REGPARM_MAX)
1661
1662 #define X86_64_SSE_REGPARM_MAX 8
1663 #define X86_64_MS_SSE_REGPARM_MAX 4
1664
1665 #define X86_32_SSE_REGPARM_MAX (TARGET_SSE ? (TARGET_MACHO ? 4 : 3) : 0)
1666
1667 #define SSE_REGPARM_MAX                                                 \
1668   (TARGET_64BIT                                                         \
1669    ? (TARGET_64BIT_MS_ABI                                               \
1670       ? X86_64_MS_SSE_REGPARM_MAX                                       \
1671       : X86_64_SSE_REGPARM_MAX)                                         \
1672    : X86_32_SSE_REGPARM_MAX)
1673
1674 #define MMX_REGPARM_MAX (TARGET_64BIT ? 0 : (TARGET_MMX ? 3 : 0))
1675 \f
1676 /* Specify the machine mode that this machine uses
1677    for the index in the tablejump instruction.  */
1678 #define CASE_VECTOR_MODE \
1679  (!TARGET_LP64 || (flag_pic && ix86_cmodel != CM_LARGE_PIC) ? SImode : DImode)
1680
1681 /* Define this as 1 if `char' should by default be signed; else as 0.  */
1682 #define DEFAULT_SIGNED_CHAR 1
1683
1684 /* Max number of bytes we can move from memory to memory
1685    in one reasonably fast instruction.  */
1686 #define MOVE_MAX 16
1687
1688 /* MOVE_MAX_PIECES is the number of bytes at a time which we can
1689    move efficiently, as opposed to  MOVE_MAX which is the maximum
1690    number of bytes we can move with a single instruction.  */
1691 #define MOVE_MAX_PIECES UNITS_PER_WORD
1692
1693 /* If a memory-to-memory move would take MOVE_RATIO or more simple
1694    move-instruction pairs, we will do a movmem or libcall instead.
1695    Increasing the value will always make code faster, but eventually
1696    incurs high cost in increased code size.
1697
1698    If you don't define this, a reasonable default is used.  */
1699
1700 #define MOVE_RATIO(speed) ((speed) ? ix86_cost->move_ratio : 3)
1701
1702 /* If a clear memory operation would take CLEAR_RATIO or more simple
1703    move-instruction sequences, we will do a clrmem or libcall instead.  */
1704
1705 #define CLEAR_RATIO(speed) ((speed) ? MIN (6, ix86_cost->move_ratio) : 2)
1706
1707 /* Define if shifts truncate the shift count which implies one can
1708    omit a sign-extension or zero-extension of a shift count.
1709
1710    On i386, shifts do truncate the count.  But bit test instructions
1711    take the modulo of the bit offset operand.  */
1712
1713 /* #define SHIFT_COUNT_TRUNCATED */
1714
1715 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
1716    is done just by pretending it is already truncated.  */
1717 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
1718
1719 /* A macro to update M and UNSIGNEDP when an object whose type is
1720    TYPE and which has the specified mode and signedness is to be
1721    stored in a register.  This macro is only called when TYPE is a
1722    scalar type.
1723
1724    On i386 it is sometimes useful to promote HImode and QImode
1725    quantities to SImode.  The choice depends on target type.  */
1726
1727 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)             \
1728 do {                                                    \
1729   if (((MODE) == HImode && TARGET_PROMOTE_HI_REGS)      \
1730       || ((MODE) == QImode && TARGET_PROMOTE_QI_REGS))  \
1731     (MODE) = SImode;                                    \
1732 } while (0)
1733
1734 /* Specify the machine mode that pointers have.
1735    After generation of rtl, the compiler makes no further distinction
1736    between pointers and any other objects of this machine mode.  */
1737 #define Pmode (TARGET_64BIT ? DImode : SImode)
1738
1739 /* A C expression whose value is zero if pointers that need to be extended
1740    from being `POINTER_SIZE' bits wide to `Pmode' are sign-extended and
1741    greater then zero if they are zero-extended and less then zero if the
1742    ptr_extend instruction should be used.  */
1743
1744 #define POINTERS_EXTEND_UNSIGNED 1
1745
1746 /* A function address in a call instruction
1747    is a byte address (for indexing purposes)
1748    so give the MEM rtx a byte's mode.  */
1749 #define FUNCTION_MODE QImode
1750 \f
1751
1752 /* A C expression for the cost of a branch instruction.  A value of 1
1753    is the default; other values are interpreted relative to that.  */
1754
1755 #define BRANCH_COST(speed_p, predictable_p) \
1756   (!(speed_p) ? 2 : (predictable_p) ? 0 : ix86_branch_cost)
1757
1758 /* Define this macro as a C expression which is nonzero if accessing
1759    less than a word of memory (i.e. a `char' or a `short') is no
1760    faster than accessing a word of memory, i.e., if such access
1761    require more than one instruction or if there is no difference in
1762    cost between byte and (aligned) word loads.
1763
1764    When this macro is not defined, the compiler will access a field by
1765    finding the smallest containing object; when it is defined, a
1766    fullword load will be used if alignment permits.  Unless bytes
1767    accesses are faster than word accesses, using word accesses is
1768    preferable since it may eliminate subsequent memory access if
1769    subsequent accesses occur to other fields in the same word of the
1770    structure, but to different bytes.  */
1771
1772 #define SLOW_BYTE_ACCESS 0
1773
1774 /* Nonzero if access to memory by shorts is slow and undesirable.  */
1775 #define SLOW_SHORT_ACCESS 0
1776
1777 /* Define this macro to be the value 1 if unaligned accesses have a
1778    cost many times greater than aligned accesses, for example if they
1779    are emulated in a trap handler.
1780
1781    When this macro is nonzero, the compiler will act as if
1782    `STRICT_ALIGNMENT' were nonzero when generating code for block
1783    moves.  This can cause significantly more instructions to be
1784    produced.  Therefore, do not set this macro nonzero if unaligned
1785    accesses only add a cycle or two to the time for a memory access.
1786
1787    If the value of this macro is always zero, it need not be defined.  */
1788
1789 /* #define SLOW_UNALIGNED_ACCESS(MODE, ALIGN) 0 */
1790
1791 /* Define this macro if it is as good or better to call a constant
1792    function address than to call an address kept in a register.
1793
1794    Desirable on the 386 because a CALL with a constant address is
1795    faster than one with a register address.  */
1796
1797 #define NO_FUNCTION_CSE
1798 \f
1799 /* Given a comparison code (EQ, NE, etc.) and the first operand of a COMPARE,
1800    return the mode to be used for the comparison.
1801
1802    For floating-point equality comparisons, CCFPEQmode should be used.
1803    VOIDmode should be used in all other cases.
1804
1805    For integer comparisons against zero, reduce to CCNOmode or CCZmode if
1806    possible, to allow for more combinations.  */
1807
1808 #define SELECT_CC_MODE(OP, X, Y) ix86_cc_mode ((OP), (X), (Y))
1809
1810 /* Return nonzero if MODE implies a floating point inequality can be
1811    reversed.  */
1812
1813 #define REVERSIBLE_CC_MODE(MODE) 1
1814
1815 /* A C expression whose value is reversed condition code of the CODE for
1816    comparison done in CC_MODE mode.  */
1817 #define REVERSE_CONDITION(CODE, MODE) ix86_reverse_condition ((CODE), (MODE))
1818
1819 \f
1820 /* Control the assembler format that we output, to the extent
1821    this does not vary between assemblers.  */
1822
1823 /* How to refer to registers in assembler output.
1824    This sequence is indexed by compiler's hard-register-number (see above).  */
1825
1826 /* In order to refer to the first 8 regs as 32-bit regs, prefix an "e".
1827    For non floating point regs, the following are the HImode names.
1828
1829    For float regs, the stack top is sometimes referred to as "%st(0)"
1830    instead of just "%st".  TARGET_PRINT_OPERAND handles this with the
1831    "y" code.  */
1832
1833 #define HI_REGISTER_NAMES                                               \
1834 {"ax","dx","cx","bx","si","di","bp","sp",                               \
1835  "st","st(1)","st(2)","st(3)","st(4)","st(5)","st(6)","st(7)",          \
1836  "argp", "flags", "fpsr", "fpcr", "frame",                              \
1837  "xmm0","xmm1","xmm2","xmm3","xmm4","xmm5","xmm6","xmm7",               \
1838  "mm0", "mm1", "mm2", "mm3", "mm4", "mm5", "mm6", "mm7",                \
1839  "r8", "r9", "r10", "r11", "r12", "r13", "r14", "r15",                  \
1840  "xmm8", "xmm9", "xmm10", "xmm11", "xmm12", "xmm13", "xmm14", "xmm15"}
1841
1842 #define REGISTER_NAMES HI_REGISTER_NAMES
1843
1844 /* Table of additional register names to use in user input.  */
1845
1846 #define ADDITIONAL_REGISTER_NAMES \
1847 { { "eax", 0 }, { "edx", 1 }, { "ecx", 2 }, { "ebx", 3 },       \
1848   { "esi", 4 }, { "edi", 5 }, { "ebp", 6 }, { "esp", 7 },       \
1849   { "rax", 0 }, { "rdx", 1 }, { "rcx", 2 }, { "rbx", 3 },       \
1850   { "rsi", 4 }, { "rdi", 5 }, { "rbp", 6 }, { "rsp", 7 },       \
1851   { "al", 0 }, { "dl", 1 }, { "cl", 2 }, { "bl", 3 },           \
1852   { "ah", 0 }, { "dh", 1 }, { "ch", 2 }, { "bh", 3 } }
1853
1854 /* Note we are omitting these since currently I don't know how
1855 to get gcc to use these, since they want the same but different
1856 number as al, and ax.
1857 */
1858
1859 #define QI_REGISTER_NAMES \
1860 {"al", "dl", "cl", "bl", "sil", "dil", "bpl", "spl",}
1861
1862 /* These parallel the array above, and can be used to access bits 8:15
1863    of regs 0 through 3.  */
1864
1865 #define QI_HIGH_REGISTER_NAMES \
1866 {"ah", "dh", "ch", "bh", }
1867
1868 /* How to renumber registers for dbx and gdb.  */
1869
1870 #define DBX_REGISTER_NUMBER(N) \
1871   (TARGET_64BIT ? dbx64_register_map[(N)] : dbx_register_map[(N)])
1872
1873 extern int const dbx_register_map[FIRST_PSEUDO_REGISTER];
1874 extern int const dbx64_register_map[FIRST_PSEUDO_REGISTER];
1875 extern int const svr4_dbx_register_map[FIRST_PSEUDO_REGISTER];
1876
1877 /* Before the prologue, RA is at 0(%esp).  */
1878 #define INCOMING_RETURN_ADDR_RTX \
1879   gen_rtx_MEM (VOIDmode, gen_rtx_REG (VOIDmode, STACK_POINTER_REGNUM))
1880
1881 /* After the prologue, RA is at -4(AP) in the current frame.  */
1882 #define RETURN_ADDR_RTX(COUNT, FRAME)                                      \
1883   ((COUNT) == 0                                                            \
1884    ? gen_rtx_MEM (Pmode, plus_constant (arg_pointer_rtx, -UNITS_PER_WORD)) \
1885    : gen_rtx_MEM (Pmode, plus_constant (FRAME, UNITS_PER_WORD)))
1886
1887 /* PC is dbx register 8; let's use that column for RA.  */
1888 #define DWARF_FRAME_RETURN_COLUMN       (TARGET_64BIT ? 16 : 8)
1889
1890 /* Before the prologue, the top of the frame is at 4(%esp).  */
1891 #define INCOMING_FRAME_SP_OFFSET UNITS_PER_WORD
1892
1893 /* Describe how we implement __builtin_eh_return.  */
1894 #define EH_RETURN_DATA_REGNO(N) ((N) <= DX_REG ? (N) : INVALID_REGNUM)
1895 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, CX_REG)
1896
1897
1898 /* Select a format to encode pointers in exception handling data.  CODE
1899    is 0 for data, 1 for code labels, 2 for function pointers.  GLOBAL is
1900    true if the symbol may be affected by dynamic relocations.
1901
1902    ??? All x86 object file formats are capable of representing this.
1903    After all, the relocation needed is the same as for the call insn.
1904    Whether or not a particular assembler allows us to enter such, I
1905    guess we'll have to see.  */
1906 #define ASM_PREFERRED_EH_DATA_FORMAT(CODE, GLOBAL)                      \
1907   asm_preferred_eh_data_format ((CODE), (GLOBAL))
1908
1909 /* This is how to output an insn to push a register on the stack.
1910    It need not be very fast code.  */
1911
1912 #define ASM_OUTPUT_REG_PUSH(FILE, REGNO)  \
1913 do {                                                                    \
1914   if (TARGET_64BIT)                                                     \
1915     asm_fprintf ((FILE), "\tpush{q}\t%%r%s\n",                          \
1916                  reg_names[(REGNO)] + (REX_INT_REGNO_P (REGNO) != 0));  \
1917   else                                                                  \
1918     asm_fprintf ((FILE), "\tpush{l}\t%%e%s\n", reg_names[(REGNO)]);     \
1919 } while (0)
1920
1921 /* This is how to output an insn to pop a register from the stack.
1922    It need not be very fast code.  */
1923
1924 #define ASM_OUTPUT_REG_POP(FILE, REGNO)  \
1925 do {                                                                    \
1926   if (TARGET_64BIT)                                                     \
1927     asm_fprintf ((FILE), "\tpop{q}\t%%r%s\n",                           \
1928                  reg_names[(REGNO)] + (REX_INT_REGNO_P (REGNO) != 0));  \
1929   else                                                                  \
1930     asm_fprintf ((FILE), "\tpop{l}\t%%e%s\n", reg_names[(REGNO)]);      \
1931 } while (0)
1932
1933 /* This is how to output an element of a case-vector that is absolute.  */
1934
1935 #define ASM_OUTPUT_ADDR_VEC_ELT(FILE, VALUE)  \
1936   ix86_output_addr_vec_elt ((FILE), (VALUE))
1937
1938 /* This is how to output an element of a case-vector that is relative.  */
1939
1940 #define ASM_OUTPUT_ADDR_DIFF_ELT(FILE, BODY, VALUE, REL) \
1941   ix86_output_addr_diff_elt ((FILE), (VALUE), (REL))
1942
1943 /* When we see %v, we will print the 'v' prefix if TARGET_AVX is true.  */
1944
1945 #define ASM_OUTPUT_AVX_PREFIX(STREAM, PTR)      \
1946 {                                               \
1947   if ((PTR)[0] == '%' && (PTR)[1] == 'v')       \
1948     (PTR) += TARGET_AVX ? 1 : 2;                \
1949 }
1950
1951 /* A C statement or statements which output an assembler instruction
1952    opcode to the stdio stream STREAM.  The macro-operand PTR is a
1953    variable of type `char *' which points to the opcode name in
1954    its "internal" form--the form that is written in the machine
1955    description.  */
1956
1957 #define ASM_OUTPUT_OPCODE(STREAM, PTR) \
1958   ASM_OUTPUT_AVX_PREFIX ((STREAM), (PTR))
1959
1960 /* A C statement to output to the stdio stream FILE an assembler
1961    command to pad the location counter to a multiple of 1<<LOG
1962    bytes if it is within MAX_SKIP bytes.  */
1963
1964 #ifdef HAVE_GAS_MAX_SKIP_P2ALIGN
1965 #undef  ASM_OUTPUT_MAX_SKIP_PAD
1966 #define ASM_OUTPUT_MAX_SKIP_PAD(FILE, LOG, MAX_SKIP)                    \
1967   if ((LOG) != 0)                                                       \
1968     {                                                                   \
1969       if ((MAX_SKIP) == 0)                                              \
1970         fprintf ((FILE), "\t.p2align %d\n", (LOG));                     \
1971       else                                                              \
1972         fprintf ((FILE), "\t.p2align %d,,%d\n", (LOG), (MAX_SKIP));     \
1973     }
1974 #endif
1975
1976 /* Write the extra assembler code needed to declare a function
1977    properly.  */
1978
1979 #undef ASM_OUTPUT_FUNCTION_LABEL
1980 #define ASM_OUTPUT_FUNCTION_LABEL(FILE, NAME, DECL) \
1981   ix86_asm_output_function_label (FILE, NAME, DECL)
1982
1983 /* Under some conditions we need jump tables in the text section,
1984    because the assembler cannot handle label differences between
1985    sections.  This is the case for x86_64 on Mach-O for example.  */
1986
1987 #define JUMP_TABLES_IN_TEXT_SECTION \
1988   (flag_pic && ((TARGET_MACHO && TARGET_64BIT) \
1989    || (!TARGET_64BIT && !HAVE_AS_GOTOFF_IN_DATA)))
1990
1991 /* Switch to init or fini section via SECTION_OP, emit a call to FUNC,
1992    and switch back.  For x86 we do this only to save a few bytes that
1993    would otherwise be unused in the text section.  */
1994 #define CRT_MKSTR2(VAL) #VAL
1995 #define CRT_MKSTR(x) CRT_MKSTR2(x)
1996
1997 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)              \
1998    asm (SECTION_OP "\n\t"                                       \
1999         "call " CRT_MKSTR(__USER_LABEL_PREFIX__) #FUNC "\n"     \
2000         TEXT_SECTION_ASM_OP);
2001 \f
2002 /* Which processor to tune code generation for.  */
2003
2004 enum processor_type
2005 {
2006   PROCESSOR_I386 = 0,                   /* 80386 */
2007   PROCESSOR_I486,                       /* 80486DX, 80486SX, 80486DX[24] */
2008   PROCESSOR_PENTIUM,
2009   PROCESSOR_PENTIUMPRO,
2010   PROCESSOR_GEODE,
2011   PROCESSOR_K6,
2012   PROCESSOR_ATHLON,
2013   PROCESSOR_PENTIUM4,
2014   PROCESSOR_K8,
2015   PROCESSOR_NOCONA,
2016   PROCESSOR_CORE2_32,
2017   PROCESSOR_CORE2_64,
2018   PROCESSOR_COREI7_32,
2019   PROCESSOR_COREI7_64,
2020   PROCESSOR_GENERIC32,
2021   PROCESSOR_GENERIC64,
2022   PROCESSOR_AMDFAM10,
2023   PROCESSOR_BDVER1,
2024   PROCESSOR_BDVER2,
2025   PROCESSOR_BTVER1,
2026   PROCESSOR_ATOM,
2027   PROCESSOR_max
2028 };
2029
2030 extern enum processor_type ix86_tune;
2031 extern enum processor_type ix86_arch;
2032
2033 /* Size of the RED_ZONE area.  */
2034 #define RED_ZONE_SIZE 128
2035 /* Reserved area of the red zone for temporaries.  */
2036 #define RED_ZONE_RESERVE 8
2037
2038 extern unsigned int ix86_preferred_stack_boundary;
2039 extern unsigned int ix86_incoming_stack_boundary;
2040
2041 /* Smallest class containing REGNO.  */
2042 extern enum reg_class const regclass_map[FIRST_PSEUDO_REGISTER];
2043
2044 enum ix86_fpcmp_strategy {
2045   IX86_FPCMP_SAHF,
2046   IX86_FPCMP_COMI,
2047   IX86_FPCMP_ARITH
2048 };
2049 \f
2050 /* To properly truncate FP values into integers, we need to set i387 control
2051    word.  We can't emit proper mode switching code before reload, as spills
2052    generated by reload may truncate values incorrectly, but we still can avoid
2053    redundant computation of new control word by the mode switching pass.
2054    The fldcw instructions are still emitted redundantly, but this is probably
2055    not going to be noticeable problem, as most CPUs do have fast path for
2056    the sequence.
2057
2058    The machinery is to emit simple truncation instructions and split them
2059    before reload to instructions having USEs of two memory locations that
2060    are filled by this code to old and new control word.
2061
2062    Post-reload pass may be later used to eliminate the redundant fildcw if
2063    needed.  */
2064
2065 enum ix86_entity
2066 {
2067   I387_TRUNC = 0,
2068   I387_FLOOR,
2069   I387_CEIL,
2070   I387_MASK_PM,
2071   MAX_386_ENTITIES
2072 };
2073
2074 enum ix86_stack_slot
2075 {
2076   SLOT_VIRTUAL = 0,
2077   SLOT_TEMP,
2078   SLOT_CW_STORED,
2079   SLOT_CW_TRUNC,
2080   SLOT_CW_FLOOR,
2081   SLOT_CW_CEIL,
2082   SLOT_CW_MASK_PM,
2083   MAX_386_STACK_LOCALS
2084 };
2085
2086 /* Define this macro if the port needs extra instructions inserted
2087    for mode switching in an optimizing compilation.  */
2088
2089 #define OPTIMIZE_MODE_SWITCHING(ENTITY) \
2090    ix86_optimize_mode_switching[(ENTITY)]
2091
2092 /* If you define `OPTIMIZE_MODE_SWITCHING', you have to define this as
2093    initializer for an array of integers.  Each initializer element N
2094    refers to an entity that needs mode switching, and specifies the
2095    number of different modes that might need to be set for this
2096    entity.  The position of the initializer in the initializer -
2097    starting counting at zero - determines the integer that is used to
2098    refer to the mode-switched entity in question.  */
2099
2100 #define NUM_MODES_FOR_MODE_SWITCHING \
2101    { I387_CW_ANY, I387_CW_ANY, I387_CW_ANY, I387_CW_ANY }
2102
2103 /* ENTITY is an integer specifying a mode-switched entity.  If
2104    `OPTIMIZE_MODE_SWITCHING' is defined, you must define this macro to
2105    return an integer value not larger than the corresponding element
2106    in `NUM_MODES_FOR_MODE_SWITCHING', to denote the mode that ENTITY
2107    must be switched into prior to the execution of INSN. */
2108
2109 #define MODE_NEEDED(ENTITY, I) ix86_mode_needed ((ENTITY), (I))
2110
2111 /* This macro specifies the order in which modes for ENTITY are
2112    processed.  0 is the highest priority.  */
2113
2114 #define MODE_PRIORITY_TO_MODE(ENTITY, N) (N)
2115
2116 /* Generate one or more insns to set ENTITY to MODE.  HARD_REG_LIVE
2117    is the set of hard registers live at the point where the insn(s)
2118    are to be inserted.  */
2119
2120 #define EMIT_MODE_SET(ENTITY, MODE, HARD_REGS_LIVE)                     \
2121   ((MODE) != I387_CW_ANY && (MODE) != I387_CW_UNINITIALIZED             \
2122    ? emit_i387_cw_initialization (MODE), 0                              \
2123    : 0)
2124
2125 \f
2126 /* Avoid renaming of stack registers, as doing so in combination with
2127    scheduling just increases amount of live registers at time and in
2128    the turn amount of fxch instructions needed.
2129
2130    ??? Maybe Pentium chips benefits from renaming, someone can try....  */
2131
2132 #define HARD_REGNO_RENAME_OK(SRC, TARGET)  \
2133   (! IN_RANGE ((SRC), FIRST_STACK_REG, LAST_STACK_REG))
2134
2135 \f
2136 #define FASTCALL_PREFIX '@'
2137 \f
2138 /* Machine specific frame tracking during prologue/epilogue generation.  */
2139
2140 #ifndef USED_FOR_TARGET
2141 struct GTY(()) machine_frame_state
2142 {
2143   /* This pair tracks the currently active CFA as reg+offset.  When reg
2144      is drap_reg, we don't bother trying to record here the real CFA when
2145      it might really be a DW_CFA_def_cfa_expression.  */
2146   rtx cfa_reg;
2147   HOST_WIDE_INT cfa_offset;
2148
2149   /* The current offset (canonically from the CFA) of ESP and EBP.
2150      When stack frame re-alignment is active, these may not be relative
2151      to the CFA.  However, in all cases they are relative to the offsets
2152      of the saved registers stored in ix86_frame.  */
2153   HOST_WIDE_INT sp_offset;
2154   HOST_WIDE_INT fp_offset;
2155
2156   /* The size of the red-zone that may be assumed for the purposes of
2157      eliding register restore notes in the epilogue.  This may be zero
2158      if no red-zone is in effect, or may be reduced from the real
2159      red-zone value by a maximum runtime stack re-alignment value.  */
2160   int red_zone_offset;
2161
2162   /* Indicate whether each of ESP, EBP or DRAP currently holds a valid
2163      value within the frame.  If false then the offset above should be
2164      ignored.  Note that DRAP, if valid, *always* points to the CFA and
2165      thus has an offset of zero.  */
2166   BOOL_BITFIELD sp_valid : 1;
2167   BOOL_BITFIELD fp_valid : 1;
2168   BOOL_BITFIELD drap_valid : 1;
2169
2170   /* Indicate whether the local stack frame has been re-aligned.  When
2171      set, the SP/FP offsets above are relative to the aligned frame
2172      and not the CFA.  */
2173   BOOL_BITFIELD realigned : 1;
2174 };
2175
2176 /* Private to winnt.c.  */
2177 struct seh_frame_state;
2178
2179 struct GTY(()) machine_function {
2180   struct stack_local_entry *stack_locals;
2181   const char *some_ld_name;
2182   int varargs_gpr_size;
2183   int varargs_fpr_size;
2184   int optimize_mode_switching[MAX_386_ENTITIES];
2185
2186   /* Number of saved registers USE_FAST_PROLOGUE_EPILOGUE
2187      has been computed for.  */
2188   int use_fast_prologue_epilogue_nregs;
2189
2190   /* For -fsplit-stack support: A stack local which holds a pointer to
2191      the stack arguments for a function with a variable number of
2192      arguments.  This is set at the start of the function and is used
2193      to initialize the overflow_arg_area field of the va_list
2194      structure.  */
2195   rtx split_stack_varargs_pointer;
2196
2197   /* This value is used for amd64 targets and specifies the current abi
2198      to be used. MS_ABI means ms abi. Otherwise SYSV_ABI means sysv abi.  */
2199   ENUM_BITFIELD(calling_abi) call_abi : 8;
2200
2201   /* Nonzero if the function accesses a previous frame.  */
2202   BOOL_BITFIELD accesses_prev_frame : 1;
2203
2204   /* Nonzero if the function requires a CLD in the prologue.  */
2205   BOOL_BITFIELD needs_cld : 1;
2206
2207   /* Set by ix86_compute_frame_layout and used by prologue/epilogue
2208      expander to determine the style used.  */
2209   BOOL_BITFIELD use_fast_prologue_epilogue : 1;
2210
2211   /* If true, the current function needs the default PIC register, not
2212      an alternate register (on x86) and must not use the red zone (on
2213      x86_64), even if it's a leaf function.  We don't want the
2214      function to be regarded as non-leaf because TLS calls need not
2215      affect register allocation.  This flag is set when a TLS call
2216      instruction is expanded within a function, and never reset, even
2217      if all such instructions are optimized away.  Use the
2218      ix86_current_function_calls_tls_descriptor macro for a better
2219      approximation.  */
2220   BOOL_BITFIELD tls_descriptor_call_expanded_p : 1;
2221
2222   /* If true, the current function has a STATIC_CHAIN is placed on the
2223      stack below the return address.  */
2224   BOOL_BITFIELD static_chain_on_stack : 1;
2225
2226   /* Nonzero if caller passes 256bit AVX modes.  */
2227   BOOL_BITFIELD caller_pass_avx256_p : 1;
2228
2229   /* Nonzero if caller returns 256bit AVX modes.  */
2230   BOOL_BITFIELD caller_return_avx256_p : 1;
2231
2232   /* Nonzero if the current callee passes 256bit AVX modes.  */
2233   BOOL_BITFIELD callee_pass_avx256_p : 1;
2234
2235   /* Nonzero if the current callee returns 256bit AVX modes.  */
2236   BOOL_BITFIELD callee_return_avx256_p : 1;
2237
2238   /* Nonzero if rescan vzerouppers in the current function is needed.  */
2239   BOOL_BITFIELD rescan_vzeroupper_p : 1;
2240
2241   /* During prologue/epilogue generation, the current frame state.
2242      Otherwise, the frame state at the end of the prologue.  */
2243   struct machine_frame_state fs;
2244
2245   /* During SEH output, this is non-null.  */
2246   struct seh_frame_state * GTY((skip(""))) seh;
2247 };
2248 #endif
2249
2250 #define ix86_stack_locals (cfun->machine->stack_locals)
2251 #define ix86_varargs_gpr_size (cfun->machine->varargs_gpr_size)
2252 #define ix86_varargs_fpr_size (cfun->machine->varargs_fpr_size)
2253 #define ix86_optimize_mode_switching (cfun->machine->optimize_mode_switching)
2254 #define ix86_current_function_needs_cld (cfun->machine->needs_cld)
2255 #define ix86_tls_descriptor_calls_expanded_in_cfun \
2256   (cfun->machine->tls_descriptor_call_expanded_p)
2257 /* Since tls_descriptor_call_expanded is not cleared, even if all TLS
2258    calls are optimized away, we try to detect cases in which it was
2259    optimized away.  Since such instructions (use (reg REG_SP)), we can
2260    verify whether there's any such instruction live by testing that
2261    REG_SP is live.  */
2262 #define ix86_current_function_calls_tls_descriptor \
2263   (ix86_tls_descriptor_calls_expanded_in_cfun && df_regs_ever_live_p (SP_REG))
2264 #define ix86_static_chain_on_stack (cfun->machine->static_chain_on_stack)
2265
2266 /* Control behavior of x86_file_start.  */
2267 #define X86_FILE_START_VERSION_DIRECTIVE false
2268 #define X86_FILE_START_FLTUSED false
2269
2270 /* Flag to mark data that is in the large address area.  */
2271 #define SYMBOL_FLAG_FAR_ADDR            (SYMBOL_FLAG_MACH_DEP << 0)
2272 #define SYMBOL_REF_FAR_ADDR_P(X)        \
2273         ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_FAR_ADDR) != 0)
2274
2275 /* Flags to mark dllimport/dllexport.  Used by PE ports, but handy to
2276    have defined always, to avoid ifdefing.  */
2277 #define SYMBOL_FLAG_DLLIMPORT           (SYMBOL_FLAG_MACH_DEP << 1)
2278 #define SYMBOL_REF_DLLIMPORT_P(X) \
2279         ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_DLLIMPORT) != 0)
2280
2281 #define SYMBOL_FLAG_DLLEXPORT           (SYMBOL_FLAG_MACH_DEP << 2)
2282 #define SYMBOL_REF_DLLEXPORT_P(X) \
2283         ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_DLLEXPORT) != 0)
2284
2285 extern void debug_ready_dispatch (void);
2286 extern void debug_dispatch_window (int);
2287
2288 /* The value at zero is only defined for the BMI instructions
2289    LZCNT and TZCNT, not the BSR/BSF insns in the original isa.  */
2290 #define CTZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
2291         ((VALUE) = GET_MODE_BITSIZE (MODE), TARGET_BMI)
2292 #define CLZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
2293         ((VALUE) = GET_MODE_BITSIZE (MODE), TARGET_LZCNT)
2294
2295
2296 /* Flags returned by ix86_get_callcvt ().  */
2297 #define IX86_CALLCVT_CDECL      0x1
2298 #define IX86_CALLCVT_STDCALL    0x2
2299 #define IX86_CALLCVT_FASTCALL   0x4
2300 #define IX86_CALLCVT_THISCALL   0x8
2301 #define IX86_CALLCVT_REGPARM    0x10
2302 #define IX86_CALLCVT_SSEREGPARM 0x20
2303
2304 #define IX86_BASE_CALLCVT(FLAGS) \
2305         ((FLAGS) & (IX86_CALLCVT_CDECL | IX86_CALLCVT_STDCALL \
2306                     | IX86_CALLCVT_FASTCALL | IX86_CALLCVT_THISCALL))
2307
2308 /*
2309 Local variables:
2310 version-control: t
2311 End:
2312 */