OSDN Git Service

ea0a82041187f376bbb7925c051bf37126f1967e
[pf3gnuchains/gcc-fork.git] / gcc / config / i386 / i386.h
1 /* Definitions of target machine for GCC for IA-32.
2    Copyright (C) 1988, 1992, 1994, 1995, 1996, 1997, 1998, 1999, 2000,
3    2001, 2002, 2003, 2004, 2005, 2006, 2007
4    Free Software Foundation, Inc.
5
6 This file is part of GCC.
7
8 GCC is free software; you can redistribute it and/or modify
9 it under the terms of the GNU General Public License as published by
10 the Free Software Foundation; either version 3, or (at your option)
11 any later version.
12
13 GCC is distributed in the hope that it will be useful,
14 but WITHOUT ANY WARRANTY; without even the implied warranty of
15 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16 GNU General Public License for more details.
17
18 You should have received a copy of the GNU General Public License
19 along with GCC; see the file COPYING3.  If not see
20 <http://www.gnu.org/licenses/>.  */
21
22 /* The purpose of this file is to define the characteristics of the i386,
23    independent of assembler syntax or operating system.
24
25    Three other files build on this one to describe a specific assembler syntax:
26    bsd386.h, att386.h, and sun386.h.
27
28    The actual tm.h file for a particular system should include
29    this file, and then the file for the appropriate assembler syntax.
30
31    Many macros that specify assembler syntax are omitted entirely from
32    this file because they really belong in the files for particular
33    assemblers.  These include RP, IP, LPREFIX, PUT_OP_SIZE, USE_STAR,
34    ADDR_BEG, ADDR_END, PRINT_IREG, PRINT_SCALE, PRINT_B_I_S, and many
35    that start with ASM_ or end in ASM_OP.  */
36
37 /* Redefines for option macros.  */
38
39 #define TARGET_64BIT    OPTION_ISA_64BIT
40 #define TARGET_MMX      OPTION_ISA_MMX
41 #define TARGET_3DNOW    OPTION_ISA_3DNOW
42 #define TARGET_3DNOW_A  OPTION_ISA_3DNOW_A
43 #define TARGET_SSE      OPTION_ISA_SSE
44 #define TARGET_SSE2     OPTION_ISA_SSE2
45 #define TARGET_SSE3     OPTION_ISA_SSE3
46 #define TARGET_SSSE3    OPTION_ISA_SSSE3
47 #define TARGET_SSE4_1   OPTION_ISA_SSE4_1
48 #define TARGET_SSE4_2   OPTION_ISA_SSE4_2
49 #define TARGET_SSE4A    OPTION_ISA_SSE4A
50 #define TARGET_SSE5     OPTION_ISA_SSE5
51 #define TARGET_ROUND    OPTION_ISA_ROUND
52
53 /* SSE5 and SSE4.1 define the same round instructions */
54 #define OPTION_MASK_ISA_ROUND   (OPTION_MASK_ISA_SSE4_1 | OPTION_MASK_ISA_SSE5)
55 #define OPTION_ISA_ROUND        ((ix86_isa_flags & OPTION_MASK_ISA_ROUND) != 0)
56
57 #include "config/vxworks-dummy.h"
58
59 /* Algorithm to expand string function with.  */
60 enum stringop_alg
61 {
62    no_stringop,
63    libcall,
64    rep_prefix_1_byte,
65    rep_prefix_4_byte,
66    rep_prefix_8_byte,
67    loop_1_byte,
68    loop,
69    unrolled_loop
70 };
71
72 #define NAX_STRINGOP_ALGS 4
73
74 /* Specify what algorithm to use for stringops on known size.
75    When size is unknown, the UNKNOWN_SIZE alg is used.  When size is
76    known at compile time or estimated via feedback, the SIZE array
77    is walked in order until MAX is greater then the estimate (or -1
78    means infinity).  Corresponding ALG is used then.
79    For example initializer:
80     {{256, loop}, {-1, rep_prefix_4_byte}}
81    will use loop for blocks smaller or equal to 256 bytes, rep prefix will
82    be used otherwise.  */
83 struct stringop_algs
84 {
85   const enum stringop_alg unknown_size;
86   const struct stringop_strategy {
87     const int max;
88     const enum stringop_alg alg;
89   } size [NAX_STRINGOP_ALGS];
90 };
91
92 /* Define the specific costs for a given cpu */
93
94 struct processor_costs {
95   const int add;                /* cost of an add instruction */
96   const int lea;                /* cost of a lea instruction */
97   const int shift_var;          /* variable shift costs */
98   const int shift_const;        /* constant shift costs */
99   const int mult_init[5];       /* cost of starting a multiply
100                                    in QImode, HImode, SImode, DImode, TImode*/
101   const int mult_bit;           /* cost of multiply per each bit set */
102   const int divide[5];          /* cost of a divide/mod
103                                    in QImode, HImode, SImode, DImode, TImode*/
104   int movsx;                    /* The cost of movsx operation.  */
105   int movzx;                    /* The cost of movzx operation.  */
106   const int large_insn;         /* insns larger than this cost more */
107   const int move_ratio;         /* The threshold of number of scalar
108                                    memory-to-memory move insns.  */
109   const int movzbl_load;        /* cost of loading using movzbl */
110   const int int_load[3];        /* cost of loading integer registers
111                                    in QImode, HImode and SImode relative
112                                    to reg-reg move (2).  */
113   const int int_store[3];       /* cost of storing integer register
114                                    in QImode, HImode and SImode */
115   const int fp_move;            /* cost of reg,reg fld/fst */
116   const int fp_load[3];         /* cost of loading FP register
117                                    in SFmode, DFmode and XFmode */
118   const int fp_store[3];        /* cost of storing FP register
119                                    in SFmode, DFmode and XFmode */
120   const int mmx_move;           /* cost of moving MMX register.  */
121   const int mmx_load[2];        /* cost of loading MMX register
122                                    in SImode and DImode */
123   const int mmx_store[2];       /* cost of storing MMX register
124                                    in SImode and DImode */
125   const int sse_move;           /* cost of moving SSE register.  */
126   const int sse_load[3];        /* cost of loading SSE register
127                                    in SImode, DImode and TImode*/
128   const int sse_store[3];       /* cost of storing SSE register
129                                    in SImode, DImode and TImode*/
130   const int mmxsse_to_integer;  /* cost of moving mmxsse register to
131                                    integer and vice versa.  */
132   const int l1_cache_size;      /* size of l1 cache, in kilobytes.  */
133   const int l2_cache_size;      /* size of l2 cache, in kilobytes.  */
134   const int prefetch_block;     /* bytes moved to cache for prefetch.  */
135   const int simultaneous_prefetches; /* number of parallel prefetch
136                                    operations.  */
137   const int branch_cost;        /* Default value for BRANCH_COST.  */
138   const int fadd;               /* cost of FADD and FSUB instructions.  */
139   const int fmul;               /* cost of FMUL instruction.  */
140   const int fdiv;               /* cost of FDIV instruction.  */
141   const int fabs;               /* cost of FABS instruction.  */
142   const int fchs;               /* cost of FCHS instruction.  */
143   const int fsqrt;              /* cost of FSQRT instruction.  */
144                                 /* Specify what algorithm
145                                    to use for stringops on unknown size.  */
146   struct stringop_algs memcpy[2], memset[2];
147   const int scalar_stmt_cost;   /* Cost of any scalar operation, excluding
148                                    load and store.  */
149   const int scalar_load_cost;   /* Cost of scalar load.  */
150   const int scalar_store_cost;  /* Cost of scalar store.  */
151   const int vec_stmt_cost;      /* Cost of any vector operation, excluding
152                                    load, store, vector-to-scalar and
153                                    scalar-to-vector operation.  */
154   const int vec_to_scalar_cost;    /* Cost of vect-to-scalar operation.  */
155   const int scalar_to_vec_cost;    /* Cost of scalar-to-vector operation.  */
156   const int vec_align_load_cost;   /* Cost of aligned vector load.  */
157   const int vec_unalign_load_cost; /* Cost of unaligned vector load.  */
158   const int vec_store_cost;        /* Cost of vector store.  */
159   const int cond_taken_branch_cost;    /* Cost of taken branch for vectorizer
160                                           cost model.  */
161   const int cond_not_taken_branch_cost;/* Cost of not taken branch for
162                                           vectorizer cost model.  */
163 };
164
165 extern const struct processor_costs *ix86_cost;
166
167 /* Macros used in the machine description to test the flags.  */
168
169 /* configure can arrange to make this 2, to force a 486.  */
170
171 #ifndef TARGET_CPU_DEFAULT
172 #define TARGET_CPU_DEFAULT TARGET_CPU_DEFAULT_generic
173 #endif
174
175 #ifndef TARGET_FPMATH_DEFAULT
176 #define TARGET_FPMATH_DEFAULT \
177   (TARGET_64BIT && TARGET_SSE ? FPMATH_SSE : FPMATH_387)
178 #endif
179
180 #define TARGET_FLOAT_RETURNS_IN_80387 TARGET_FLOAT_RETURNS
181
182 /* 64bit Sledgehammer mode.  For libgcc2 we make sure this is a
183    compile-time constant.  */
184 #ifdef IN_LIBGCC2
185 #undef TARGET_64BIT
186 #ifdef __x86_64__
187 #define TARGET_64BIT 1
188 #else
189 #define TARGET_64BIT 0
190 #endif
191 #else
192 #ifndef TARGET_BI_ARCH
193 #undef TARGET_64BIT
194 #if TARGET_64BIT_DEFAULT
195 #define TARGET_64BIT 1
196 #else
197 #define TARGET_64BIT 0
198 #endif
199 #endif
200 #endif
201
202 #define HAS_LONG_COND_BRANCH 1
203 #define HAS_LONG_UNCOND_BRANCH 1
204
205 #define TARGET_386 (ix86_tune == PROCESSOR_I386)
206 #define TARGET_486 (ix86_tune == PROCESSOR_I486)
207 #define TARGET_PENTIUM (ix86_tune == PROCESSOR_PENTIUM)
208 #define TARGET_PENTIUMPRO (ix86_tune == PROCESSOR_PENTIUMPRO)
209 #define TARGET_GEODE (ix86_tune == PROCESSOR_GEODE)
210 #define TARGET_K6 (ix86_tune == PROCESSOR_K6)
211 #define TARGET_ATHLON (ix86_tune == PROCESSOR_ATHLON)
212 #define TARGET_PENTIUM4 (ix86_tune == PROCESSOR_PENTIUM4)
213 #define TARGET_K8 (ix86_tune == PROCESSOR_K8)
214 #define TARGET_ATHLON_K8 (TARGET_K8 || TARGET_ATHLON)
215 #define TARGET_NOCONA (ix86_tune == PROCESSOR_NOCONA)
216 #define TARGET_CORE2 (ix86_tune == PROCESSOR_CORE2)
217 #define TARGET_GENERIC32 (ix86_tune == PROCESSOR_GENERIC32)
218 #define TARGET_GENERIC64 (ix86_tune == PROCESSOR_GENERIC64)
219 #define TARGET_GENERIC (TARGET_GENERIC32 || TARGET_GENERIC64)
220 #define TARGET_AMDFAM10 (ix86_tune == PROCESSOR_AMDFAM10)
221
222 /* Feature tests against the various tunings.  */
223 enum ix86_tune_indices {
224   X86_TUNE_USE_LEAVE,
225   X86_TUNE_PUSH_MEMORY,
226   X86_TUNE_ZERO_EXTEND_WITH_AND,
227   X86_TUNE_USE_BIT_TEST,
228   X86_TUNE_UNROLL_STRLEN,
229   X86_TUNE_DEEP_BRANCH_PREDICTION,
230   X86_TUNE_BRANCH_PREDICTION_HINTS,
231   X86_TUNE_DOUBLE_WITH_ADD,
232   X86_TUNE_USE_SAHF,
233   X86_TUNE_MOVX,
234   X86_TUNE_PARTIAL_REG_STALL,
235   X86_TUNE_PARTIAL_FLAG_REG_STALL,
236   X86_TUNE_USE_HIMODE_FIOP,
237   X86_TUNE_USE_SIMODE_FIOP,
238   X86_TUNE_USE_MOV0,
239   X86_TUNE_USE_CLTD,
240   X86_TUNE_USE_XCHGB,
241   X86_TUNE_SPLIT_LONG_MOVES,
242   X86_TUNE_READ_MODIFY_WRITE,
243   X86_TUNE_READ_MODIFY,
244   X86_TUNE_PROMOTE_QIMODE,
245   X86_TUNE_FAST_PREFIX,
246   X86_TUNE_SINGLE_STRINGOP,
247   X86_TUNE_QIMODE_MATH,
248   X86_TUNE_HIMODE_MATH,
249   X86_TUNE_PROMOTE_QI_REGS,
250   X86_TUNE_PROMOTE_HI_REGS,
251   X86_TUNE_ADD_ESP_4,
252   X86_TUNE_ADD_ESP_8,
253   X86_TUNE_SUB_ESP_4,
254   X86_TUNE_SUB_ESP_8,
255   X86_TUNE_INTEGER_DFMODE_MOVES,
256   X86_TUNE_PARTIAL_REG_DEPENDENCY,
257   X86_TUNE_SSE_PARTIAL_REG_DEPENDENCY,
258   X86_TUNE_SSE_UNALIGNED_MOVE_OPTIMAL,
259   X86_TUNE_SSE_SPLIT_REGS,
260   X86_TUNE_SSE_TYPELESS_STORES,
261   X86_TUNE_SSE_LOAD0_BY_PXOR,
262   X86_TUNE_MEMORY_MISMATCH_STALL,
263   X86_TUNE_PROLOGUE_USING_MOVE,
264   X86_TUNE_EPILOGUE_USING_MOVE,
265   X86_TUNE_SHIFT1,
266   X86_TUNE_USE_FFREEP,
267   X86_TUNE_INTER_UNIT_MOVES,
268   X86_TUNE_INTER_UNIT_CONVERSIONS,
269   X86_TUNE_FOUR_JUMP_LIMIT,
270   X86_TUNE_SCHEDULE,
271   X86_TUNE_USE_BT,
272   X86_TUNE_USE_INCDEC,
273   X86_TUNE_PAD_RETURNS,
274   X86_TUNE_EXT_80387_CONSTANTS,
275   X86_TUNE_SHORTEN_X87_SSE,
276   X86_TUNE_AVOID_VECTOR_DECODE,
277   X86_TUNE_PROMOTE_HIMODE_IMUL,
278   X86_TUNE_SLOW_IMUL_IMM32_MEM,
279   X86_TUNE_SLOW_IMUL_IMM8,
280   X86_TUNE_MOVE_M1_VIA_OR,
281   X86_TUNE_NOT_UNPAIRABLE,
282   X86_TUNE_NOT_VECTORMODE,
283   X86_TUNE_USE_VECTOR_CONVERTS,
284
285   X86_TUNE_LAST
286 };
287
288 extern unsigned int ix86_tune_features[X86_TUNE_LAST];
289
290 #define TARGET_USE_LEAVE        ix86_tune_features[X86_TUNE_USE_LEAVE]
291 #define TARGET_PUSH_MEMORY      ix86_tune_features[X86_TUNE_PUSH_MEMORY]
292 #define TARGET_ZERO_EXTEND_WITH_AND \
293         ix86_tune_features[X86_TUNE_ZERO_EXTEND_WITH_AND]
294 #define TARGET_USE_BIT_TEST     ix86_tune_features[X86_TUNE_USE_BIT_TEST]
295 #define TARGET_UNROLL_STRLEN    ix86_tune_features[X86_TUNE_UNROLL_STRLEN]
296 #define TARGET_DEEP_BRANCH_PREDICTION \
297         ix86_tune_features[X86_TUNE_DEEP_BRANCH_PREDICTION]
298 #define TARGET_BRANCH_PREDICTION_HINTS \
299         ix86_tune_features[X86_TUNE_BRANCH_PREDICTION_HINTS]
300 #define TARGET_DOUBLE_WITH_ADD  ix86_tune_features[X86_TUNE_DOUBLE_WITH_ADD]
301 #define TARGET_USE_SAHF         ix86_tune_features[X86_TUNE_USE_SAHF]
302 #define TARGET_MOVX             ix86_tune_features[X86_TUNE_MOVX]
303 #define TARGET_PARTIAL_REG_STALL ix86_tune_features[X86_TUNE_PARTIAL_REG_STALL]
304 #define TARGET_PARTIAL_FLAG_REG_STALL \
305         ix86_tune_features[X86_TUNE_PARTIAL_FLAG_REG_STALL]
306 #define TARGET_USE_HIMODE_FIOP  ix86_tune_features[X86_TUNE_USE_HIMODE_FIOP]
307 #define TARGET_USE_SIMODE_FIOP  ix86_tune_features[X86_TUNE_USE_SIMODE_FIOP]
308 #define TARGET_USE_MOV0         ix86_tune_features[X86_TUNE_USE_MOV0]
309 #define TARGET_USE_CLTD         ix86_tune_features[X86_TUNE_USE_CLTD]
310 #define TARGET_USE_XCHGB        ix86_tune_features[X86_TUNE_USE_XCHGB]
311 #define TARGET_SPLIT_LONG_MOVES ix86_tune_features[X86_TUNE_SPLIT_LONG_MOVES]
312 #define TARGET_READ_MODIFY_WRITE ix86_tune_features[X86_TUNE_READ_MODIFY_WRITE]
313 #define TARGET_READ_MODIFY      ix86_tune_features[X86_TUNE_READ_MODIFY]
314 #define TARGET_PROMOTE_QImode   ix86_tune_features[X86_TUNE_PROMOTE_QIMODE]
315 #define TARGET_FAST_PREFIX      ix86_tune_features[X86_TUNE_FAST_PREFIX]
316 #define TARGET_SINGLE_STRINGOP  ix86_tune_features[X86_TUNE_SINGLE_STRINGOP]
317 #define TARGET_QIMODE_MATH      ix86_tune_features[X86_TUNE_QIMODE_MATH]
318 #define TARGET_HIMODE_MATH      ix86_tune_features[X86_TUNE_HIMODE_MATH]
319 #define TARGET_PROMOTE_QI_REGS  ix86_tune_features[X86_TUNE_PROMOTE_QI_REGS]
320 #define TARGET_PROMOTE_HI_REGS  ix86_tune_features[X86_TUNE_PROMOTE_HI_REGS]
321 #define TARGET_ADD_ESP_4        ix86_tune_features[X86_TUNE_ADD_ESP_4]
322 #define TARGET_ADD_ESP_8        ix86_tune_features[X86_TUNE_ADD_ESP_8]
323 #define TARGET_SUB_ESP_4        ix86_tune_features[X86_TUNE_SUB_ESP_4]
324 #define TARGET_SUB_ESP_8        ix86_tune_features[X86_TUNE_SUB_ESP_8]
325 #define TARGET_INTEGER_DFMODE_MOVES \
326         ix86_tune_features[X86_TUNE_INTEGER_DFMODE_MOVES]
327 #define TARGET_PARTIAL_REG_DEPENDENCY \
328         ix86_tune_features[X86_TUNE_PARTIAL_REG_DEPENDENCY]
329 #define TARGET_SSE_PARTIAL_REG_DEPENDENCY \
330         ix86_tune_features[X86_TUNE_SSE_PARTIAL_REG_DEPENDENCY]
331 #define TARGET_SSE_UNALIGNED_MOVE_OPTIMAL \
332         ix86_tune_features[X86_TUNE_SSE_UNALIGNED_MOVE_OPTIMAL]
333 #define TARGET_SSE_SPLIT_REGS   ix86_tune_features[X86_TUNE_SSE_SPLIT_REGS]
334 #define TARGET_SSE_TYPELESS_STORES \
335         ix86_tune_features[X86_TUNE_SSE_TYPELESS_STORES]
336 #define TARGET_SSE_LOAD0_BY_PXOR ix86_tune_features[X86_TUNE_SSE_LOAD0_BY_PXOR]
337 #define TARGET_MEMORY_MISMATCH_STALL \
338         ix86_tune_features[X86_TUNE_MEMORY_MISMATCH_STALL]
339 #define TARGET_PROLOGUE_USING_MOVE \
340         ix86_tune_features[X86_TUNE_PROLOGUE_USING_MOVE]
341 #define TARGET_EPILOGUE_USING_MOVE \
342         ix86_tune_features[X86_TUNE_EPILOGUE_USING_MOVE]
343 #define TARGET_SHIFT1           ix86_tune_features[X86_TUNE_SHIFT1]
344 #define TARGET_USE_FFREEP       ix86_tune_features[X86_TUNE_USE_FFREEP]
345 #define TARGET_INTER_UNIT_MOVES ix86_tune_features[X86_TUNE_INTER_UNIT_MOVES]
346 #define TARGET_INTER_UNIT_CONVERSIONS\
347         ix86_tune_features[X86_TUNE_INTER_UNIT_CONVERSIONS]
348 #define TARGET_FOUR_JUMP_LIMIT  ix86_tune_features[X86_TUNE_FOUR_JUMP_LIMIT]
349 #define TARGET_SCHEDULE         ix86_tune_features[X86_TUNE_SCHEDULE]
350 #define TARGET_USE_BT           ix86_tune_features[X86_TUNE_USE_BT]
351 #define TARGET_USE_INCDEC       ix86_tune_features[X86_TUNE_USE_INCDEC]
352 #define TARGET_PAD_RETURNS      ix86_tune_features[X86_TUNE_PAD_RETURNS]
353 #define TARGET_EXT_80387_CONSTANTS \
354         ix86_tune_features[X86_TUNE_EXT_80387_CONSTANTS]
355 #define TARGET_SHORTEN_X87_SSE  ix86_tune_features[X86_TUNE_SHORTEN_X87_SSE]
356 #define TARGET_AVOID_VECTOR_DECODE \
357         ix86_tune_features[X86_TUNE_AVOID_VECTOR_DECODE]
358 #define TARGET_TUNE_PROMOTE_HIMODE_IMUL \
359         ix86_tune_features[X86_TUNE_PROMOTE_HIMODE_IMUL]
360 #define TARGET_SLOW_IMUL_IMM32_MEM \
361         ix86_tune_features[X86_TUNE_SLOW_IMUL_IMM32_MEM]
362 #define TARGET_SLOW_IMUL_IMM8   ix86_tune_features[X86_TUNE_SLOW_IMUL_IMM8]
363 #define TARGET_MOVE_M1_VIA_OR   ix86_tune_features[X86_TUNE_MOVE_M1_VIA_OR]
364 #define TARGET_NOT_UNPAIRABLE   ix86_tune_features[X86_TUNE_NOT_UNPAIRABLE]
365 #define TARGET_NOT_VECTORMODE   ix86_tune_features[X86_TUNE_NOT_VECTORMODE]
366 #define TARGET_USE_VECTOR_CONVERTS ix86_tune_features[X86_TUNE_USE_VECTOR_CONVERTS]
367
368 /* Feature tests against the various architecture variations.  */
369 enum ix86_arch_indices {
370   X86_ARCH_CMOVE,               /* || TARGET_SSE */
371   X86_ARCH_CMPXCHG,
372   X86_ARCH_CMPXCHG8B,
373   X86_ARCH_XADD,
374   X86_ARCH_BSWAP,
375
376   X86_ARCH_LAST
377 };
378
379 extern unsigned int ix86_arch_features[X86_ARCH_LAST];
380
381 #define TARGET_CMOVE            ix86_arch_features[X86_ARCH_CMOVE]
382 #define TARGET_CMPXCHG          ix86_arch_features[X86_ARCH_CMPXCHG]
383 #define TARGET_CMPXCHG8B        ix86_arch_features[X86_ARCH_CMPXCHG8B]
384 #define TARGET_XADD             ix86_arch_features[X86_ARCH_XADD]
385 #define TARGET_BSWAP            ix86_arch_features[X86_ARCH_BSWAP]
386
387 #define TARGET_FISTTP           (TARGET_SSE3 && TARGET_80387)
388
389 extern int x86_prefetch_sse;
390
391 #define TARGET_ABM              x86_abm
392 #define TARGET_CMPXCHG16B       x86_cmpxchg16b
393 #define TARGET_POPCNT           x86_popcnt
394 #define TARGET_PREFETCH_SSE     x86_prefetch_sse
395 #define TARGET_SAHF             x86_sahf
396 #define TARGET_RECIP            x86_recip
397 #define TARGET_FUSED_MADD       x86_fused_muladd
398
399 #define ASSEMBLER_DIALECT       (ix86_asm_dialect)
400
401 #define TARGET_SSE_MATH         ((ix86_fpmath & FPMATH_SSE) != 0)
402 #define TARGET_MIX_SSE_I387 \
403  ((ix86_fpmath & (FPMATH_SSE | FPMATH_387)) == (FPMATH_SSE | FPMATH_387))
404
405 #define TARGET_GNU_TLS          (ix86_tls_dialect == TLS_DIALECT_GNU)
406 #define TARGET_GNU2_TLS         (ix86_tls_dialect == TLS_DIALECT_GNU2)
407 #define TARGET_ANY_GNU_TLS      (TARGET_GNU_TLS || TARGET_GNU2_TLS)
408 #define TARGET_SUN_TLS          (ix86_tls_dialect == TLS_DIALECT_SUN)
409
410 extern int ix86_isa_flags;
411
412 #ifndef TARGET_64BIT_DEFAULT
413 #define TARGET_64BIT_DEFAULT 0
414 #endif
415 #ifndef TARGET_TLS_DIRECT_SEG_REFS_DEFAULT
416 #define TARGET_TLS_DIRECT_SEG_REFS_DEFAULT 0
417 #endif
418
419 /* Fence to use after loop using storent.  */
420
421 extern tree x86_mfence;
422 #define FENCE_FOLLOWING_MOVNT x86_mfence
423
424 /* Once GDB has been enhanced to deal with functions without frame
425    pointers, we can change this to allow for elimination of
426    the frame pointer in leaf functions.  */
427 #define TARGET_DEFAULT 0
428
429 /* Extra bits to force.  */
430 #define TARGET_SUBTARGET_DEFAULT 0
431 #define TARGET_SUBTARGET_ISA_DEFAULT 0
432
433 /* Extra bits to force on w/ 32-bit mode.  */
434 #define TARGET_SUBTARGET32_DEFAULT 0
435 #define TARGET_SUBTARGET32_ISA_DEFAULT 0
436
437 /* Extra bits to force on w/ 64-bit mode.  */
438 #define TARGET_SUBTARGET64_DEFAULT 0
439 #define TARGET_SUBTARGET64_ISA_DEFAULT 0
440
441 /* This is not really a target flag, but is done this way so that
442    it's analogous to similar code for Mach-O on PowerPC.  darwin.h
443    redefines this to 1.  */
444 #define TARGET_MACHO 0
445
446 /* Likewise, for the Windows 64-bit ABI.  */
447 #define TARGET_64BIT_MS_ABI 0
448
449 /* Subtargets may reset this to 1 in order to enable 96-bit long double
450    with the rounding mode forced to 53 bits.  */
451 #define TARGET_96_ROUND_53_LONG_DOUBLE 0
452
453 /* Sometimes certain combinations of command options do not make
454    sense on a particular target machine.  You can define a macro
455    `OVERRIDE_OPTIONS' to take account of this.  This macro, if
456    defined, is executed once just after all the command options have
457    been parsed.
458
459    Don't use this macro to turn on various extra optimizations for
460    `-O'.  That is what `OPTIMIZATION_OPTIONS' is for.  */
461
462 #define OVERRIDE_OPTIONS override_options ()
463
464 /* Define this to change the optimizations performed by default.  */
465 #define OPTIMIZATION_OPTIONS(LEVEL, SIZE) \
466   optimization_options ((LEVEL), (SIZE))
467
468 /* -march=native handling only makes sense with compiler running on
469    an x86 or x86_64 chip.  If changing this condition, also change
470    the condition in driver-i386.c.  */
471 #if defined(__i386__) || defined(__x86_64__)
472 /* In driver-i386.c.  */
473 extern const char *host_detect_local_cpu (int argc, const char **argv);
474 #define EXTRA_SPEC_FUNCTIONS \
475   { "local_cpu_detect", host_detect_local_cpu },
476 #define HAVE_LOCAL_CPU_DETECT
477 #endif
478
479 /* Support for configure-time defaults of some command line options.
480    The order here is important so that -march doesn't squash the
481    tune or cpu values.  */
482 #define OPTION_DEFAULT_SPECS                                       \
483   {"tune", "%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}" }, \
484   {"cpu", "%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}" },  \
485   {"arch", "%{!march=*:-march=%(VALUE)}"}
486
487 /* Specs for the compiler proper */
488
489 #ifndef CC1_CPU_SPEC
490 #define CC1_CPU_SPEC_1 "\
491 %{mcpu=*:-mtune=%* \
492 %n`-mcpu=' is deprecated. Use `-mtune=' or '-march=' instead.\n} \
493 %<mcpu=* \
494 %{mintel-syntax:-masm=intel \
495 %n`-mintel-syntax' is deprecated. Use `-masm=intel' instead.\n} \
496 %{mno-intel-syntax:-masm=att \
497 %n`-mno-intel-syntax' is deprecated. Use `-masm=att' instead.\n}"
498
499 #ifndef HAVE_LOCAL_CPU_DETECT
500 #define CC1_CPU_SPEC CC1_CPU_SPEC_1
501 #else
502 #define CC1_CPU_SPEC CC1_CPU_SPEC_1 \
503 "%{march=native:%<march=native %:local_cpu_detect(arch) \
504   %{!mtune=*:%<mtune=native %:local_cpu_detect(tune)}} \
505 %{mtune=native:%<mtune=native %:local_cpu_detect(tune)}"
506 #endif
507 #endif
508 \f
509 /* Target CPU builtins.  */
510 #define TARGET_CPU_CPP_BUILTINS()                               \
511   do                                                            \
512     {                                                           \
513       size_t arch_len = strlen (ix86_arch_string);              \
514       size_t tune_len = strlen (ix86_tune_string);              \
515       int last_arch_char = ix86_arch_string[arch_len - 1];      \
516       int last_tune_char = ix86_tune_string[tune_len - 1];      \
517                                                                 \
518       if (TARGET_64BIT)                                         \
519         {                                                       \
520           builtin_assert ("cpu=x86_64");                        \
521           builtin_assert ("machine=x86_64");                    \
522           builtin_define ("__amd64");                           \
523           builtin_define ("__amd64__");                         \
524           builtin_define ("__x86_64");                          \
525           builtin_define ("__x86_64__");                        \
526         }                                                       \
527       else                                                      \
528         {                                                       \
529           builtin_assert ("cpu=i386");                          \
530           builtin_assert ("machine=i386");                      \
531           builtin_define_std ("i386");                          \
532         }                                                       \
533                                                                 \
534       /* Built-ins based on -march=.  */                        \
535       switch (ix86_arch)                                        \
536         {                                                       \
537         case PROCESSOR_I386:                                    \
538           break;                                                \
539         case PROCESSOR_I486:                                    \
540           builtin_define ("__i486");                            \
541           builtin_define ("__i486__");                          \
542           break;                                                \
543         case PROCESSOR_PENTIUM:                                 \
544           builtin_define ("__i586");                            \
545           builtin_define ("__i586__");                          \
546           builtin_define ("__pentium");                         \
547           builtin_define ("__pentium__");                       \
548           if (last_arch_char == 'x')                            \
549             builtin_define ("__pentium_mmx__");                 \
550           break;                                                \
551         case PROCESSOR_PENTIUMPRO:                              \
552           builtin_define ("__i686");                            \
553           builtin_define ("__i686__");                          \
554           builtin_define ("__pentiumpro");                      \
555           builtin_define ("__pentiumpro__");                    \
556           break;                                                \
557         case PROCESSOR_GEODE:                                   \
558           builtin_define ("__geode");                           \
559           builtin_define ("__geode__");                         \
560           break;                                                \
561         case PROCESSOR_K6:                                      \
562           builtin_define ("__k6");                              \
563           builtin_define ("__k6__");                            \
564           if (last_arch_char == '2')                            \
565             builtin_define ("__k6_2__");                        \
566           else if (last_arch_char == '3')                       \
567             builtin_define ("__k6_3__");                        \
568           break;                                                \
569         case PROCESSOR_ATHLON:                                  \
570           builtin_define ("__athlon");                          \
571           builtin_define ("__athlon__");                        \
572           /* Only plain "athlon" lacks SSE.  */                 \
573           if (last_arch_char != 'n')                            \
574             builtin_define ("__athlon_sse__");                  \
575           break;                                                \
576         case PROCESSOR_K8:                                      \
577           builtin_define ("__k8");                              \
578           builtin_define ("__k8__");                            \
579           break;                                                \
580         case PROCESSOR_AMDFAM10:                                \
581           builtin_define ("__amdfam10");                        \
582           builtin_define ("__amdfam10__");                      \
583           break;                                                \
584         case PROCESSOR_PENTIUM4:                                \
585           builtin_define ("__pentium4");                        \
586           builtin_define ("__pentium4__");                      \
587           break;                                                \
588         case PROCESSOR_NOCONA:                                  \
589           builtin_define ("__nocona");                          \
590           builtin_define ("__nocona__");                        \
591           break;                                                \
592         case PROCESSOR_CORE2:                                   \
593           builtin_define ("__core2");                           \
594           builtin_define ("__core2__");                         \
595           break;                                                \
596         case PROCESSOR_GENERIC32:                               \
597         case PROCESSOR_GENERIC64:                               \
598         case PROCESSOR_max:                                     \
599           gcc_unreachable ();                                   \
600         }                                                       \
601                                                                 \
602       /* Built-ins based on -mtune=.  */                        \
603       switch (ix86_tune)                                        \
604         {                                                       \
605         case PROCESSOR_I386:                                    \
606           builtin_define ("__tune_i386__");                     \
607           break;                                                \
608         case PROCESSOR_I486:                                    \
609           builtin_define ("__tune_i486__");                     \
610           break;                                                \
611         case PROCESSOR_PENTIUM:                                 \
612           builtin_define ("__tune_i586__");                     \
613           builtin_define ("__tune_pentium__");                  \
614           if (last_tune_char == 'x')                            \
615             builtin_define ("__tune_pentium_mmx__");            \
616           break;                                                \
617         case PROCESSOR_PENTIUMPRO:                              \
618           builtin_define ("__tune_i686__");                     \
619           builtin_define ("__tune_pentiumpro__");               \
620           switch (last_tune_char)                               \
621             {                                                   \
622             case '3':                                           \
623               builtin_define ("__tune_pentium3__");             \
624               /* FALLTHRU */                                    \
625             case '2':                                           \
626               builtin_define ("__tune_pentium2__");             \
627               break;                                            \
628             }                                                   \
629           break;                                                \
630         case PROCESSOR_GEODE:                                   \
631           builtin_define ("__tune_geode__");                    \
632           break;                                                \
633         case PROCESSOR_K6:                                      \
634           builtin_define ("__tune_k6__");                       \
635           if (last_tune_char == '2')                            \
636             builtin_define ("__tune_k6_2__");                   \
637           else if (last_tune_char == '3')                       \
638             builtin_define ("__tune_k6_3__");                   \
639           break;                                                \
640         case PROCESSOR_ATHLON:                                  \
641           builtin_define ("__tune_athlon__");                   \
642           /* Only plain "athlon" lacks SSE.  */                 \
643           if (last_tune_char != 'n')                            \
644             builtin_define ("__tune_athlon_sse__");             \
645           break;                                                \
646         case PROCESSOR_K8:                                      \
647           builtin_define ("__tune_k8__");                       \
648           break;                                                \
649         case PROCESSOR_AMDFAM10:                                \
650           builtin_define ("__tune_amdfam10__");                 \
651           break;                                                \
652         case PROCESSOR_PENTIUM4:                                \
653           builtin_define ("__tune_pentium4__");                 \
654           break;                                                \
655         case PROCESSOR_NOCONA:                                  \
656           builtin_define ("__tune_nocona__");                   \
657           break;                                                \
658         case PROCESSOR_CORE2:                                   \
659           builtin_define ("__tune_core2__");                    \
660           break;                                                \
661         case PROCESSOR_GENERIC32:                               \
662         case PROCESSOR_GENERIC64:                               \
663           break;                                                \
664         case PROCESSOR_max:                                     \
665           gcc_unreachable ();                                   \
666         }                                                       \
667                                                                 \
668       if (TARGET_MMX)                                           \
669         builtin_define ("__MMX__");                             \
670       if (TARGET_3DNOW)                                         \
671         builtin_define ("__3dNOW__");                           \
672       if (TARGET_3DNOW_A)                                       \
673         builtin_define ("__3dNOW_A__");                         \
674       if (TARGET_SSE)                                           \
675         builtin_define ("__SSE__");                             \
676       if (TARGET_SSE2)                                          \
677         builtin_define ("__SSE2__");                            \
678       if (TARGET_SSE3)                                          \
679         builtin_define ("__SSE3__");                            \
680       if (TARGET_SSSE3)                                         \
681         builtin_define ("__SSSE3__");                           \
682       if (TARGET_SSE4_1)                                        \
683         builtin_define ("__SSE4_1__");                          \
684       if (TARGET_SSE4_2)                                        \
685         builtin_define ("__SSE4_2__");                          \
686       if (TARGET_SSE4A)                                         \
687         builtin_define ("__SSE4A__");                           \
688       if (TARGET_SSE5)                                          \
689         builtin_define ("__SSE5__");                            \
690       if (TARGET_SSE_MATH && TARGET_SSE)                        \
691         builtin_define ("__SSE_MATH__");                        \
692       if (TARGET_SSE_MATH && TARGET_SSE2)                       \
693         builtin_define ("__SSE2_MATH__");                       \
694                                                                 \
695       /* Use inlined intrinsic SSE function having immediate    \
696          arguments instead of a macro definition.  */           \
697       if (optimize && !flag_keep_inline_functions)              \
698         builtin_define ("__SSE_USE_INLINED_FUNC__");            \
699     }                                                           \
700   while (0)
701
702 enum target_cpu_default
703 {
704   TARGET_CPU_DEFAULT_generic = 0,
705
706   TARGET_CPU_DEFAULT_i386,
707   TARGET_CPU_DEFAULT_i486,
708   TARGET_CPU_DEFAULT_pentium,
709   TARGET_CPU_DEFAULT_pentium_mmx,
710   TARGET_CPU_DEFAULT_pentiumpro,
711   TARGET_CPU_DEFAULT_pentium2,
712   TARGET_CPU_DEFAULT_pentium3,
713   TARGET_CPU_DEFAULT_pentium4,
714   TARGET_CPU_DEFAULT_pentium_m,
715   TARGET_CPU_DEFAULT_prescott,
716   TARGET_CPU_DEFAULT_nocona,
717   TARGET_CPU_DEFAULT_core2,
718
719   TARGET_CPU_DEFAULT_geode,
720   TARGET_CPU_DEFAULT_k6,
721   TARGET_CPU_DEFAULT_k6_2,
722   TARGET_CPU_DEFAULT_k6_3,
723   TARGET_CPU_DEFAULT_athlon,
724   TARGET_CPU_DEFAULT_athlon_sse,
725   TARGET_CPU_DEFAULT_k8,
726   TARGET_CPU_DEFAULT_amdfam10,
727
728   TARGET_CPU_DEFAULT_max
729 };
730
731 #ifndef CC1_SPEC
732 #define CC1_SPEC "%(cc1_cpu) "
733 #endif
734
735 /* This macro defines names of additional specifications to put in the
736    specs that can be used in various specifications like CC1_SPEC.  Its
737    definition is an initializer with a subgrouping for each command option.
738
739    Each subgrouping contains a string constant, that defines the
740    specification name, and a string constant that used by the GCC driver
741    program.
742
743    Do not define this macro if it does not need to do anything.  */
744
745 #ifndef SUBTARGET_EXTRA_SPECS
746 #define SUBTARGET_EXTRA_SPECS
747 #endif
748
749 #define EXTRA_SPECS                                                     \
750   { "cc1_cpu",  CC1_CPU_SPEC },                                         \
751   SUBTARGET_EXTRA_SPECS
752 \f
753
754 /* Set the value of FLT_EVAL_METHOD in float.h.  When using only the
755    FPU, assume that the fpcw is set to extended precision; when using
756    only SSE, rounding is correct; when using both SSE and the FPU,
757    the rounding precision is indeterminate, since either may be chosen
758    apparently at random.  */
759 #define TARGET_FLT_EVAL_METHOD \
760   (TARGET_MIX_SSE_I387 ? -1 : TARGET_SSE_MATH ? 0 : 2)
761
762 /* target machine storage layout */
763
764 #define SHORT_TYPE_SIZE 16
765 #define INT_TYPE_SIZE 32
766 #define FLOAT_TYPE_SIZE 32
767 #define LONG_TYPE_SIZE BITS_PER_WORD
768 #define DOUBLE_TYPE_SIZE 64
769 #define LONG_LONG_TYPE_SIZE 64
770 #define LONG_DOUBLE_TYPE_SIZE 80
771
772 #define WIDEST_HARDWARE_FP_SIZE LONG_DOUBLE_TYPE_SIZE
773
774 #if defined (TARGET_BI_ARCH) || TARGET_64BIT_DEFAULT
775 #define MAX_BITS_PER_WORD 64
776 #else
777 #define MAX_BITS_PER_WORD 32
778 #endif
779
780 /* Define this if most significant byte of a word is the lowest numbered.  */
781 /* That is true on the 80386.  */
782
783 #define BITS_BIG_ENDIAN 0
784
785 /* Define this if most significant byte of a word is the lowest numbered.  */
786 /* That is not true on the 80386.  */
787 #define BYTES_BIG_ENDIAN 0
788
789 /* Define this if most significant word of a multiword number is the lowest
790    numbered.  */
791 /* Not true for 80386 */
792 #define WORDS_BIG_ENDIAN 0
793
794 /* Width of a word, in units (bytes).  */
795 #define UNITS_PER_WORD (TARGET_64BIT ? 8 : 4)
796 #ifdef IN_LIBGCC2
797 #define MIN_UNITS_PER_WORD      (TARGET_64BIT ? 8 : 4)
798 #else
799 #define MIN_UNITS_PER_WORD      4
800 #endif
801
802 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
803 #define PARM_BOUNDARY BITS_PER_WORD
804
805 /* Boundary (in *bits*) on which stack pointer should be aligned.  */
806 #define STACK_BOUNDARY BITS_PER_WORD
807
808 /* Boundary (in *bits*) on which the stack pointer prefers to be
809    aligned; the compiler cannot rely on having this alignment.  */
810 #define PREFERRED_STACK_BOUNDARY ix86_preferred_stack_boundary
811
812 /* As of July 2001, many runtimes do not align the stack properly when
813    entering main.  This causes expand_main_function to forcibly align
814    the stack, which results in aligned frames for functions called from
815    main, though it does nothing for the alignment of main itself.  */
816 #define FORCE_PREFERRED_STACK_BOUNDARY_IN_MAIN \
817   (ix86_preferred_stack_boundary > STACK_BOUNDARY && !TARGET_64BIT)
818
819 /* Target OS keeps a vector-aligned (128-bit, 16-byte) stack.  This is
820    mandatory for the 64-bit ABI, and may or may not be true for other
821    operating systems.  */
822 #define TARGET_KEEPS_VECTOR_ALIGNED_STACK TARGET_64BIT
823
824 /* Minimum allocation boundary for the code of a function.  */
825 #define FUNCTION_BOUNDARY 8
826
827 /* C++ stores the virtual bit in the lowest bit of function pointers.  */
828 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_pfn
829
830 /* Alignment of field after `int : 0' in a structure.  */
831
832 #define EMPTY_FIELD_BOUNDARY BITS_PER_WORD
833
834 /* Minimum size in bits of the largest boundary to which any
835    and all fundamental data types supported by the hardware
836    might need to be aligned. No data type wants to be aligned
837    rounder than this.
838
839    Pentium+ prefers DFmode values to be aligned to 64 bit boundary
840    and Pentium Pro XFmode values at 128 bit boundaries.  */
841
842 #define BIGGEST_ALIGNMENT 128
843
844 /* Decide whether a variable of mode MODE should be 128 bit aligned.  */
845 #define ALIGN_MODE_128(MODE) \
846  ((MODE) == XFmode || SSE_REG_MODE_P (MODE))
847
848 /* The published ABIs say that doubles should be aligned on word
849    boundaries, so lower the alignment for structure fields unless
850    -malign-double is set.  */
851
852 /* ??? Blah -- this macro is used directly by libobjc.  Since it
853    supports no vector modes, cut out the complexity and fall back
854    on BIGGEST_FIELD_ALIGNMENT.  */
855 #ifdef IN_TARGET_LIBS
856 #ifdef __x86_64__
857 #define BIGGEST_FIELD_ALIGNMENT 128
858 #else
859 #define BIGGEST_FIELD_ALIGNMENT 32
860 #endif
861 #else
862 #define ADJUST_FIELD_ALIGN(FIELD, COMPUTED) \
863    x86_field_alignment (FIELD, COMPUTED)
864 #endif
865
866 /* If defined, a C expression to compute the alignment given to a
867    constant that is being placed in memory.  EXP is the constant
868    and ALIGN is the alignment that the object would ordinarily have.
869    The value of this macro is used instead of that alignment to align
870    the object.
871
872    If this macro is not defined, then ALIGN is used.
873
874    The typical use of this macro is to increase alignment for string
875    constants to be word aligned so that `strcpy' calls that copy
876    constants can be done inline.  */
877
878 #define CONSTANT_ALIGNMENT(EXP, ALIGN) ix86_constant_alignment ((EXP), (ALIGN))
879
880 /* If defined, a C expression to compute the alignment for a static
881    variable.  TYPE is the data type, and ALIGN is the alignment that
882    the object would ordinarily have.  The value of this macro is used
883    instead of that alignment to align the object.
884
885    If this macro is not defined, then ALIGN is used.
886
887    One use of this macro is to increase alignment of medium-size
888    data to make it all fit in fewer cache lines.  Another is to
889    cause character arrays to be word-aligned so that `strcpy' calls
890    that copy constants to character arrays can be done inline.  */
891
892 #define DATA_ALIGNMENT(TYPE, ALIGN) ix86_data_alignment ((TYPE), (ALIGN))
893
894 /* If defined, a C expression to compute the alignment for a local
895    variable.  TYPE is the data type, and ALIGN is the alignment that
896    the object would ordinarily have.  The value of this macro is used
897    instead of that alignment to align the object.
898
899    If this macro is not defined, then ALIGN is used.
900
901    One use of this macro is to increase alignment of medium-size
902    data to make it all fit in fewer cache lines.  */
903
904 #define LOCAL_ALIGNMENT(TYPE, ALIGN) ix86_local_alignment ((TYPE), (ALIGN))
905
906 /* If defined, a C expression that gives the alignment boundary, in
907    bits, of an argument with the specified mode and type.  If it is
908    not defined, `PARM_BOUNDARY' is used for all arguments.  */
909
910 #define FUNCTION_ARG_BOUNDARY(MODE, TYPE) \
911   ix86_function_arg_boundary ((MODE), (TYPE))
912
913 /* Set this nonzero if move instructions will actually fail to work
914    when given unaligned data.  */
915 #define STRICT_ALIGNMENT 0
916
917 /* If bit field type is int, don't let it cross an int,
918    and give entire struct the alignment of an int.  */
919 /* Required on the 386 since it doesn't have bit-field insns.  */
920 #define PCC_BITFIELD_TYPE_MATTERS 1
921 \f
922 /* Standard register usage.  */
923
924 /* This processor has special stack-like registers.  See reg-stack.c
925    for details.  */
926
927 #define STACK_REGS
928
929 #define IS_STACK_MODE(MODE)                                     \
930   (((MODE) == SFmode && (!TARGET_SSE || !TARGET_SSE_MATH))      \
931    || ((MODE) == DFmode && (!TARGET_SSE2 || !TARGET_SSE_MATH))  \
932    || (MODE) == XFmode)
933
934 /* Number of actual hardware registers.
935    The hardware registers are assigned numbers for the compiler
936    from 0 to just below FIRST_PSEUDO_REGISTER.
937    All registers that the compiler knows about must be given numbers,
938    even those that are not normally considered general registers.
939
940    In the 80386 we give the 8 general purpose registers the numbers 0-7.
941    We number the floating point registers 8-15.
942    Note that registers 0-7 can be accessed as a  short or int,
943    while only 0-3 may be used with byte `mov' instructions.
944
945    Reg 16 does not correspond to any hardware register, but instead
946    appears in the RTL as an argument pointer prior to reload, and is
947    eliminated during reloading in favor of either the stack or frame
948    pointer.  */
949
950 #define FIRST_PSEUDO_REGISTER 53
951
952 /* Number of hardware registers that go into the DWARF-2 unwind info.
953    If not defined, equals FIRST_PSEUDO_REGISTER.  */
954
955 #define DWARF_FRAME_REGISTERS 17
956
957 /* 1 for registers that have pervasive standard uses
958    and are not available for the register allocator.
959    On the 80386, the stack pointer is such, as is the arg pointer.
960
961    The value is zero if the register is not fixed on either 32 or
962    64 bit targets, one if the register if fixed on both 32 and 64
963    bit targets, two if it is only fixed on 32bit targets and three
964    if its only fixed on 64bit targets.
965    Proper values are computed in the CONDITIONAL_REGISTER_USAGE.
966  */
967 #define FIXED_REGISTERS                                         \
968 /*ax,dx,cx,bx,si,di,bp,sp,st,st1,st2,st3,st4,st5,st6,st7*/      \
969 {  0, 0, 0, 0, 0, 0, 0, 1, 0,  0,  0,  0,  0,  0,  0,  0,       \
970 /*arg,flags,fpsr,fpcr,frame*/                                   \
971     1,    1,   1,   1,    1,                                    \
972 /*xmm0,xmm1,xmm2,xmm3,xmm4,xmm5,xmm6,xmm7*/                     \
973      0,   0,   0,   0,   0,   0,   0,   0,                      \
974 /*mmx0,mmx1,mmx2,mmx3,mmx4,mmx5,mmx6,mmx7*/                     \
975      0,   0,   0,   0,   0,   0,   0,   0,                      \
976 /*  r8,  r9, r10, r11, r12, r13, r14, r15*/                     \
977      2,   2,   2,   2,   2,   2,   2,   2,                      \
978 /*xmm8,xmm9,xmm10,xmm11,xmm12,xmm13,xmm14,xmm15*/               \
979      2,   2,    2,    2,    2,    2,    2,    2 }
980
981
982 /* 1 for registers not available across function calls.
983    These must include the FIXED_REGISTERS and also any
984    registers that can be used without being saved.
985    The latter must include the registers where values are returned
986    and the register where structure-value addresses are passed.
987    Aside from that, you can include as many other registers as you like.
988
989    The value is zero if the register is not call used on either 32 or
990    64 bit targets, one if the register if call used on both 32 and 64
991    bit targets, two if it is only call used on 32bit targets and three
992    if its only call used on 64bit targets.
993    Proper values are computed in the CONDITIONAL_REGISTER_USAGE.
994 */
995 #define CALL_USED_REGISTERS                                     \
996 /*ax,dx,cx,bx,si,di,bp,sp,st,st1,st2,st3,st4,st5,st6,st7*/      \
997 {  1, 1, 1, 0, 3, 3, 0, 1, 1,  1,  1,  1,  1,  1,  1,  1,       \
998 /*arg,flags,fpsr,fpcr,frame*/                                   \
999     1,   1,    1,   1,    1,                                    \
1000 /*xmm0,xmm1,xmm2,xmm3,xmm4,xmm5,xmm6,xmm7*/                     \
1001      1,   1,   1,   1,   1,   1,   1,   1,                      \
1002 /*mmx0,mmx1,mmx2,mmx3,mmx4,mmx5,mmx6,mmx7*/                     \
1003      1,   1,   1,   1,   1,   1,   1,   1,                      \
1004 /*  r8,  r9, r10, r11, r12, r13, r14, r15*/                     \
1005      1,   1,   1,   1,   2,   2,   2,   2,                      \
1006 /*xmm8,xmm9,xmm10,xmm11,xmm12,xmm13,xmm14,xmm15*/               \
1007      1,   1,    1,    1,    1,    1,    1,    1 }
1008
1009 /* Order in which to allocate registers.  Each register must be
1010    listed once, even those in FIXED_REGISTERS.  List frame pointer
1011    late and fixed registers last.  Note that, in general, we prefer
1012    registers listed in CALL_USED_REGISTERS, keeping the others
1013    available for storage of persistent values.
1014
1015    The ORDER_REGS_FOR_LOCAL_ALLOC actually overwrite the order,
1016    so this is just empty initializer for array.  */
1017
1018 #define REG_ALLOC_ORDER                                         \
1019 {  0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17,\
1020    18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32,  \
1021    33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,  \
1022    48, 49, 50, 51, 52 }
1023
1024 /* ORDER_REGS_FOR_LOCAL_ALLOC is a macro which permits reg_alloc_order
1025    to be rearranged based on a particular function.  When using sse math,
1026    we want to allocate SSE before x87 registers and vice versa.  */
1027
1028 #define ORDER_REGS_FOR_LOCAL_ALLOC x86_order_regs_for_local_alloc ()
1029
1030
1031 /* Macro to conditionally modify fixed_regs/call_used_regs.  */
1032 #define CONDITIONAL_REGISTER_USAGE                                      \
1033 do {                                                                    \
1034     int i;                                                              \
1035     unsigned int j;                                                     \
1036     for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)                         \
1037       {                                                                 \
1038         if (fixed_regs[i] > 1)                                          \
1039           fixed_regs[i] = (fixed_regs[i] == (TARGET_64BIT ? 3 : 2));    \
1040         if (call_used_regs[i] > 1)                                      \
1041           call_used_regs[i] = (call_used_regs[i]                        \
1042                                == (TARGET_64BIT ? 3 : 2));              \
1043       }                                                                 \
1044     j = PIC_OFFSET_TABLE_REGNUM;                                        \
1045     if (j != INVALID_REGNUM)                                            \
1046       {                                                                 \
1047         fixed_regs[j] = 1;                                              \
1048         call_used_regs[j] = 1;                                          \
1049       }                                                                 \
1050     if (! TARGET_MMX)                                                   \
1051       {                                                                 \
1052         int i;                                                          \
1053         for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)                     \
1054           if (TEST_HARD_REG_BIT (reg_class_contents[(int)MMX_REGS], i)) \
1055             fixed_regs[i] = call_used_regs[i] = 1, reg_names[i] = "";   \
1056       }                                                                 \
1057     if (! TARGET_SSE)                                                   \
1058       {                                                                 \
1059         int i;                                                          \
1060         for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)                     \
1061           if (TEST_HARD_REG_BIT (reg_class_contents[(int)SSE_REGS], i)) \
1062             fixed_regs[i] = call_used_regs[i] = 1, reg_names[i] = "";   \
1063       }                                                                 \
1064     if (! TARGET_80387 && ! TARGET_FLOAT_RETURNS_IN_80387)              \
1065       {                                                                 \
1066         int i;                                                          \
1067         HARD_REG_SET x;                                                 \
1068         COPY_HARD_REG_SET (x, reg_class_contents[(int)FLOAT_REGS]);     \
1069         for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)                     \
1070           if (TEST_HARD_REG_BIT (x, i))                                 \
1071             fixed_regs[i] = call_used_regs[i] = 1, reg_names[i] = "";   \
1072       }                                                                 \
1073     if (! TARGET_64BIT)                                                 \
1074       {                                                                 \
1075         int i;                                                          \
1076         for (i = FIRST_REX_INT_REG; i <= LAST_REX_INT_REG; i++)         \
1077           reg_names[i] = "";                                            \
1078         for (i = FIRST_REX_SSE_REG; i <= LAST_REX_SSE_REG; i++)         \
1079           reg_names[i] = "";                                            \
1080       }                                                                 \
1081     if (TARGET_64BIT_MS_ABI)                                            \
1082       {                                                                 \
1083         call_used_regs[4 /*RSI*/] = 0;                                  \
1084         call_used_regs[5 /*RDI*/] = 0;                                  \
1085       }                                                                 \
1086   } while (0)
1087
1088 /* Return number of consecutive hard regs needed starting at reg REGNO
1089    to hold something of mode MODE.
1090    This is ordinarily the length in words of a value of mode MODE
1091    but can be less for certain modes in special long registers.
1092
1093    Actually there are no two word move instructions for consecutive
1094    registers.  And only registers 0-3 may have mov byte instructions
1095    applied to them.
1096    */
1097
1098 #define HARD_REGNO_NREGS(REGNO, MODE)                                   \
1099   (FP_REGNO_P (REGNO) || SSE_REGNO_P (REGNO) || MMX_REGNO_P (REGNO)     \
1100    ? (COMPLEX_MODE_P (MODE) ? 2 : 1)                                    \
1101    : ((MODE) == XFmode                                                  \
1102       ? (TARGET_64BIT ? 2 : 3)                                          \
1103       : (MODE) == XCmode                                                \
1104       ? (TARGET_64BIT ? 4 : 6)                                          \
1105       : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD)))
1106
1107 #define HARD_REGNO_NREGS_HAS_PADDING(REGNO, MODE)                       \
1108   ((TARGET_128BIT_LONG_DOUBLE && !TARGET_64BIT)                         \
1109    ? (FP_REGNO_P (REGNO) || SSE_REGNO_P (REGNO) || MMX_REGNO_P (REGNO)  \
1110       ? 0                                                               \
1111       : ((MODE) == XFmode || (MODE) == XCmode))                         \
1112    : 0)
1113
1114 #define HARD_REGNO_NREGS_WITH_PADDING(REGNO, MODE) ((MODE) == XFmode ? 4 : 8)
1115
1116 #define VALID_SSE2_REG_MODE(MODE)                                       \
1117   ((MODE) == V16QImode || (MODE) == V8HImode || (MODE) == V2DFmode      \
1118    || (MODE) == V2DImode || (MODE) == DFmode)
1119
1120 #define VALID_SSE_REG_MODE(MODE)                                        \
1121   ((MODE) == TImode || (MODE) == V4SFmode || (MODE) == V4SImode         \
1122    || (MODE) == SFmode || (MODE) == TFmode)
1123
1124 #define VALID_MMX_REG_MODE_3DNOW(MODE) \
1125   ((MODE) == V2SFmode || (MODE) == SFmode)
1126
1127 #define VALID_MMX_REG_MODE(MODE)                                        \
1128   ((MODE == V1DImode) || (MODE) == DImode                               \
1129    || (MODE) == V2SImode || (MODE) == SImode                            \
1130    || (MODE) == V4HImode || (MODE) == V8QImode)
1131
1132 /* ??? No autovectorization into MMX or 3DNOW until we can reliably
1133    place emms and femms instructions.  */
1134 #define UNITS_PER_SIMD_WORD (TARGET_SSE ? 16 : UNITS_PER_WORD)
1135
1136 #define VALID_DFP_MODE_P(MODE) \
1137   ((MODE) == SDmode || (MODE) == DDmode || (MODE) == TDmode)
1138
1139 #define VALID_FP_MODE_P(MODE)                                           \
1140   ((MODE) == SFmode || (MODE) == DFmode || (MODE) == XFmode             \
1141    || (MODE) == SCmode || (MODE) == DCmode || (MODE) == XCmode)         \
1142
1143 #define VALID_INT_MODE_P(MODE)                                          \
1144   ((MODE) == QImode || (MODE) == HImode || (MODE) == SImode             \
1145    || (MODE) == DImode                                                  \
1146    || (MODE) == CQImode || (MODE) == CHImode || (MODE) == CSImode       \
1147    || (MODE) == CDImode                                                 \
1148    || (TARGET_64BIT && ((MODE) == TImode || (MODE) == CTImode           \
1149                         || (MODE) == TFmode || (MODE) == TCmode)))
1150
1151 /* Return true for modes passed in SSE registers.  */
1152 #define SSE_REG_MODE_P(MODE)                                            \
1153   ((MODE) == TImode || (MODE) == V16QImode || (MODE) == TFmode          \
1154    || (MODE) == V8HImode || (MODE) == V2DFmode || (MODE) == V2DImode    \
1155    || (MODE) == V4SFmode || (MODE) == V4SImode)
1156
1157 /* Value is 1 if hard register REGNO can hold a value of machine-mode MODE.  */
1158
1159 #define HARD_REGNO_MODE_OK(REGNO, MODE) \
1160    ix86_hard_regno_mode_ok ((REGNO), (MODE))
1161
1162 /* Value is 1 if it is a good idea to tie two pseudo registers
1163    when one has mode MODE1 and one has mode MODE2.
1164    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
1165    for any hard reg, then this must be 0 for correct output.  */
1166
1167 #define MODES_TIEABLE_P(MODE1, MODE2)  ix86_modes_tieable_p (MODE1, MODE2)
1168
1169 /* It is possible to write patterns to move flags; but until someone
1170    does it,  */
1171 #define AVOID_CCMODE_COPIES
1172
1173 /* Specify the modes required to caller save a given hard regno.
1174    We do this on i386 to prevent flags from being saved at all.
1175
1176    Kill any attempts to combine saving of modes.  */
1177
1178 #define HARD_REGNO_CALLER_SAVE_MODE(REGNO, NREGS, MODE)                 \
1179   (CC_REGNO_P (REGNO) ? VOIDmode                                        \
1180    : (MODE) == VOIDmode && (NREGS) != 1 ? VOIDmode                      \
1181    : (MODE) == VOIDmode ? choose_hard_reg_mode ((REGNO), (NREGS), false) \
1182    : (MODE) == HImode && !TARGET_PARTIAL_REG_STALL ? SImode             \
1183    : (MODE) == QImode && (REGNO) >= 4 && !TARGET_64BIT ? SImode         \
1184    : (MODE))
1185
1186 /* Specify the registers used for certain standard purposes.
1187    The values of these macros are register numbers.  */
1188
1189 /* on the 386 the pc register is %eip, and is not usable as a general
1190    register.  The ordinary mov instructions won't work */
1191 /* #define PC_REGNUM  */
1192
1193 /* Register to use for pushing function arguments.  */
1194 #define STACK_POINTER_REGNUM 7
1195
1196 /* Base register for access to local variables of the function.  */
1197 #define HARD_FRAME_POINTER_REGNUM 6
1198
1199 /* Base register for access to local variables of the function.  */
1200 #define FRAME_POINTER_REGNUM 20
1201
1202 /* First floating point reg */
1203 #define FIRST_FLOAT_REG 8
1204
1205 /* First & last stack-like regs */
1206 #define FIRST_STACK_REG FIRST_FLOAT_REG
1207 #define LAST_STACK_REG (FIRST_FLOAT_REG + 7)
1208
1209 #define FIRST_SSE_REG (FRAME_POINTER_REGNUM + 1)
1210 #define LAST_SSE_REG  (FIRST_SSE_REG + 7)
1211
1212 #define FIRST_MMX_REG  (LAST_SSE_REG + 1)
1213 #define LAST_MMX_REG   (FIRST_MMX_REG + 7)
1214
1215 #define FIRST_REX_INT_REG  (LAST_MMX_REG + 1)
1216 #define LAST_REX_INT_REG   (FIRST_REX_INT_REG + 7)
1217
1218 #define FIRST_REX_SSE_REG  (LAST_REX_INT_REG + 1)
1219 #define LAST_REX_SSE_REG   (FIRST_REX_SSE_REG + 7)
1220
1221 /* Value should be nonzero if functions must have frame pointers.
1222    Zero means the frame pointer need not be set up (and parms
1223    may be accessed via the stack pointer) in functions that seem suitable.
1224    This is computed in `reload', in reload1.c.  */
1225 #define FRAME_POINTER_REQUIRED  ix86_frame_pointer_required ()
1226
1227 /* Override this in other tm.h files to cope with various OS lossage
1228    requiring a frame pointer.  */
1229 #ifndef SUBTARGET_FRAME_POINTER_REQUIRED
1230 #define SUBTARGET_FRAME_POINTER_REQUIRED 0
1231 #endif
1232
1233 /* Make sure we can access arbitrary call frames.  */
1234 #define SETUP_FRAME_ADDRESSES()  ix86_setup_frame_addresses ()
1235
1236 /* Base register for access to arguments of the function.  */
1237 #define ARG_POINTER_REGNUM 16
1238
1239 /* Register in which static-chain is passed to a function.
1240    We do use ECX as static chain register for 32 bit ABI.  On the
1241    64bit ABI, ECX is an argument register, so we use R10 instead.  */
1242 #define STATIC_CHAIN_REGNUM (TARGET_64BIT ? FIRST_REX_INT_REG + 10 - 8 : 2)
1243
1244 /* Register to hold the addressing base for position independent
1245    code access to data items.  We don't use PIC pointer for 64bit
1246    mode.  Define the regnum to dummy value to prevent gcc from
1247    pessimizing code dealing with EBX.
1248
1249    To avoid clobbering a call-saved register unnecessarily, we renumber
1250    the pic register when possible.  The change is visible after the
1251    prologue has been emitted.  */
1252
1253 #define REAL_PIC_OFFSET_TABLE_REGNUM  3
1254
1255 #define PIC_OFFSET_TABLE_REGNUM                         \
1256   ((TARGET_64BIT && ix86_cmodel == CM_SMALL_PIC)        \
1257    || !flag_pic ? INVALID_REGNUM                        \
1258    : reload_completed ? REGNO (pic_offset_table_rtx)    \
1259    : REAL_PIC_OFFSET_TABLE_REGNUM)
1260
1261 #define GOT_SYMBOL_NAME "_GLOBAL_OFFSET_TABLE_"
1262
1263 /* A C expression which can inhibit the returning of certain function
1264    values in registers, based on the type of value.  A nonzero value
1265    says to return the function value in memory, just as large
1266    structures are always returned.  Here TYPE will be a C expression
1267    of type `tree', representing the data type of the value.
1268
1269    Note that values of mode `BLKmode' must be explicitly handled by
1270    this macro.  Also, the option `-fpcc-struct-return' takes effect
1271    regardless of this macro.  On most systems, it is possible to
1272    leave the macro undefined; this causes a default definition to be
1273    used, whose value is the constant 1 for `BLKmode' values, and 0
1274    otherwise.
1275
1276    Do not use this macro to indicate that structures and unions
1277    should always be returned in memory.  You should instead use
1278    `DEFAULT_PCC_STRUCT_RETURN' to indicate this.  */
1279
1280 #define RETURN_IN_MEMORY(TYPE) \
1281   ix86_return_in_memory (TYPE)
1282
1283 /* This is overridden by <cygwin.h>.  */
1284 #define MS_AGGREGATE_RETURN 0
1285
1286 /* This is overridden by <netware.h>.  */
1287 #define KEEP_AGGREGATE_RETURN_POINTER 0
1288 \f
1289 /* Define the classes of registers for register constraints in the
1290    machine description.  Also define ranges of constants.
1291
1292    One of the classes must always be named ALL_REGS and include all hard regs.
1293    If there is more than one class, another class must be named NO_REGS
1294    and contain no registers.
1295
1296    The name GENERAL_REGS must be the name of a class (or an alias for
1297    another name such as ALL_REGS).  This is the class of registers
1298    that is allowed by "g" or "r" in a register constraint.
1299    Also, registers outside this class are allocated only when
1300    instructions express preferences for them.
1301
1302    The classes must be numbered in nondecreasing order; that is,
1303    a larger-numbered class must never be contained completely
1304    in a smaller-numbered class.
1305
1306    For any two classes, it is very desirable that there be another
1307    class that represents their union.
1308
1309    It might seem that class BREG is unnecessary, since no useful 386
1310    opcode needs reg %ebx.  But some systems pass args to the OS in ebx,
1311    and the "b" register constraint is useful in asms for syscalls.
1312
1313    The flags, fpsr and fpcr registers are in no class.  */
1314
1315 enum reg_class
1316 {
1317   NO_REGS,
1318   AREG, DREG, CREG, BREG, SIREG, DIREG,
1319   AD_REGS,                      /* %eax/%edx for DImode */
1320   Q_REGS,                       /* %eax %ebx %ecx %edx */
1321   NON_Q_REGS,                   /* %esi %edi %ebp %esp */
1322   INDEX_REGS,                   /* %eax %ebx %ecx %edx %esi %edi %ebp */
1323   LEGACY_REGS,                  /* %eax %ebx %ecx %edx %esi %edi %ebp %esp */
1324   GENERAL_REGS,                 /* %eax %ebx %ecx %edx %esi %edi %ebp %esp %r8 - %r15*/
1325   FP_TOP_REG, FP_SECOND_REG,    /* %st(0) %st(1) */
1326   FLOAT_REGS,
1327   SSE_FIRST_REG,
1328   SSE_REGS,
1329   MMX_REGS,
1330   FP_TOP_SSE_REGS,
1331   FP_SECOND_SSE_REGS,
1332   FLOAT_SSE_REGS,
1333   FLOAT_INT_REGS,
1334   INT_SSE_REGS,
1335   FLOAT_INT_SSE_REGS,
1336   ALL_REGS, LIM_REG_CLASSES
1337 };
1338
1339 #define N_REG_CLASSES ((int) LIM_REG_CLASSES)
1340
1341 #define INTEGER_CLASS_P(CLASS) \
1342   reg_class_subset_p ((CLASS), GENERAL_REGS)
1343 #define FLOAT_CLASS_P(CLASS) \
1344   reg_class_subset_p ((CLASS), FLOAT_REGS)
1345 #define SSE_CLASS_P(CLASS) \
1346   reg_class_subset_p ((CLASS), SSE_REGS)
1347 #define MMX_CLASS_P(CLASS) \
1348   ((CLASS) == MMX_REGS)
1349 #define MAYBE_INTEGER_CLASS_P(CLASS) \
1350   reg_classes_intersect_p ((CLASS), GENERAL_REGS)
1351 #define MAYBE_FLOAT_CLASS_P(CLASS) \
1352   reg_classes_intersect_p ((CLASS), FLOAT_REGS)
1353 #define MAYBE_SSE_CLASS_P(CLASS) \
1354   reg_classes_intersect_p (SSE_REGS, (CLASS))
1355 #define MAYBE_MMX_CLASS_P(CLASS) \
1356   reg_classes_intersect_p (MMX_REGS, (CLASS))
1357
1358 #define Q_CLASS_P(CLASS) \
1359   reg_class_subset_p ((CLASS), Q_REGS)
1360
1361 /* Give names of register classes as strings for dump file.  */
1362
1363 #define REG_CLASS_NAMES \
1364 {  "NO_REGS",                           \
1365    "AREG", "DREG", "CREG", "BREG",      \
1366    "SIREG", "DIREG",                    \
1367    "AD_REGS",                           \
1368    "Q_REGS", "NON_Q_REGS",              \
1369    "INDEX_REGS",                        \
1370    "LEGACY_REGS",                       \
1371    "GENERAL_REGS",                      \
1372    "FP_TOP_REG", "FP_SECOND_REG",       \
1373    "FLOAT_REGS",                        \
1374    "SSE_FIRST_REG",                     \
1375    "SSE_REGS",                          \
1376    "MMX_REGS",                          \
1377    "FP_TOP_SSE_REGS",                   \
1378    "FP_SECOND_SSE_REGS",                \
1379    "FLOAT_SSE_REGS",                    \
1380    "FLOAT_INT_REGS",                    \
1381    "INT_SSE_REGS",                      \
1382    "FLOAT_INT_SSE_REGS",                \
1383    "ALL_REGS" }
1384
1385 /* Define which registers fit in which classes.
1386    This is an initializer for a vector of HARD_REG_SET
1387    of length N_REG_CLASSES.  */
1388
1389 #define REG_CLASS_CONTENTS                                              \
1390 {     { 0x00,     0x0 },                                                \
1391       { 0x01,     0x0 }, { 0x02, 0x0 }, /* AREG, DREG */                \
1392       { 0x04,     0x0 }, { 0x08, 0x0 }, /* CREG, BREG */                \
1393       { 0x10,     0x0 }, { 0x20, 0x0 }, /* SIREG, DIREG */              \
1394       { 0x03,     0x0 },                /* AD_REGS */                   \
1395       { 0x0f,     0x0 },                /* Q_REGS */                    \
1396   { 0x1100f0,  0x1fe0 },                /* NON_Q_REGS */                \
1397       { 0x7f,  0x1fe0 },                /* INDEX_REGS */                \
1398   { 0x1100ff,     0x0 },                /* LEGACY_REGS */               \
1399   { 0x1100ff,  0x1fe0 },                /* GENERAL_REGS */              \
1400      { 0x100,     0x0 }, { 0x0200, 0x0 },/* FP_TOP_REG, FP_SECOND_REG */\
1401     { 0xff00,     0x0 },                /* FLOAT_REGS */                \
1402   { 0x200000,     0x0 },                /* SSE_FIRST_REG */             \
1403 { 0x1fe00000,0x1fe000 },                /* SSE_REGS */                  \
1404 { 0xe0000000,    0x1f },                /* MMX_REGS */                  \
1405 { 0x1fe00100,0x1fe000 },                /* FP_TOP_SSE_REG */            \
1406 { 0x1fe00200,0x1fe000 },                /* FP_SECOND_SSE_REG */         \
1407 { 0x1fe0ff00,0x3fe000 },                /* FLOAT_SSE_REGS */            \
1408    { 0x1ffff,  0x1fe0 },                /* FLOAT_INT_REGS */            \
1409 { 0x1fe100ff,0x1fffe0 },                /* INT_SSE_REGS */              \
1410 { 0x1fe1ffff,0x1fffe0 },                /* FLOAT_INT_SSE_REGS */        \
1411 { 0xffffffff,0x1fffff }                                                 \
1412 }
1413
1414 /* The same information, inverted:
1415    Return the class number of the smallest class containing
1416    reg number REGNO.  This could be a conditional expression
1417    or could index an array.  */
1418
1419 #define REGNO_REG_CLASS(REGNO) (regclass_map[REGNO])
1420
1421 /* When defined, the compiler allows registers explicitly used in the
1422    rtl to be used as spill registers but prevents the compiler from
1423    extending the lifetime of these registers.  */
1424
1425 #define SMALL_REGISTER_CLASSES 1
1426
1427 #define QI_REG_P(X) (REG_P (X) && REGNO (X) < 4)
1428
1429 #define GENERAL_REGNO_P(N) \
1430   ((N) <= STACK_POINTER_REGNUM || REX_INT_REGNO_P (N))
1431
1432 #define GENERAL_REG_P(X) \
1433   (REG_P (X) && GENERAL_REGNO_P (REGNO (X)))
1434
1435 #define ANY_QI_REG_P(X) (TARGET_64BIT ? GENERAL_REG_P(X) : QI_REG_P (X))
1436
1437 #define REX_INT_REGNO_P(N) \
1438   IN_RANGE ((N), FIRST_REX_INT_REG, LAST_REX_INT_REG)
1439 #define REX_INT_REG_P(X) (REG_P (X) && REX_INT_REGNO_P (REGNO (X)))
1440
1441 #define FP_REG_P(X) (REG_P (X) && FP_REGNO_P (REGNO (X)))
1442 #define FP_REGNO_P(N) IN_RANGE ((N), FIRST_STACK_REG, LAST_STACK_REG)
1443 #define ANY_FP_REG_P(X) (REG_P (X) && ANY_FP_REGNO_P (REGNO (X)))
1444 #define ANY_FP_REGNO_P(N) (FP_REGNO_P (N) || SSE_REGNO_P (N))
1445
1446 #define X87_FLOAT_MODE_P(MODE)  \
1447   (TARGET_80387 && ((MODE) == SFmode || (MODE) == DFmode || (MODE) == XFmode))
1448
1449 #define SSE_REG_P(N) (REG_P (N) && SSE_REGNO_P (REGNO (N)))
1450 #define SSE_REGNO_P(N)                                          \
1451   (IN_RANGE ((N), FIRST_SSE_REG, LAST_SSE_REG)                  \
1452    || REX_SSE_REGNO_P (N))
1453
1454 #define REX_SSE_REGNO_P(N) \
1455   IN_RANGE ((N), FIRST_REX_SSE_REG, LAST_REX_SSE_REG)
1456
1457 #define SSE_REGNO(N) \
1458   ((N) < 8 ? FIRST_SSE_REG + (N) : FIRST_REX_SSE_REG + (N) - 8)
1459
1460 #define SSE_FLOAT_MODE_P(MODE) \
1461   ((TARGET_SSE && (MODE) == SFmode) || (TARGET_SSE2 && (MODE) == DFmode))
1462
1463 #define SSE_VEC_FLOAT_MODE_P(MODE) \
1464   ((TARGET_SSE && (MODE) == V4SFmode) || (TARGET_SSE2 && (MODE) == V2DFmode))
1465
1466 #define MMX_REG_P(XOP) (REG_P (XOP) && MMX_REGNO_P (REGNO (XOP)))
1467 #define MMX_REGNO_P(N) IN_RANGE ((N), FIRST_MMX_REG, LAST_MMX_REG)
1468
1469 #define STACK_REG_P(XOP) (REG_P (XOP) && STACK_REGNO_P (REGNO (XOP)))
1470 #define STACK_REGNO_P(N) IN_RANGE ((N), FIRST_STACK_REG, LAST_STACK_REG)
1471
1472 #define STACK_TOP_P(XOP) (REG_P (XOP) && REGNO (XOP) == FIRST_STACK_REG)
1473
1474 #define CC_REG_P(X) (REG_P (X) && CC_REGNO_P (REGNO (X)))
1475 #define CC_REGNO_P(X) ((X) == FLAGS_REG || (X) == FPSR_REG)
1476
1477 /* The class value for index registers, and the one for base regs.  */
1478
1479 #define INDEX_REG_CLASS INDEX_REGS
1480 #define BASE_REG_CLASS GENERAL_REGS
1481
1482 /* Place additional restrictions on the register class to use when it
1483    is necessary to be able to hold a value of mode MODE in a reload
1484    register for which class CLASS would ordinarily be used.  */
1485
1486 #define LIMIT_RELOAD_CLASS(MODE, CLASS)                         \
1487   ((MODE) == QImode && !TARGET_64BIT                            \
1488    && ((CLASS) == ALL_REGS || (CLASS) == GENERAL_REGS           \
1489        || (CLASS) == LEGACY_REGS || (CLASS) == INDEX_REGS)      \
1490    ? Q_REGS : (CLASS))
1491
1492 /* Given an rtx X being reloaded into a reg required to be
1493    in class CLASS, return the class of reg to actually use.
1494    In general this is just CLASS; but on some machines
1495    in some cases it is preferable to use a more restrictive class.
1496    On the 80386 series, we prevent floating constants from being
1497    reloaded into floating registers (since no move-insn can do that)
1498    and we ensure that QImodes aren't reloaded into the esi or edi reg.  */
1499
1500 /* Put float CONST_DOUBLE in the constant pool instead of fp regs.
1501    QImode must go into class Q_REGS.
1502    Narrow ALL_REGS to GENERAL_REGS.  This supports allowing movsf and
1503    movdf to do mem-to-mem moves through integer regs.  */
1504
1505 #define PREFERRED_RELOAD_CLASS(X, CLASS) \
1506    ix86_preferred_reload_class ((X), (CLASS))
1507
1508 /* Discourage putting floating-point values in SSE registers unless
1509    SSE math is being used, and likewise for the 387 registers.  */
1510
1511 #define PREFERRED_OUTPUT_RELOAD_CLASS(X, CLASS) \
1512    ix86_preferred_output_reload_class ((X), (CLASS))
1513
1514 /* If we are copying between general and FP registers, we need a memory
1515    location. The same is true for SSE and MMX registers.  */
1516 #define SECONDARY_MEMORY_NEEDED(CLASS1, CLASS2, MODE) \
1517   ix86_secondary_memory_needed ((CLASS1), (CLASS2), (MODE), 1)
1518
1519 /* QImode spills from non-QI registers need a scratch.  This does not
1520    happen often -- the only example so far requires an uninitialized
1521    pseudo.  */
1522
1523 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, OUT)                 \
1524   (((CLASS) == GENERAL_REGS || (CLASS) == LEGACY_REGS                   \
1525     || (CLASS) == INDEX_REGS) && !TARGET_64BIT && (MODE) == QImode      \
1526    ? Q_REGS : NO_REGS)
1527
1528 /* Return the maximum number of consecutive registers
1529    needed to represent mode MODE in a register of class CLASS.  */
1530 /* On the 80386, this is the size of MODE in words,
1531    except in the FP regs, where a single reg is always enough.  */
1532 #define CLASS_MAX_NREGS(CLASS, MODE)                                    \
1533  (!MAYBE_INTEGER_CLASS_P (CLASS)                                        \
1534   ? (COMPLEX_MODE_P (MODE) ? 2 : 1)                                     \
1535   : (((((MODE) == XFmode ? 12 : GET_MODE_SIZE (MODE)))                  \
1536       + UNITS_PER_WORD - 1) / UNITS_PER_WORD))
1537
1538 /* A C expression whose value is nonzero if pseudos that have been
1539    assigned to registers of class CLASS would likely be spilled
1540    because registers of CLASS are needed for spill registers.
1541
1542    The default value of this macro returns 1 if CLASS has exactly one
1543    register and zero otherwise.  On most machines, this default
1544    should be used.  Only define this macro to some other expression
1545    if pseudo allocated by `local-alloc.c' end up in memory because
1546    their hard registers were needed for spill registers.  If this
1547    macro returns nonzero for those classes, those pseudos will only
1548    be allocated by `global.c', which knows how to reallocate the
1549    pseudo to another register.  If there would not be another
1550    register available for reallocation, you should not change the
1551    definition of this macro since the only effect of such a
1552    definition would be to slow down register allocation.  */
1553
1554 #define CLASS_LIKELY_SPILLED_P(CLASS)                                   \
1555   (((CLASS) == AREG)                                                    \
1556    || ((CLASS) == DREG)                                                 \
1557    || ((CLASS) == CREG)                                                 \
1558    || ((CLASS) == BREG)                                                 \
1559    || ((CLASS) == AD_REGS)                                              \
1560    || ((CLASS) == SIREG)                                                \
1561    || ((CLASS) == DIREG)                                                \
1562    || ((CLASS) == FP_TOP_REG)                                           \
1563    || ((CLASS) == FP_SECOND_REG))
1564
1565 /* Return a class of registers that cannot change FROM mode to TO mode.  */
1566
1567 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
1568   ix86_cannot_change_mode_class (FROM, TO, CLASS)
1569 \f
1570 /* Stack layout; function entry, exit and calling.  */
1571
1572 /* Define this if pushing a word on the stack
1573    makes the stack pointer a smaller address.  */
1574 #define STACK_GROWS_DOWNWARD
1575
1576 /* Define this to nonzero if the nominal address of the stack frame
1577    is at the high-address end of the local variables;
1578    that is, each additional local variable allocated
1579    goes at a more negative offset in the frame.  */
1580 #define FRAME_GROWS_DOWNWARD 1
1581
1582 /* Offset within stack frame to start allocating local variables at.
1583    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
1584    first local allocated.  Otherwise, it is the offset to the BEGINNING
1585    of the first local allocated.  */
1586 #define STARTING_FRAME_OFFSET 0
1587
1588 /* If we generate an insn to push BYTES bytes,
1589    this says how many the stack pointer really advances by.
1590    On 386, we have pushw instruction that decrements by exactly 2 no
1591    matter what the position was, there is no pushb.
1592    But as CIE data alignment factor on this arch is -4, we need to make
1593    sure all stack pointer adjustments are in multiple of 4.
1594
1595    For 64bit ABI we round up to 8 bytes.
1596  */
1597
1598 #define PUSH_ROUNDING(BYTES) \
1599   (TARGET_64BIT              \
1600    ? (((BYTES) + 7) & (-8))  \
1601    : (((BYTES) + 3) & (-4)))
1602
1603 /* If defined, the maximum amount of space required for outgoing arguments will
1604    be computed and placed into the variable
1605    `current_function_outgoing_args_size'.  No space will be pushed onto the
1606    stack for each call; instead, the function prologue should increase the stack
1607    frame size by this amount.  */
1608
1609 #define ACCUMULATE_OUTGOING_ARGS TARGET_ACCUMULATE_OUTGOING_ARGS
1610
1611 /* If defined, a C expression whose value is nonzero when we want to use PUSH
1612    instructions to pass outgoing arguments.  */
1613
1614 #define PUSH_ARGS (TARGET_PUSH_ARGS && !ACCUMULATE_OUTGOING_ARGS)
1615
1616 /* We want the stack and args grow in opposite directions, even if
1617    PUSH_ARGS is 0.  */
1618 #define PUSH_ARGS_REVERSED 1
1619
1620 /* Offset of first parameter from the argument pointer register value.  */
1621 #define FIRST_PARM_OFFSET(FNDECL) 0
1622
1623 /* Define this macro if functions should assume that stack space has been
1624    allocated for arguments even when their values are passed in registers.
1625
1626    The value of this macro is the size, in bytes, of the area reserved for
1627    arguments passed in registers for the function represented by FNDECL.
1628
1629    This space can be allocated by the caller, or be a part of the
1630    machine-dependent stack frame: `OUTGOING_REG_PARM_STACK_SPACE' says
1631    which.  */
1632 #define REG_PARM_STACK_SPACE(FNDECL) 0
1633
1634 /* Value is the number of bytes of arguments automatically
1635    popped when returning from a subroutine call.
1636    FUNDECL is the declaration node of the function (as a tree),
1637    FUNTYPE is the data type of the function (as a tree),
1638    or for a library call it is an identifier node for the subroutine name.
1639    SIZE is the number of bytes of arguments passed on the stack.
1640
1641    On the 80386, the RTD insn may be used to pop them if the number
1642      of args is fixed, but if the number is variable then the caller
1643      must pop them all.  RTD can't be used for library calls now
1644      because the library is compiled with the Unix compiler.
1645    Use of RTD is a selectable option, since it is incompatible with
1646    standard Unix calling sequences.  If the option is not selected,
1647    the caller must always pop the args.
1648
1649    The attribute stdcall is equivalent to RTD on a per module basis.  */
1650
1651 #define RETURN_POPS_ARGS(FUNDECL, FUNTYPE, SIZE) \
1652   ix86_return_pops_args ((FUNDECL), (FUNTYPE), (SIZE))
1653
1654 #define FUNCTION_VALUE_REGNO_P(N) \
1655   ix86_function_value_regno_p (N)
1656
1657 /* Define how to find the value returned by a library function
1658    assuming the value has mode MODE.  */
1659
1660 #define LIBCALL_VALUE(MODE) \
1661   ix86_libcall_value (MODE)
1662
1663 /* Define the size of the result block used for communication between
1664    untyped_call and untyped_return.  The block contains a DImode value
1665    followed by the block used by fnsave and frstor.  */
1666
1667 #define APPLY_RESULT_SIZE (8+108)
1668
1669 /* 1 if N is a possible register number for function argument passing.  */
1670 #define FUNCTION_ARG_REGNO_P(N) ix86_function_arg_regno_p (N)
1671
1672 /* Define a data type for recording info about an argument list
1673    during the scan of that argument list.  This data type should
1674    hold all necessary information about the function itself
1675    and about the args processed so far, enough to enable macros
1676    such as FUNCTION_ARG to determine where the next arg should go.  */
1677
1678 typedef struct ix86_args {
1679   int words;                    /* # words passed so far */
1680   int nregs;                    /* # registers available for passing */
1681   int regno;                    /* next available register number */
1682   int fastcall;                 /* fastcall calling convention is used */
1683   int sse_words;                /* # sse words passed so far */
1684   int sse_nregs;                /* # sse registers available for passing */
1685   int warn_sse;                 /* True when we want to warn about SSE ABI.  */
1686   int warn_mmx;                 /* True when we want to warn about MMX ABI.  */
1687   int sse_regno;                /* next available sse register number */
1688   int mmx_words;                /* # mmx words passed so far */
1689   int mmx_nregs;                /* # mmx registers available for passing */
1690   int mmx_regno;                /* next available mmx register number */
1691   int maybe_vaarg;              /* true for calls to possibly vardic fncts.  */
1692   int float_in_sse;             /* 1 if in 32-bit mode SFmode (2 for DFmode) should
1693                                    be passed in SSE registers.  Otherwise 0.  */
1694 } CUMULATIVE_ARGS;
1695
1696 /* Initialize a variable CUM of type CUMULATIVE_ARGS
1697    for a call to a function whose data type is FNTYPE.
1698    For a library call, FNTYPE is 0.  */
1699
1700 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, FNDECL, N_NAMED_ARGS) \
1701   init_cumulative_args (&(CUM), (FNTYPE), (LIBNAME), (FNDECL))
1702
1703 /* Update the data in CUM to advance over an argument
1704    of mode MODE and data type TYPE.
1705    (TYPE is null for libcalls where that information may not be available.)  */
1706
1707 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED) \
1708   function_arg_advance (&(CUM), (MODE), (TYPE), (NAMED))
1709
1710 /* Define where to put the arguments to a function.
1711    Value is zero to push the argument on the stack,
1712    or a hard register in which to store the argument.
1713
1714    MODE is the argument's machine mode.
1715    TYPE is the data type of the argument (as a tree).
1716     This is null for libcalls where that information may
1717     not be available.
1718    CUM is a variable of type CUMULATIVE_ARGS which gives info about
1719     the preceding args and about the function being called.
1720    NAMED is nonzero if this argument is a named parameter
1721     (otherwise it is an extra parameter matching an ellipsis).  */
1722
1723 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
1724   function_arg (&(CUM), (MODE), (TYPE), (NAMED))
1725
1726 #define TARGET_ASM_FILE_END ix86_file_end
1727 #define NEED_INDICATE_EXEC_STACK 0
1728
1729 /* Output assembler code to FILE to increment profiler label # LABELNO
1730    for profiling a function entry.  */
1731
1732 #define FUNCTION_PROFILER(FILE, LABELNO) x86_function_profiler (FILE, LABELNO)
1733
1734 #define MCOUNT_NAME "_mcount"
1735
1736 #define PROFILE_COUNT_REGISTER "edx"
1737
1738 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
1739    the stack pointer does not matter.  The value is tested only in
1740    functions that have frame pointers.
1741    No definition is equivalent to always zero.  */
1742 /* Note on the 386 it might be more efficient not to define this since
1743    we have to restore it ourselves from the frame pointer, in order to
1744    use pop */
1745
1746 #define EXIT_IGNORE_STACK 1
1747
1748 /* Output assembler code for a block containing the constant parts
1749    of a trampoline, leaving space for the variable parts.  */
1750
1751 /* On the 386, the trampoline contains two instructions:
1752      mov #STATIC,ecx
1753      jmp FUNCTION
1754    The trampoline is generated entirely at runtime.  The operand of JMP
1755    is the address of FUNCTION relative to the instruction following the
1756    JMP (which is 5 bytes long).  */
1757
1758 /* Length in units of the trampoline for entering a nested function.  */
1759
1760 #define TRAMPOLINE_SIZE (TARGET_64BIT ? 23 : 10)
1761
1762 /* Emit RTL insns to initialize the variable parts of a trampoline.
1763    FNADDR is an RTX for the address of the function's pure code.
1764    CXT is an RTX for the static chain value for the function.  */
1765
1766 #define INITIALIZE_TRAMPOLINE(TRAMP, FNADDR, CXT) \
1767   x86_initialize_trampoline ((TRAMP), (FNADDR), (CXT))
1768 \f
1769 /* Definitions for register eliminations.
1770
1771    This is an array of structures.  Each structure initializes one pair
1772    of eliminable registers.  The "from" register number is given first,
1773    followed by "to".  Eliminations of the same "from" register are listed
1774    in order of preference.
1775
1776    There are two registers that can always be eliminated on the i386.
1777    The frame pointer and the arg pointer can be replaced by either the
1778    hard frame pointer or to the stack pointer, depending upon the
1779    circumstances.  The hard frame pointer is not used before reload and
1780    so it is not eligible for elimination.  */
1781
1782 #define ELIMINABLE_REGS                                 \
1783 {{ ARG_POINTER_REGNUM, STACK_POINTER_REGNUM},           \
1784  { ARG_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM},      \
1785  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},         \
1786  { FRAME_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM}}    \
1787
1788 /* Given FROM and TO register numbers, say whether this elimination is
1789    allowed.  Frame pointer elimination is automatically handled.
1790
1791    All other eliminations are valid.  */
1792
1793 #define CAN_ELIMINATE(FROM, TO) \
1794   ((TO) == STACK_POINTER_REGNUM ? !frame_pointer_needed : 1)
1795
1796 /* Define the offset between two registers, one to be eliminated, and the other
1797    its replacement, at the start of a routine.  */
1798
1799 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
1800   ((OFFSET) = ix86_initial_elimination_offset ((FROM), (TO)))
1801 \f
1802 /* Addressing modes, and classification of registers for them.  */
1803
1804 /* Macros to check register numbers against specific register classes.  */
1805
1806 /* These assume that REGNO is a hard or pseudo reg number.
1807    They give nonzero only if REGNO is a hard reg of the suitable class
1808    or a pseudo reg currently allocated to a suitable hard reg.
1809    Since they use reg_renumber, they are safe only once reg_renumber
1810    has been allocated, which happens in local-alloc.c.  */
1811
1812 #define REGNO_OK_FOR_INDEX_P(REGNO)                                     \
1813   ((REGNO) < STACK_POINTER_REGNUM                                       \
1814    || REX_INT_REGNO_P (REGNO)                                           \
1815    || (unsigned) reg_renumber[(REGNO)] < STACK_POINTER_REGNUM           \
1816    || REX_INT_REGNO_P ((unsigned) reg_renumber[(REGNO)]))
1817
1818 #define REGNO_OK_FOR_BASE_P(REGNO)                                      \
1819   (GENERAL_REGNO_P (REGNO)                                              \
1820    || (REGNO) == ARG_POINTER_REGNUM                                     \
1821    || (REGNO) == FRAME_POINTER_REGNUM                                   \
1822    || GENERAL_REGNO_P ((unsigned) reg_renumber[(REGNO)]))
1823
1824 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
1825    and check its validity for a certain class.
1826    We have two alternate definitions for each of them.
1827    The usual definition accepts all pseudo regs; the other rejects
1828    them unless they have been allocated suitable hard regs.
1829    The symbol REG_OK_STRICT causes the latter definition to be used.
1830
1831    Most source files want to accept pseudo regs in the hope that
1832    they will get allocated to the class that the insn wants them to be in.
1833    Source files for reload pass need to be strict.
1834    After reload, it makes no difference, since pseudo regs have
1835    been eliminated by then.  */
1836
1837
1838 /* Non strict versions, pseudos are ok.  */
1839 #define REG_OK_FOR_INDEX_NONSTRICT_P(X)                                 \
1840   (REGNO (X) < STACK_POINTER_REGNUM                                     \
1841    || REX_INT_REGNO_P (REGNO (X))                                       \
1842    || REGNO (X) >= FIRST_PSEUDO_REGISTER)
1843
1844 #define REG_OK_FOR_BASE_NONSTRICT_P(X)                                  \
1845   (GENERAL_REGNO_P (REGNO (X))                                          \
1846    || REGNO (X) == ARG_POINTER_REGNUM                                   \
1847    || REGNO (X) == FRAME_POINTER_REGNUM                                 \
1848    || REGNO (X) >= FIRST_PSEUDO_REGISTER)
1849
1850 /* Strict versions, hard registers only */
1851 #define REG_OK_FOR_INDEX_STRICT_P(X) REGNO_OK_FOR_INDEX_P (REGNO (X))
1852 #define REG_OK_FOR_BASE_STRICT_P(X)  REGNO_OK_FOR_BASE_P (REGNO (X))
1853
1854 #ifndef REG_OK_STRICT
1855 #define REG_OK_FOR_INDEX_P(X)  REG_OK_FOR_INDEX_NONSTRICT_P (X)
1856 #define REG_OK_FOR_BASE_P(X)   REG_OK_FOR_BASE_NONSTRICT_P (X)
1857
1858 #else
1859 #define REG_OK_FOR_INDEX_P(X)  REG_OK_FOR_INDEX_STRICT_P (X)
1860 #define REG_OK_FOR_BASE_P(X)   REG_OK_FOR_BASE_STRICT_P (X)
1861 #endif
1862
1863 /* GO_IF_LEGITIMATE_ADDRESS recognizes an RTL expression
1864    that is a valid memory address for an instruction.
1865    The MODE argument is the machine mode for the MEM expression
1866    that wants to use this address.
1867
1868    The other macros defined here are used only in GO_IF_LEGITIMATE_ADDRESS,
1869    except for CONSTANT_ADDRESS_P which is usually machine-independent.
1870
1871    See legitimize_pic_address in i386.c for details as to what
1872    constitutes a legitimate address when -fpic is used.  */
1873
1874 #define MAX_REGS_PER_ADDRESS 2
1875
1876 #define CONSTANT_ADDRESS_P(X)  constant_address_p (X)
1877
1878 /* Nonzero if the constant value X is a legitimate general operand.
1879    It is given that X satisfies CONSTANT_P or is a CONST_DOUBLE.  */
1880
1881 #define LEGITIMATE_CONSTANT_P(X)  legitimate_constant_p (X)
1882
1883 #ifdef REG_OK_STRICT
1884 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR)                         \
1885 do {                                                                    \
1886   if (legitimate_address_p ((MODE), (X), 1))                            \
1887     goto ADDR;                                                          \
1888 } while (0)
1889
1890 #else
1891 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR)                         \
1892 do {                                                                    \
1893   if (legitimate_address_p ((MODE), (X), 0))                            \
1894     goto ADDR;                                                          \
1895 } while (0)
1896
1897 #endif
1898
1899 /* If defined, a C expression to determine the base term of address X.
1900    This macro is used in only one place: `find_base_term' in alias.c.
1901
1902    It is always safe for this macro to not be defined.  It exists so
1903    that alias analysis can understand machine-dependent addresses.
1904
1905    The typical use of this macro is to handle addresses containing
1906    a label_ref or symbol_ref within an UNSPEC.  */
1907
1908 #define FIND_BASE_TERM(X) ix86_find_base_term (X)
1909
1910 /* Try machine-dependent ways of modifying an illegitimate address
1911    to be legitimate.  If we find one, return the new, valid address.
1912    This macro is used in only one place: `memory_address' in explow.c.
1913
1914    OLDX is the address as it was before break_out_memory_refs was called.
1915    In some cases it is useful to look at this to decide what needs to be done.
1916
1917    MODE and WIN are passed so that this macro can use
1918    GO_IF_LEGITIMATE_ADDRESS.
1919
1920    It is always safe for this macro to do nothing.  It exists to recognize
1921    opportunities to optimize the output.
1922
1923    For the 80386, we handle X+REG by loading X into a register R and
1924    using R+REG.  R will go in a general reg and indexing will be used.
1925    However, if REG is a broken-out memory address or multiplication,
1926    nothing needs to be done because REG can certainly go in a general reg.
1927
1928    When -fpic is used, special handling is needed for symbolic references.
1929    See comments by legitimize_pic_address in i386.c for details.  */
1930
1931 #define LEGITIMIZE_ADDRESS(X, OLDX, MODE, WIN)                          \
1932 do {                                                                    \
1933   (X) = legitimize_address ((X), (OLDX), (MODE));                       \
1934   if (memory_address_p ((MODE), (X)))                                   \
1935     goto WIN;                                                           \
1936 } while (0)
1937
1938 /* Nonzero if the constant value X is a legitimate general operand
1939    when generating PIC code.  It is given that flag_pic is on and
1940    that X satisfies CONSTANT_P or is a CONST_DOUBLE.  */
1941
1942 #define LEGITIMATE_PIC_OPERAND_P(X) legitimate_pic_operand_p (X)
1943
1944 #define SYMBOLIC_CONST(X)       \
1945   (GET_CODE (X) == SYMBOL_REF                                           \
1946    || GET_CODE (X) == LABEL_REF                                         \
1947    || (GET_CODE (X) == CONST && symbolic_reference_mentioned_p (X)))
1948
1949 /* Go to LABEL if ADDR (a legitimate address expression)
1950    has an effect that depends on the machine mode it is used for.
1951    On the 80386, only postdecrement and postincrement address depend thus
1952    (the amount of decrement or increment being the length of the operand).
1953    These are now caught in recog.c.  */
1954 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR, LABEL)
1955 \f
1956 /* Max number of args passed in registers.  If this is more than 3, we will
1957    have problems with ebx (register #4), since it is a caller save register and
1958    is also used as the pic register in ELF.  So for now, don't allow more than
1959    3 registers to be passed in registers.  */
1960
1961 #define REGPARM_MAX (TARGET_64BIT ? 6 : 3)
1962
1963 #define SSE_REGPARM_MAX (TARGET_64BIT ? 8 : (TARGET_SSE ? 3 : 0))
1964
1965 #define MMX_REGPARM_MAX (TARGET_64BIT ? 0 : (TARGET_MMX ? 3 : 0))
1966
1967 \f
1968 /* Specify the machine mode that this machine uses
1969    for the index in the tablejump instruction.  */
1970 #define CASE_VECTOR_MODE \
1971  (!TARGET_64BIT || (flag_pic && ix86_cmodel != CM_LARGE_PIC) ? SImode : DImode)
1972
1973 /* Define this as 1 if `char' should by default be signed; else as 0.  */
1974 #define DEFAULT_SIGNED_CHAR 1
1975
1976 /* Max number of bytes we can move from memory to memory
1977    in one reasonably fast instruction.  */
1978 #define MOVE_MAX 16
1979
1980 /* MOVE_MAX_PIECES is the number of bytes at a time which we can
1981    move efficiently, as opposed to  MOVE_MAX which is the maximum
1982    number of bytes we can move with a single instruction.  */
1983 #define MOVE_MAX_PIECES (TARGET_64BIT ? 8 : 4)
1984
1985 /* If a memory-to-memory move would take MOVE_RATIO or more simple
1986    move-instruction pairs, we will do a movmem or libcall instead.
1987    Increasing the value will always make code faster, but eventually
1988    incurs high cost in increased code size.
1989
1990    If you don't define this, a reasonable default is used.  */
1991
1992 #define MOVE_RATIO (optimize_size ? 3 : ix86_cost->move_ratio)
1993
1994 /* If a clear memory operation would take CLEAR_RATIO or more simple
1995    move-instruction sequences, we will do a clrmem or libcall instead.  */
1996
1997 #define CLEAR_RATIO (optimize_size ? 2 : MIN (6, ix86_cost->move_ratio))
1998
1999 /* Define if shifts truncate the shift count
2000    which implies one can omit a sign-extension or zero-extension
2001    of a shift count.  */
2002 /* On i386, shifts do truncate the count.  But bit opcodes don't.  */
2003
2004 /* #define SHIFT_COUNT_TRUNCATED */
2005
2006 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
2007    is done just by pretending it is already truncated.  */
2008 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
2009
2010 /* A macro to update M and UNSIGNEDP when an object whose type is
2011    TYPE and which has the specified mode and signedness is to be
2012    stored in a register.  This macro is only called when TYPE is a
2013    scalar type.
2014
2015    On i386 it is sometimes useful to promote HImode and QImode
2016    quantities to SImode.  The choice depends on target type.  */
2017
2018 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)             \
2019 do {                                                    \
2020   if (((MODE) == HImode && TARGET_PROMOTE_HI_REGS)      \
2021       || ((MODE) == QImode && TARGET_PROMOTE_QI_REGS))  \
2022     (MODE) = SImode;                                    \
2023 } while (0)
2024
2025 /* Specify the machine mode that pointers have.
2026    After generation of rtl, the compiler makes no further distinction
2027    between pointers and any other objects of this machine mode.  */
2028 #define Pmode (TARGET_64BIT ? DImode : SImode)
2029
2030 /* A function address in a call instruction
2031    is a byte address (for indexing purposes)
2032    so give the MEM rtx a byte's mode.  */
2033 #define FUNCTION_MODE QImode
2034 \f
2035 /* A C expression for the cost of moving data from a register in class FROM to
2036    one in class TO.  The classes are expressed using the enumeration values
2037    such as `GENERAL_REGS'.  A value of 2 is the default; other values are
2038    interpreted relative to that.
2039
2040    It is not required that the cost always equal 2 when FROM is the same as TO;
2041    on some machines it is expensive to move between registers if they are not
2042    general registers.  */
2043
2044 #define REGISTER_MOVE_COST(MODE, CLASS1, CLASS2) \
2045    ix86_register_move_cost ((MODE), (CLASS1), (CLASS2))
2046
2047 /* A C expression for the cost of moving data of mode M between a
2048    register and memory.  A value of 2 is the default; this cost is
2049    relative to those in `REGISTER_MOVE_COST'.
2050
2051    If moving between registers and memory is more expensive than
2052    between two registers, you should define this macro to express the
2053    relative cost.  */
2054
2055 #define MEMORY_MOVE_COST(MODE, CLASS, IN)       \
2056   ix86_memory_move_cost ((MODE), (CLASS), (IN))
2057
2058 /* A C expression for the cost of a branch instruction.  A value of 1
2059    is the default; other values are interpreted relative to that.  */
2060
2061 #define BRANCH_COST ix86_branch_cost
2062
2063 /* Define this macro as a C expression which is nonzero if accessing
2064    less than a word of memory (i.e. a `char' or a `short') is no
2065    faster than accessing a word of memory, i.e., if such access
2066    require more than one instruction or if there is no difference in
2067    cost between byte and (aligned) word loads.
2068
2069    When this macro is not defined, the compiler will access a field by
2070    finding the smallest containing object; when it is defined, a
2071    fullword load will be used if alignment permits.  Unless bytes
2072    accesses are faster than word accesses, using word accesses is
2073    preferable since it may eliminate subsequent memory access if
2074    subsequent accesses occur to other fields in the same word of the
2075    structure, but to different bytes.  */
2076
2077 #define SLOW_BYTE_ACCESS 0
2078
2079 /* Nonzero if access to memory by shorts is slow and undesirable.  */
2080 #define SLOW_SHORT_ACCESS 0
2081
2082 /* Define this macro to be the value 1 if unaligned accesses have a
2083    cost many times greater than aligned accesses, for example if they
2084    are emulated in a trap handler.
2085
2086    When this macro is nonzero, the compiler will act as if
2087    `STRICT_ALIGNMENT' were nonzero when generating code for block
2088    moves.  This can cause significantly more instructions to be
2089    produced.  Therefore, do not set this macro nonzero if unaligned
2090    accesses only add a cycle or two to the time for a memory access.
2091
2092    If the value of this macro is always zero, it need not be defined.  */
2093
2094 /* #define SLOW_UNALIGNED_ACCESS(MODE, ALIGN) 0 */
2095
2096 /* Define this macro if it is as good or better to call a constant
2097    function address than to call an address kept in a register.
2098
2099    Desirable on the 386 because a CALL with a constant address is
2100    faster than one with a register address.  */
2101
2102 #define NO_FUNCTION_CSE
2103 \f
2104 /* Given a comparison code (EQ, NE, etc.) and the first operand of a COMPARE,
2105    return the mode to be used for the comparison.
2106
2107    For floating-point equality comparisons, CCFPEQmode should be used.
2108    VOIDmode should be used in all other cases.
2109
2110    For integer comparisons against zero, reduce to CCNOmode or CCZmode if
2111    possible, to allow for more combinations.  */
2112
2113 #define SELECT_CC_MODE(OP, X, Y) ix86_cc_mode ((OP), (X), (Y))
2114
2115 /* Return nonzero if MODE implies a floating point inequality can be
2116    reversed.  */
2117
2118 #define REVERSIBLE_CC_MODE(MODE) 1
2119
2120 /* A C expression whose value is reversed condition code of the CODE for
2121    comparison done in CC_MODE mode.  */
2122 #define REVERSE_CONDITION(CODE, MODE) ix86_reverse_condition ((CODE), (MODE))
2123
2124 \f
2125 /* Control the assembler format that we output, to the extent
2126    this does not vary between assemblers.  */
2127
2128 /* How to refer to registers in assembler output.
2129    This sequence is indexed by compiler's hard-register-number (see above).  */
2130
2131 /* In order to refer to the first 8 regs as 32-bit regs, prefix an "e".
2132    For non floating point regs, the following are the HImode names.
2133
2134    For float regs, the stack top is sometimes referred to as "%st(0)"
2135    instead of just "%st".  PRINT_OPERAND handles this with the "y" code.  */
2136
2137 #define HI_REGISTER_NAMES                                               \
2138 {"ax","dx","cx","bx","si","di","bp","sp",                               \
2139  "st","st(1)","st(2)","st(3)","st(4)","st(5)","st(6)","st(7)",          \
2140  "argp", "flags", "fpsr", "fpcr", "frame",                              \
2141  "xmm0","xmm1","xmm2","xmm3","xmm4","xmm5","xmm6","xmm7",               \
2142  "mm0", "mm1", "mm2", "mm3", "mm4", "mm5", "mm6", "mm7",                \
2143  "r8", "r9", "r10", "r11", "r12", "r13", "r14", "r15",                  \
2144  "xmm8", "xmm9", "xmm10", "xmm11", "xmm12", "xmm13", "xmm14", "xmm15"}
2145
2146 #define REGISTER_NAMES HI_REGISTER_NAMES
2147
2148 /* Table of additional register names to use in user input.  */
2149
2150 #define ADDITIONAL_REGISTER_NAMES \
2151 { { "eax", 0 }, { "edx", 1 }, { "ecx", 2 }, { "ebx", 3 },       \
2152   { "esi", 4 }, { "edi", 5 }, { "ebp", 6 }, { "esp", 7 },       \
2153   { "rax", 0 }, { "rdx", 1 }, { "rcx", 2 }, { "rbx", 3 },       \
2154   { "rsi", 4 }, { "rdi", 5 }, { "rbp", 6 }, { "rsp", 7 },       \
2155   { "al", 0 }, { "dl", 1 }, { "cl", 2 }, { "bl", 3 },           \
2156   { "ah", 0 }, { "dh", 1 }, { "ch", 2 }, { "bh", 3 } }
2157
2158 /* Note we are omitting these since currently I don't know how
2159 to get gcc to use these, since they want the same but different
2160 number as al, and ax.
2161 */
2162
2163 #define QI_REGISTER_NAMES \
2164 {"al", "dl", "cl", "bl", "sil", "dil", "bpl", "spl",}
2165
2166 /* These parallel the array above, and can be used to access bits 8:15
2167    of regs 0 through 3.  */
2168
2169 #define QI_HIGH_REGISTER_NAMES \
2170 {"ah", "dh", "ch", "bh", }
2171
2172 /* How to renumber registers for dbx and gdb.  */
2173
2174 #define DBX_REGISTER_NUMBER(N) \
2175   (TARGET_64BIT ? dbx64_register_map[(N)] : dbx_register_map[(N)])
2176
2177 extern int const dbx_register_map[FIRST_PSEUDO_REGISTER];
2178 extern int const dbx64_register_map[FIRST_PSEUDO_REGISTER];
2179 extern int const svr4_dbx_register_map[FIRST_PSEUDO_REGISTER];
2180
2181 /* Before the prologue, RA is at 0(%esp).  */
2182 #define INCOMING_RETURN_ADDR_RTX \
2183   gen_rtx_MEM (VOIDmode, gen_rtx_REG (VOIDmode, STACK_POINTER_REGNUM))
2184
2185 /* After the prologue, RA is at -4(AP) in the current frame.  */
2186 #define RETURN_ADDR_RTX(COUNT, FRAME)                                      \
2187   ((COUNT) == 0                                                            \
2188    ? gen_rtx_MEM (Pmode, plus_constant (arg_pointer_rtx, -UNITS_PER_WORD)) \
2189    : gen_rtx_MEM (Pmode, plus_constant (FRAME, UNITS_PER_WORD)))
2190
2191 /* PC is dbx register 8; let's use that column for RA.  */
2192 #define DWARF_FRAME_RETURN_COLUMN       (TARGET_64BIT ? 16 : 8)
2193
2194 /* Before the prologue, the top of the frame is at 4(%esp).  */
2195 #define INCOMING_FRAME_SP_OFFSET UNITS_PER_WORD
2196
2197 /* Describe how we implement __builtin_eh_return.  */
2198 #define EH_RETURN_DATA_REGNO(N) ((N) < 2 ? (N) : INVALID_REGNUM)
2199 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, 2)
2200
2201
2202 /* Select a format to encode pointers in exception handling data.  CODE
2203    is 0 for data, 1 for code labels, 2 for function pointers.  GLOBAL is
2204    true if the symbol may be affected by dynamic relocations.
2205
2206    ??? All x86 object file formats are capable of representing this.
2207    After all, the relocation needed is the same as for the call insn.
2208    Whether or not a particular assembler allows us to enter such, I
2209    guess we'll have to see.  */
2210 #define ASM_PREFERRED_EH_DATA_FORMAT(CODE, GLOBAL)                      \
2211   asm_preferred_eh_data_format ((CODE), (GLOBAL))
2212
2213 /* This is how to output an insn to push a register on the stack.
2214    It need not be very fast code.  */
2215
2216 #define ASM_OUTPUT_REG_PUSH(FILE, REGNO)  \
2217 do {                                                                    \
2218   if (TARGET_64BIT)                                                     \
2219     asm_fprintf ((FILE), "\tpush{q}\t%%r%s\n",                          \
2220                  reg_names[(REGNO)] + (REX_INT_REGNO_P (REGNO) != 0));  \
2221   else                                                                  \
2222     asm_fprintf ((FILE), "\tpush{l}\t%%e%s\n", reg_names[(REGNO)]);     \
2223 } while (0)
2224
2225 /* This is how to output an insn to pop a register from the stack.
2226    It need not be very fast code.  */
2227
2228 #define ASM_OUTPUT_REG_POP(FILE, REGNO)  \
2229 do {                                                                    \
2230   if (TARGET_64BIT)                                                     \
2231     asm_fprintf ((FILE), "\tpop{q}\t%%r%s\n",                           \
2232                  reg_names[(REGNO)] + (REX_INT_REGNO_P (REGNO) != 0));  \
2233   else                                                                  \
2234     asm_fprintf ((FILE), "\tpop{l}\t%%e%s\n", reg_names[(REGNO)]);      \
2235 } while (0)
2236
2237 /* This is how to output an element of a case-vector that is absolute.  */
2238
2239 #define ASM_OUTPUT_ADDR_VEC_ELT(FILE, VALUE)  \
2240   ix86_output_addr_vec_elt ((FILE), (VALUE))
2241
2242 /* This is how to output an element of a case-vector that is relative.  */
2243
2244 #define ASM_OUTPUT_ADDR_DIFF_ELT(FILE, BODY, VALUE, REL) \
2245   ix86_output_addr_diff_elt ((FILE), (VALUE), (REL))
2246
2247 /* Under some conditions we need jump tables in the text section,
2248    because the assembler cannot handle label differences between
2249    sections.  This is the case for x86_64 on Mach-O for example.  */
2250
2251 #define JUMP_TABLES_IN_TEXT_SECTION \
2252   (flag_pic && ((TARGET_MACHO && TARGET_64BIT) \
2253    || (!TARGET_64BIT && !HAVE_AS_GOTOFF_IN_DATA)))
2254
2255 /* Switch to init or fini section via SECTION_OP, emit a call to FUNC,
2256    and switch back.  For x86 we do this only to save a few bytes that
2257    would otherwise be unused in the text section.  */
2258 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
2259    asm (SECTION_OP "\n\t"                               \
2260         "call " USER_LABEL_PREFIX #FUNC "\n"            \
2261         TEXT_SECTION_ASM_OP);
2262 \f
2263 /* Print operand X (an rtx) in assembler syntax to file FILE.
2264    CODE is a letter or dot (`z' in `%z0') or 0 if no letter was specified.
2265    Effect of various CODE letters is described in i386.c near
2266    print_operand function.  */
2267
2268 #define PRINT_OPERAND_PUNCT_VALID_P(CODE) \
2269   ((CODE) == '*' || (CODE) == '+' || (CODE) == '&' || (CODE) == ';')
2270
2271 #define PRINT_OPERAND(FILE, X, CODE)  \
2272   print_operand ((FILE), (X), (CODE))
2273
2274 #define PRINT_OPERAND_ADDRESS(FILE, ADDR)  \
2275   print_operand_address ((FILE), (ADDR))
2276
2277 #define OUTPUT_ADDR_CONST_EXTRA(FILE, X, FAIL)  \
2278 do {                                            \
2279   if (! output_addr_const_extra (FILE, (X)))    \
2280     goto FAIL;                                  \
2281 } while (0);
2282 \f
2283 /* Which processor to schedule for. The cpu attribute defines a list that
2284    mirrors this list, so changes to i386.md must be made at the same time.  */
2285
2286 enum processor_type
2287 {
2288   PROCESSOR_I386 = 0,                   /* 80386 */
2289   PROCESSOR_I486,                       /* 80486DX, 80486SX, 80486DX[24] */
2290   PROCESSOR_PENTIUM,
2291   PROCESSOR_PENTIUMPRO,
2292   PROCESSOR_GEODE,
2293   PROCESSOR_K6,
2294   PROCESSOR_ATHLON,
2295   PROCESSOR_PENTIUM4,
2296   PROCESSOR_K8,
2297   PROCESSOR_NOCONA,
2298   PROCESSOR_CORE2,
2299   PROCESSOR_GENERIC32,
2300   PROCESSOR_GENERIC64,
2301   PROCESSOR_AMDFAM10,
2302   PROCESSOR_max
2303 };
2304
2305 extern enum processor_type ix86_tune;
2306 extern enum processor_type ix86_arch;
2307
2308 enum fpmath_unit
2309 {
2310   FPMATH_387 = 1,
2311   FPMATH_SSE = 2
2312 };
2313
2314 extern enum fpmath_unit ix86_fpmath;
2315
2316 enum tls_dialect
2317 {
2318   TLS_DIALECT_GNU,
2319   TLS_DIALECT_GNU2,
2320   TLS_DIALECT_SUN
2321 };
2322
2323 extern enum tls_dialect ix86_tls_dialect;
2324
2325 enum cmodel {
2326   CM_32,        /* The traditional 32-bit ABI.  */
2327   CM_SMALL,     /* Assumes all code and data fits in the low 31 bits.  */
2328   CM_KERNEL,    /* Assumes all code and data fits in the high 31 bits.  */
2329   CM_MEDIUM,    /* Assumes code fits in the low 31 bits; data unlimited.  */
2330   CM_LARGE,     /* No assumptions.  */
2331   CM_SMALL_PIC, /* Assumes code+data+got/plt fits in a 31 bit region.  */
2332   CM_MEDIUM_PIC,/* Assumes code+got/plt fits in a 31 bit region.  */
2333   CM_LARGE_PIC  /* No assumptions.  */
2334 };
2335
2336 extern enum cmodel ix86_cmodel;
2337
2338 /* Size of the RED_ZONE area.  */
2339 #define RED_ZONE_SIZE 128
2340 /* Reserved area of the red zone for temporaries.  */
2341 #define RED_ZONE_RESERVE 8
2342
2343 enum asm_dialect {
2344   ASM_ATT,
2345   ASM_INTEL
2346 };
2347
2348 extern enum asm_dialect ix86_asm_dialect;
2349 extern unsigned int ix86_preferred_stack_boundary;
2350 extern int ix86_branch_cost, ix86_section_threshold;
2351
2352 /* Smallest class containing REGNO.  */
2353 extern enum reg_class const regclass_map[FIRST_PSEUDO_REGISTER];
2354
2355 extern rtx ix86_compare_op0;    /* operand 0 for comparisons */
2356 extern rtx ix86_compare_op1;    /* operand 1 for comparisons */
2357 extern rtx ix86_compare_emitted;
2358 \f
2359 /* To properly truncate FP values into integers, we need to set i387 control
2360    word.  We can't emit proper mode switching code before reload, as spills
2361    generated by reload may truncate values incorrectly, but we still can avoid
2362    redundant computation of new control word by the mode switching pass.
2363    The fldcw instructions are still emitted redundantly, but this is probably
2364    not going to be noticeable problem, as most CPUs do have fast path for
2365    the sequence.
2366
2367    The machinery is to emit simple truncation instructions and split them
2368    before reload to instructions having USEs of two memory locations that
2369    are filled by this code to old and new control word.
2370
2371    Post-reload pass may be later used to eliminate the redundant fildcw if
2372    needed.  */
2373
2374 enum ix86_entity
2375 {
2376   I387_TRUNC = 0,
2377   I387_FLOOR,
2378   I387_CEIL,
2379   I387_MASK_PM,
2380   MAX_386_ENTITIES
2381 };
2382
2383 enum ix86_stack_slot
2384 {
2385   SLOT_VIRTUAL = 0,
2386   SLOT_TEMP,
2387   SLOT_CW_STORED,
2388   SLOT_CW_TRUNC,
2389   SLOT_CW_FLOOR,
2390   SLOT_CW_CEIL,
2391   SLOT_CW_MASK_PM,
2392   MAX_386_STACK_LOCALS
2393 };
2394
2395 /* Define this macro if the port needs extra instructions inserted
2396    for mode switching in an optimizing compilation.  */
2397
2398 #define OPTIMIZE_MODE_SWITCHING(ENTITY) \
2399    ix86_optimize_mode_switching[(ENTITY)]
2400
2401 /* If you define `OPTIMIZE_MODE_SWITCHING', you have to define this as
2402    initializer for an array of integers.  Each initializer element N
2403    refers to an entity that needs mode switching, and specifies the
2404    number of different modes that might need to be set for this
2405    entity.  The position of the initializer in the initializer -
2406    starting counting at zero - determines the integer that is used to
2407    refer to the mode-switched entity in question.  */
2408
2409 #define NUM_MODES_FOR_MODE_SWITCHING \
2410    { I387_CW_ANY, I387_CW_ANY, I387_CW_ANY, I387_CW_ANY }
2411
2412 /* ENTITY is an integer specifying a mode-switched entity.  If
2413    `OPTIMIZE_MODE_SWITCHING' is defined, you must define this macro to
2414    return an integer value not larger than the corresponding element
2415    in `NUM_MODES_FOR_MODE_SWITCHING', to denote the mode that ENTITY
2416    must be switched into prior to the execution of INSN. */
2417
2418 #define MODE_NEEDED(ENTITY, I) ix86_mode_needed ((ENTITY), (I))
2419
2420 /* This macro specifies the order in which modes for ENTITY are
2421    processed.  0 is the highest priority.  */
2422
2423 #define MODE_PRIORITY_TO_MODE(ENTITY, N) (N)
2424
2425 /* Generate one or more insns to set ENTITY to MODE.  HARD_REG_LIVE
2426    is the set of hard registers live at the point where the insn(s)
2427    are to be inserted.  */
2428
2429 #define EMIT_MODE_SET(ENTITY, MODE, HARD_REGS_LIVE)                     \
2430   ((MODE) != I387_CW_ANY && (MODE) != I387_CW_UNINITIALIZED             \
2431    ? emit_i387_cw_initialization (MODE), 0                              \
2432    : 0)
2433
2434 \f
2435 /* Avoid renaming of stack registers, as doing so in combination with
2436    scheduling just increases amount of live registers at time and in
2437    the turn amount of fxch instructions needed.
2438
2439    ??? Maybe Pentium chips benefits from renaming, someone can try....  */
2440
2441 #define HARD_REGNO_RENAME_OK(SRC, TARGET)  \
2442   (! IN_RANGE ((SRC), FIRST_STACK_REG, LAST_STACK_REG))
2443
2444 \f
2445 #define FASTCALL_PREFIX '@'
2446 \f
2447 struct machine_function GTY(())
2448 {
2449   struct stack_local_entry *stack_locals;
2450   const char *some_ld_name;
2451   rtx force_align_arg_pointer;
2452   int save_varrargs_registers;
2453   int accesses_prev_frame;
2454   int optimize_mode_switching[MAX_386_ENTITIES];
2455   /* Set by ix86_compute_frame_layout and used by prologue/epilogue expander to
2456      determine the style used.  */
2457   int use_fast_prologue_epilogue;
2458   /* Number of saved registers USE_FAST_PROLOGUE_EPILOGUE has been computed
2459      for.  */
2460   int use_fast_prologue_epilogue_nregs;
2461   /* If true, the current function needs the default PIC register, not
2462      an alternate register (on x86) and must not use the red zone (on
2463      x86_64), even if it's a leaf function.  We don't want the
2464      function to be regarded as non-leaf because TLS calls need not
2465      affect register allocation.  This flag is set when a TLS call
2466      instruction is expanded within a function, and never reset, even
2467      if all such instructions are optimized away.  Use the
2468      ix86_current_function_calls_tls_descriptor macro for a better
2469      approximation.  */
2470   int tls_descriptor_call_expanded_p;
2471 };
2472
2473 #define ix86_stack_locals (cfun->machine->stack_locals)
2474 #define ix86_save_varrargs_registers (cfun->machine->save_varrargs_registers)
2475 #define ix86_optimize_mode_switching (cfun->machine->optimize_mode_switching)
2476 #define ix86_tls_descriptor_calls_expanded_in_cfun \
2477   (cfun->machine->tls_descriptor_call_expanded_p)
2478 /* Since tls_descriptor_call_expanded is not cleared, even if all TLS
2479    calls are optimized away, we try to detect cases in which it was
2480    optimized away.  Since such instructions (use (reg REG_SP)), we can
2481    verify whether there's any such instruction live by testing that
2482    REG_SP is live.  */
2483 #define ix86_current_function_calls_tls_descriptor \
2484   (ix86_tls_descriptor_calls_expanded_in_cfun && df_regs_ever_live_p (SP_REG))
2485
2486 /* Control behavior of x86_file_start.  */
2487 #define X86_FILE_START_VERSION_DIRECTIVE false
2488 #define X86_FILE_START_FLTUSED false
2489
2490 /* Flag to mark data that is in the large address area.  */
2491 #define SYMBOL_FLAG_FAR_ADDR            (SYMBOL_FLAG_MACH_DEP << 0)
2492 #define SYMBOL_REF_FAR_ADDR_P(X)        \
2493         ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_FAR_ADDR) != 0)
2494
2495 /* Flags to mark dllimport/dllexport.  Used by PE ports, but handy to
2496    have defined always, to avoid ifdefing.  */
2497 #define SYMBOL_FLAG_DLLIMPORT           (SYMBOL_FLAG_MACH_DEP << 1)
2498 #define SYMBOL_REF_DLLIMPORT_P(X) \
2499         ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_DLLIMPORT) != 0)
2500
2501 #define SYMBOL_FLAG_DLLEXPORT           (SYMBOL_FLAG_MACH_DEP << 2)
2502 #define SYMBOL_REF_DLLEXPORT_P(X) \
2503         ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_DLLEXPORT) != 0)
2504
2505 /* Model costs for vectorizer.  */
2506
2507 /* Cost of conditional branch.  */
2508 #undef TARG_COND_BRANCH_COST
2509 #define TARG_COND_BRANCH_COST           ix86_cost->branch_cost
2510
2511 /* Cost of any scalar operation, excluding load and store.  */
2512 #undef TARG_SCALAR_STMT_COST
2513 #define TARG_SCALAR_STMT_COST           ix86_cost->scalar_stmt_cost
2514
2515 /* Cost of scalar load.  */
2516 #undef TARG_SCALAR_LOAD_COST
2517 #define TARG_SCALAR_LOAD_COST           ix86_cost->scalar_load_cost
2518
2519 /* Cost of scalar store.  */
2520 #undef TARG_SCALAR_STORE_COST
2521 #define TARG_SCALAR_STORE_COST          ix86_cost->scalar_store_cost
2522
2523 /* Cost of any vector operation, excluding load, store or vector to scalar
2524    operation.  */
2525 #undef TARG_VEC_STMT_COST
2526 #define TARG_VEC_STMT_COST              ix86_cost->vec_stmt_cost
2527
2528 /* Cost of vector to scalar operation.  */
2529 #undef TARG_VEC_TO_SCALAR_COST
2530 #define TARG_VEC_TO_SCALAR_COST         ix86_cost->vec_to_scalar_cost
2531
2532 /* Cost of scalar to vector operation.  */
2533 #undef TARG_SCALAR_TO_VEC_COST
2534 #define TARG_SCALAR_TO_VEC_COST         ix86_cost->scalar_to_vec_cost
2535
2536 /* Cost of aligned vector load.  */
2537 #undef TARG_VEC_LOAD_COST
2538 #define TARG_VEC_LOAD_COST              ix86_cost->vec_align_load_cost
2539
2540 /* Cost of misaligned vector load.  */
2541 #undef TARG_VEC_UNALIGNED_LOAD_COST
2542 #define TARG_VEC_UNALIGNED_LOAD_COST    ix86_cost->vec_unalign_load_cost
2543
2544 /* Cost of vector store.  */
2545 #undef TARG_VEC_STORE_COST
2546 #define TARG_VEC_STORE_COST             ix86_cost->vec_store_cost
2547
2548 /* Cost of conditional taken branch for vectorizer cost model.  */
2549 #undef TARG_COND_TAKEN_BRANCH_COST
2550 #define TARG_COND_TAKEN_BRANCH_COST     ix86_cost->cond_taken_branch_cost
2551
2552 /* Cost of conditional not taken branch for vectorizer cost model.  */
2553 #undef TARG_COND_NOT_TAKEN_BRANCH_COST
2554 #define TARG_COND_NOT_TAKEN_BRANCH_COST ix86_cost->cond_not_taken_branch_cost
2555
2556 /*
2557 Local variables:
2558 version-control: t
2559 End:
2560 */