OSDN Git Service

86a091de3eee7e9d8db2fbabdff77756ad01a277
[pf3gnuchains/gcc-fork.git] / gcc / config / i386 / i386.h
1 /* Definitions of target machine for GCC for IA-32.
2    Copyright (C) 1988, 1992, 1994, 1995, 1996, 1997, 1998, 1999, 2000,
3    2001, 2002, 2003, 2004, 2005, 2006, 2007, 2008, 2009, 2010, 2011
4    Free Software Foundation, Inc.
5
6 This file is part of GCC.
7
8 GCC is free software; you can redistribute it and/or modify
9 it under the terms of the GNU General Public License as published by
10 the Free Software Foundation; either version 3, or (at your option)
11 any later version.
12
13 GCC is distributed in the hope that it will be useful,
14 but WITHOUT ANY WARRANTY; without even the implied warranty of
15 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16 GNU General Public License for more details.
17
18 Under Section 7 of GPL version 3, you are granted additional
19 permissions described in the GCC Runtime Library Exception, version
20 3.1, as published by the Free Software Foundation.
21
22 You should have received a copy of the GNU General Public License and
23 a copy of the GCC Runtime Library Exception along with this program;
24 see the files COPYING3 and COPYING.RUNTIME respectively.  If not, see
25 <http://www.gnu.org/licenses/>.  */
26
27 /* The purpose of this file is to define the characteristics of the i386,
28    independent of assembler syntax or operating system.
29
30    Three other files build on this one to describe a specific assembler syntax:
31    bsd386.h, att386.h, and sun386.h.
32
33    The actual tm.h file for a particular system should include
34    this file, and then the file for the appropriate assembler syntax.
35
36    Many macros that specify assembler syntax are omitted entirely from
37    this file because they really belong in the files for particular
38    assemblers.  These include RP, IP, LPREFIX, PUT_OP_SIZE, USE_STAR,
39    ADDR_BEG, ADDR_END, PRINT_IREG, PRINT_SCALE, PRINT_B_I_S, and many
40    that start with ASM_ or end in ASM_OP.  */
41
42 /* Redefines for option macros.  */
43
44 #define TARGET_64BIT    OPTION_ISA_64BIT
45 #define TARGET_X32      OPTION_ISA_X32
46 #define TARGET_MMX      OPTION_ISA_MMX
47 #define TARGET_3DNOW    OPTION_ISA_3DNOW
48 #define TARGET_3DNOW_A  OPTION_ISA_3DNOW_A
49 #define TARGET_SSE      OPTION_ISA_SSE
50 #define TARGET_SSE2     OPTION_ISA_SSE2
51 #define TARGET_SSE3     OPTION_ISA_SSE3
52 #define TARGET_SSSE3    OPTION_ISA_SSSE3
53 #define TARGET_SSE4_1   OPTION_ISA_SSE4_1
54 #define TARGET_SSE4_2   OPTION_ISA_SSE4_2
55 #define TARGET_AVX      OPTION_ISA_AVX
56 #define TARGET_AVX2     OPTION_ISA_AVX2
57 #define TARGET_FMA      OPTION_ISA_FMA
58 #define TARGET_SSE4A    OPTION_ISA_SSE4A
59 #define TARGET_FMA4     OPTION_ISA_FMA4
60 #define TARGET_XOP      OPTION_ISA_XOP
61 #define TARGET_LWP      OPTION_ISA_LWP
62 #define TARGET_ROUND    OPTION_ISA_ROUND
63 #define TARGET_ABM      OPTION_ISA_ABM
64 #define TARGET_BMI      OPTION_ISA_BMI
65 #define TARGET_BMI2     OPTION_ISA_BMI2
66 #define TARGET_LZCNT    OPTION_ISA_LZCNT
67 #define TARGET_TBM      OPTION_ISA_TBM
68 #define TARGET_POPCNT   OPTION_ISA_POPCNT
69 #define TARGET_SAHF     OPTION_ISA_SAHF
70 #define TARGET_MOVBE    OPTION_ISA_MOVBE
71 #define TARGET_CRC32    OPTION_ISA_CRC32
72 #define TARGET_AES      OPTION_ISA_AES
73 #define TARGET_PCLMUL   OPTION_ISA_PCLMUL
74 #define TARGET_CMPXCHG16B OPTION_ISA_CX16
75 #define TARGET_FSGSBASE OPTION_ISA_FSGSBASE
76 #define TARGET_RDRND    OPTION_ISA_RDRND
77 #define TARGET_F16C     OPTION_ISA_F16C
78
79 #define TARGET_LP64     (TARGET_64BIT && !TARGET_X32)
80
81 /* SSE4.1 defines round instructions */
82 #define OPTION_MASK_ISA_ROUND   OPTION_MASK_ISA_SSE4_1
83 #define OPTION_ISA_ROUND        ((ix86_isa_flags & OPTION_MASK_ISA_ROUND) != 0)
84
85 #include "config/vxworks-dummy.h"
86
87 #include "config/i386/i386-opts.h"
88
89 #define MAX_STRINGOP_ALGS 4
90
91 /* Specify what algorithm to use for stringops on known size.
92    When size is unknown, the UNKNOWN_SIZE alg is used.  When size is
93    known at compile time or estimated via feedback, the SIZE array
94    is walked in order until MAX is greater then the estimate (or -1
95    means infinity).  Corresponding ALG is used then.
96    For example initializer:
97     {{256, loop}, {-1, rep_prefix_4_byte}}
98    will use loop for blocks smaller or equal to 256 bytes, rep prefix will
99    be used otherwise.  */
100 struct stringop_algs
101 {
102   const enum stringop_alg unknown_size;
103   const struct stringop_strategy {
104     const int max;
105     const enum stringop_alg alg;
106   } size [MAX_STRINGOP_ALGS];
107 };
108
109 /* Define the specific costs for a given cpu */
110
111 struct processor_costs {
112   const int add;                /* cost of an add instruction */
113   const int lea;                /* cost of a lea instruction */
114   const int shift_var;          /* variable shift costs */
115   const int shift_const;        /* constant shift costs */
116   const int mult_init[5];       /* cost of starting a multiply
117                                    in QImode, HImode, SImode, DImode, TImode*/
118   const int mult_bit;           /* cost of multiply per each bit set */
119   const int divide[5];          /* cost of a divide/mod
120                                    in QImode, HImode, SImode, DImode, TImode*/
121   int movsx;                    /* The cost of movsx operation.  */
122   int movzx;                    /* The cost of movzx operation.  */
123   const int large_insn;         /* insns larger than this cost more */
124   const int move_ratio;         /* The threshold of number of scalar
125                                    memory-to-memory move insns.  */
126   const int movzbl_load;        /* cost of loading using movzbl */
127   const int int_load[3];        /* cost of loading integer registers
128                                    in QImode, HImode and SImode relative
129                                    to reg-reg move (2).  */
130   const int int_store[3];       /* cost of storing integer register
131                                    in QImode, HImode and SImode */
132   const int fp_move;            /* cost of reg,reg fld/fst */
133   const int fp_load[3];         /* cost of loading FP register
134                                    in SFmode, DFmode and XFmode */
135   const int fp_store[3];        /* cost of storing FP register
136                                    in SFmode, DFmode and XFmode */
137   const int mmx_move;           /* cost of moving MMX register.  */
138   const int mmx_load[2];        /* cost of loading MMX register
139                                    in SImode and DImode */
140   const int mmx_store[2];       /* cost of storing MMX register
141                                    in SImode and DImode */
142   const int sse_move;           /* cost of moving SSE register.  */
143   const int sse_load[3];        /* cost of loading SSE register
144                                    in SImode, DImode and TImode*/
145   const int sse_store[3];       /* cost of storing SSE register
146                                    in SImode, DImode and TImode*/
147   const int mmxsse_to_integer;  /* cost of moving mmxsse register to
148                                    integer and vice versa.  */
149   const int l1_cache_size;      /* size of l1 cache, in kilobytes.  */
150   const int l2_cache_size;      /* size of l2 cache, in kilobytes.  */
151   const int prefetch_block;     /* bytes moved to cache for prefetch.  */
152   const int simultaneous_prefetches; /* number of parallel prefetch
153                                    operations.  */
154   const int branch_cost;        /* Default value for BRANCH_COST.  */
155   const int fadd;               /* cost of FADD and FSUB instructions.  */
156   const int fmul;               /* cost of FMUL instruction.  */
157   const int fdiv;               /* cost of FDIV instruction.  */
158   const int fabs;               /* cost of FABS instruction.  */
159   const int fchs;               /* cost of FCHS instruction.  */
160   const int fsqrt;              /* cost of FSQRT instruction.  */
161                                 /* Specify what algorithm
162                                    to use for stringops on unknown size.  */
163   struct stringop_algs memcpy[2], memset[2];
164   const int scalar_stmt_cost;   /* Cost of any scalar operation, excluding
165                                    load and store.  */
166   const int scalar_load_cost;   /* Cost of scalar load.  */
167   const int scalar_store_cost;  /* Cost of scalar store.  */
168   const int vec_stmt_cost;      /* Cost of any vector operation, excluding
169                                    load, store, vector-to-scalar and
170                                    scalar-to-vector operation.  */
171   const int vec_to_scalar_cost;    /* Cost of vect-to-scalar operation.  */
172   const int scalar_to_vec_cost;    /* Cost of scalar-to-vector operation.  */
173   const int vec_align_load_cost;   /* Cost of aligned vector load.  */
174   const int vec_unalign_load_cost; /* Cost of unaligned vector load.  */
175   const int vec_store_cost;        /* Cost of vector store.  */
176   const int cond_taken_branch_cost;    /* Cost of taken branch for vectorizer
177                                           cost model.  */
178   const int cond_not_taken_branch_cost;/* Cost of not taken branch for
179                                           vectorizer cost model.  */
180 };
181
182 extern const struct processor_costs *ix86_cost;
183 extern const struct processor_costs ix86_size_cost;
184
185 #define ix86_cur_cost() \
186   (optimize_insn_for_size_p () ? &ix86_size_cost: ix86_cost)
187
188 /* Macros used in the machine description to test the flags.  */
189
190 /* configure can arrange to make this 2, to force a 486.  */
191
192 #ifndef TARGET_CPU_DEFAULT
193 #define TARGET_CPU_DEFAULT TARGET_CPU_DEFAULT_generic
194 #endif
195
196 #ifndef TARGET_FPMATH_DEFAULT
197 #define TARGET_FPMATH_DEFAULT \
198   (TARGET_64BIT && TARGET_SSE ? FPMATH_SSE : FPMATH_387)
199 #endif
200
201 #define TARGET_FLOAT_RETURNS_IN_80387 TARGET_FLOAT_RETURNS
202
203 /* 64bit Sledgehammer mode.  For libgcc2 we make sure this is a
204    compile-time constant.  */
205 #ifdef IN_LIBGCC2
206 #undef TARGET_64BIT
207 #ifdef __x86_64__
208 #define TARGET_64BIT 1
209 #else
210 #define TARGET_64BIT 0
211 #endif
212 #else
213 #ifndef TARGET_BI_ARCH
214 #undef TARGET_64BIT
215 #if TARGET_64BIT_DEFAULT
216 #define TARGET_64BIT 1
217 #else
218 #define TARGET_64BIT 0
219 #endif
220 #endif
221 #endif
222
223 #define HAS_LONG_COND_BRANCH 1
224 #define HAS_LONG_UNCOND_BRANCH 1
225
226 #define TARGET_386 (ix86_tune == PROCESSOR_I386)
227 #define TARGET_486 (ix86_tune == PROCESSOR_I486)
228 #define TARGET_PENTIUM (ix86_tune == PROCESSOR_PENTIUM)
229 #define TARGET_PENTIUMPRO (ix86_tune == PROCESSOR_PENTIUMPRO)
230 #define TARGET_GEODE (ix86_tune == PROCESSOR_GEODE)
231 #define TARGET_K6 (ix86_tune == PROCESSOR_K6)
232 #define TARGET_ATHLON (ix86_tune == PROCESSOR_ATHLON)
233 #define TARGET_PENTIUM4 (ix86_tune == PROCESSOR_PENTIUM4)
234 #define TARGET_K8 (ix86_tune == PROCESSOR_K8)
235 #define TARGET_ATHLON_K8 (TARGET_K8 || TARGET_ATHLON)
236 #define TARGET_NOCONA (ix86_tune == PROCESSOR_NOCONA)
237 #define TARGET_CORE2_32 (ix86_tune == PROCESSOR_CORE2_32)
238 #define TARGET_CORE2_64 (ix86_tune == PROCESSOR_CORE2_64)
239 #define TARGET_CORE2 (TARGET_CORE2_32 || TARGET_CORE2_64)
240 #define TARGET_COREI7_32 (ix86_tune == PROCESSOR_COREI7_32)
241 #define TARGET_COREI7_64 (ix86_tune == PROCESSOR_COREI7_64)
242 #define TARGET_COREI7 (TARGET_COREI7_32 || TARGET_COREI7_64)
243 #define TARGET_GENERIC32 (ix86_tune == PROCESSOR_GENERIC32)
244 #define TARGET_GENERIC64 (ix86_tune == PROCESSOR_GENERIC64)
245 #define TARGET_GENERIC (TARGET_GENERIC32 || TARGET_GENERIC64)
246 #define TARGET_AMDFAM10 (ix86_tune == PROCESSOR_AMDFAM10)
247 #define TARGET_BDVER1 (ix86_tune == PROCESSOR_BDVER1)
248 #define TARGET_BDVER2 (ix86_tune == PROCESSOR_BDVER2)
249 #define TARGET_BTVER1 (ix86_tune == PROCESSOR_BTVER1)
250 #define TARGET_ATOM (ix86_tune == PROCESSOR_ATOM)
251
252 /* Feature tests against the various tunings.  */
253 enum ix86_tune_indices {
254   X86_TUNE_USE_LEAVE,
255   X86_TUNE_PUSH_MEMORY,
256   X86_TUNE_ZERO_EXTEND_WITH_AND,
257   X86_TUNE_UNROLL_STRLEN,
258   X86_TUNE_BRANCH_PREDICTION_HINTS,
259   X86_TUNE_DOUBLE_WITH_ADD,
260   X86_TUNE_USE_SAHF,
261   X86_TUNE_MOVX,
262   X86_TUNE_PARTIAL_REG_STALL,
263   X86_TUNE_PARTIAL_FLAG_REG_STALL,
264   X86_TUNE_USE_HIMODE_FIOP,
265   X86_TUNE_USE_SIMODE_FIOP,
266   X86_TUNE_USE_MOV0,
267   X86_TUNE_USE_CLTD,
268   X86_TUNE_USE_XCHGB,
269   X86_TUNE_SPLIT_LONG_MOVES,
270   X86_TUNE_READ_MODIFY_WRITE,
271   X86_TUNE_READ_MODIFY,
272   X86_TUNE_PROMOTE_QIMODE,
273   X86_TUNE_FAST_PREFIX,
274   X86_TUNE_SINGLE_STRINGOP,
275   X86_TUNE_QIMODE_MATH,
276   X86_TUNE_HIMODE_MATH,
277   X86_TUNE_PROMOTE_QI_REGS,
278   X86_TUNE_PROMOTE_HI_REGS,
279   X86_TUNE_SINGLE_POP,
280   X86_TUNE_DOUBLE_POP,
281   X86_TUNE_SINGLE_PUSH,
282   X86_TUNE_DOUBLE_PUSH,
283   X86_TUNE_INTEGER_DFMODE_MOVES,
284   X86_TUNE_PARTIAL_REG_DEPENDENCY,
285   X86_TUNE_SSE_PARTIAL_REG_DEPENDENCY,
286   X86_TUNE_SSE_UNALIGNED_LOAD_OPTIMAL,
287   X86_TUNE_SSE_UNALIGNED_STORE_OPTIMAL,
288   X86_TUNE_SSE_PACKED_SINGLE_INSN_OPTIMAL,
289   X86_TUNE_SSE_SPLIT_REGS,
290   X86_TUNE_SSE_TYPELESS_STORES,
291   X86_TUNE_SSE_LOAD0_BY_PXOR,
292   X86_TUNE_MEMORY_MISMATCH_STALL,
293   X86_TUNE_PROLOGUE_USING_MOVE,
294   X86_TUNE_EPILOGUE_USING_MOVE,
295   X86_TUNE_SHIFT1,
296   X86_TUNE_USE_FFREEP,
297   X86_TUNE_INTER_UNIT_MOVES,
298   X86_TUNE_INTER_UNIT_CONVERSIONS,
299   X86_TUNE_FOUR_JUMP_LIMIT,
300   X86_TUNE_SCHEDULE,
301   X86_TUNE_USE_BT,
302   X86_TUNE_USE_INCDEC,
303   X86_TUNE_PAD_RETURNS,
304   X86_TUNE_PAD_SHORT_FUNCTION,
305   X86_TUNE_EXT_80387_CONSTANTS,
306   X86_TUNE_SHORTEN_X87_SSE,
307   X86_TUNE_AVOID_VECTOR_DECODE,
308   X86_TUNE_PROMOTE_HIMODE_IMUL,
309   X86_TUNE_SLOW_IMUL_IMM32_MEM,
310   X86_TUNE_SLOW_IMUL_IMM8,
311   X86_TUNE_MOVE_M1_VIA_OR,
312   X86_TUNE_NOT_UNPAIRABLE,
313   X86_TUNE_NOT_VECTORMODE,
314   X86_TUNE_USE_VECTOR_FP_CONVERTS,
315   X86_TUNE_USE_VECTOR_CONVERTS,
316   X86_TUNE_FUSE_CMP_AND_BRANCH,
317   X86_TUNE_OPT_AGU,
318   X86_TUNE_VECTORIZE_DOUBLE,
319   X86_TUNE_SOFTWARE_PREFETCHING_BENEFICIAL,
320   X86_TUNE_AVX128_OPTIMAL,
321   X86_TUNE_REASSOC_INT_TO_PARALLEL,
322   X86_TUNE_REASSOC_FP_TO_PARALLEL,
323
324   X86_TUNE_LAST
325 };
326
327 extern unsigned char ix86_tune_features[X86_TUNE_LAST];
328
329 #define TARGET_USE_LEAVE        ix86_tune_features[X86_TUNE_USE_LEAVE]
330 #define TARGET_PUSH_MEMORY      ix86_tune_features[X86_TUNE_PUSH_MEMORY]
331 #define TARGET_ZERO_EXTEND_WITH_AND \
332         ix86_tune_features[X86_TUNE_ZERO_EXTEND_WITH_AND]
333 #define TARGET_UNROLL_STRLEN    ix86_tune_features[X86_TUNE_UNROLL_STRLEN]
334 #define TARGET_BRANCH_PREDICTION_HINTS \
335         ix86_tune_features[X86_TUNE_BRANCH_PREDICTION_HINTS]
336 #define TARGET_DOUBLE_WITH_ADD  ix86_tune_features[X86_TUNE_DOUBLE_WITH_ADD]
337 #define TARGET_USE_SAHF         ix86_tune_features[X86_TUNE_USE_SAHF]
338 #define TARGET_MOVX             ix86_tune_features[X86_TUNE_MOVX]
339 #define TARGET_PARTIAL_REG_STALL ix86_tune_features[X86_TUNE_PARTIAL_REG_STALL]
340 #define TARGET_PARTIAL_FLAG_REG_STALL \
341         ix86_tune_features[X86_TUNE_PARTIAL_FLAG_REG_STALL]
342 #define TARGET_USE_HIMODE_FIOP  ix86_tune_features[X86_TUNE_USE_HIMODE_FIOP]
343 #define TARGET_USE_SIMODE_FIOP  ix86_tune_features[X86_TUNE_USE_SIMODE_FIOP]
344 #define TARGET_USE_MOV0         ix86_tune_features[X86_TUNE_USE_MOV0]
345 #define TARGET_USE_CLTD         ix86_tune_features[X86_TUNE_USE_CLTD]
346 #define TARGET_USE_XCHGB        ix86_tune_features[X86_TUNE_USE_XCHGB]
347 #define TARGET_SPLIT_LONG_MOVES ix86_tune_features[X86_TUNE_SPLIT_LONG_MOVES]
348 #define TARGET_READ_MODIFY_WRITE ix86_tune_features[X86_TUNE_READ_MODIFY_WRITE]
349 #define TARGET_READ_MODIFY      ix86_tune_features[X86_TUNE_READ_MODIFY]
350 #define TARGET_PROMOTE_QImode   ix86_tune_features[X86_TUNE_PROMOTE_QIMODE]
351 #define TARGET_FAST_PREFIX      ix86_tune_features[X86_TUNE_FAST_PREFIX]
352 #define TARGET_SINGLE_STRINGOP  ix86_tune_features[X86_TUNE_SINGLE_STRINGOP]
353 #define TARGET_QIMODE_MATH      ix86_tune_features[X86_TUNE_QIMODE_MATH]
354 #define TARGET_HIMODE_MATH      ix86_tune_features[X86_TUNE_HIMODE_MATH]
355 #define TARGET_PROMOTE_QI_REGS  ix86_tune_features[X86_TUNE_PROMOTE_QI_REGS]
356 #define TARGET_PROMOTE_HI_REGS  ix86_tune_features[X86_TUNE_PROMOTE_HI_REGS]
357 #define TARGET_SINGLE_POP       ix86_tune_features[X86_TUNE_SINGLE_POP]
358 #define TARGET_DOUBLE_POP       ix86_tune_features[X86_TUNE_DOUBLE_POP]
359 #define TARGET_SINGLE_PUSH      ix86_tune_features[X86_TUNE_SINGLE_PUSH]
360 #define TARGET_DOUBLE_PUSH      ix86_tune_features[X86_TUNE_DOUBLE_PUSH]
361 #define TARGET_INTEGER_DFMODE_MOVES \
362         ix86_tune_features[X86_TUNE_INTEGER_DFMODE_MOVES]
363 #define TARGET_PARTIAL_REG_DEPENDENCY \
364         ix86_tune_features[X86_TUNE_PARTIAL_REG_DEPENDENCY]
365 #define TARGET_SSE_PARTIAL_REG_DEPENDENCY \
366         ix86_tune_features[X86_TUNE_SSE_PARTIAL_REG_DEPENDENCY]
367 #define TARGET_SSE_UNALIGNED_LOAD_OPTIMAL \
368         ix86_tune_features[X86_TUNE_SSE_UNALIGNED_LOAD_OPTIMAL]
369 #define TARGET_SSE_UNALIGNED_STORE_OPTIMAL \
370         ix86_tune_features[X86_TUNE_SSE_UNALIGNED_STORE_OPTIMAL]
371 #define TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL \
372         ix86_tune_features[X86_TUNE_SSE_PACKED_SINGLE_INSN_OPTIMAL]
373 #define TARGET_SSE_SPLIT_REGS   ix86_tune_features[X86_TUNE_SSE_SPLIT_REGS]
374 #define TARGET_SSE_TYPELESS_STORES \
375         ix86_tune_features[X86_TUNE_SSE_TYPELESS_STORES]
376 #define TARGET_SSE_LOAD0_BY_PXOR ix86_tune_features[X86_TUNE_SSE_LOAD0_BY_PXOR]
377 #define TARGET_MEMORY_MISMATCH_STALL \
378         ix86_tune_features[X86_TUNE_MEMORY_MISMATCH_STALL]
379 #define TARGET_PROLOGUE_USING_MOVE \
380         ix86_tune_features[X86_TUNE_PROLOGUE_USING_MOVE]
381 #define TARGET_EPILOGUE_USING_MOVE \
382         ix86_tune_features[X86_TUNE_EPILOGUE_USING_MOVE]
383 #define TARGET_SHIFT1           ix86_tune_features[X86_TUNE_SHIFT1]
384 #define TARGET_USE_FFREEP       ix86_tune_features[X86_TUNE_USE_FFREEP]
385 #define TARGET_INTER_UNIT_MOVES ix86_tune_features[X86_TUNE_INTER_UNIT_MOVES]
386 #define TARGET_INTER_UNIT_CONVERSIONS\
387         ix86_tune_features[X86_TUNE_INTER_UNIT_CONVERSIONS]
388 #define TARGET_FOUR_JUMP_LIMIT  ix86_tune_features[X86_TUNE_FOUR_JUMP_LIMIT]
389 #define TARGET_SCHEDULE         ix86_tune_features[X86_TUNE_SCHEDULE]
390 #define TARGET_USE_BT           ix86_tune_features[X86_TUNE_USE_BT]
391 #define TARGET_USE_INCDEC       ix86_tune_features[X86_TUNE_USE_INCDEC]
392 #define TARGET_PAD_RETURNS      ix86_tune_features[X86_TUNE_PAD_RETURNS]
393 #define TARGET_PAD_SHORT_FUNCTION \
394         ix86_tune_features[X86_TUNE_PAD_SHORT_FUNCTION]
395 #define TARGET_EXT_80387_CONSTANTS \
396         ix86_tune_features[X86_TUNE_EXT_80387_CONSTANTS]
397 #define TARGET_SHORTEN_X87_SSE  ix86_tune_features[X86_TUNE_SHORTEN_X87_SSE]
398 #define TARGET_AVOID_VECTOR_DECODE \
399         ix86_tune_features[X86_TUNE_AVOID_VECTOR_DECODE]
400 #define TARGET_TUNE_PROMOTE_HIMODE_IMUL \
401         ix86_tune_features[X86_TUNE_PROMOTE_HIMODE_IMUL]
402 #define TARGET_SLOW_IMUL_IMM32_MEM \
403         ix86_tune_features[X86_TUNE_SLOW_IMUL_IMM32_MEM]
404 #define TARGET_SLOW_IMUL_IMM8   ix86_tune_features[X86_TUNE_SLOW_IMUL_IMM8]
405 #define TARGET_MOVE_M1_VIA_OR   ix86_tune_features[X86_TUNE_MOVE_M1_VIA_OR]
406 #define TARGET_NOT_UNPAIRABLE   ix86_tune_features[X86_TUNE_NOT_UNPAIRABLE]
407 #define TARGET_NOT_VECTORMODE   ix86_tune_features[X86_TUNE_NOT_VECTORMODE]
408 #define TARGET_USE_VECTOR_FP_CONVERTS \
409         ix86_tune_features[X86_TUNE_USE_VECTOR_FP_CONVERTS]
410 #define TARGET_USE_VECTOR_CONVERTS \
411         ix86_tune_features[X86_TUNE_USE_VECTOR_CONVERTS]
412 #define TARGET_FUSE_CMP_AND_BRANCH \
413         ix86_tune_features[X86_TUNE_FUSE_CMP_AND_BRANCH]
414 #define TARGET_OPT_AGU ix86_tune_features[X86_TUNE_OPT_AGU]
415 #define TARGET_VECTORIZE_DOUBLE \
416         ix86_tune_features[X86_TUNE_VECTORIZE_DOUBLE]
417 #define TARGET_SOFTWARE_PREFETCHING_BENEFICIAL \
418         ix86_tune_features[X86_TUNE_SOFTWARE_PREFETCHING_BENEFICIAL]
419 #define TARGET_AVX128_OPTIMAL \
420         ix86_tune_features[X86_TUNE_AVX128_OPTIMAL]
421 #define TARGET_REASSOC_INT_TO_PARALLEL \
422         ix86_tune_features[X86_TUNE_REASSOC_INT_TO_PARALLEL]
423 #define TARGET_REASSOC_FP_TO_PARALLEL \
424         ix86_tune_features[X86_TUNE_REASSOC_FP_TO_PARALLEL]
425
426 /* Feature tests against the various architecture variations.  */
427 enum ix86_arch_indices {
428   X86_ARCH_CMOV,
429   X86_ARCH_CMPXCHG,
430   X86_ARCH_CMPXCHG8B,
431   X86_ARCH_XADD,
432   X86_ARCH_BSWAP,
433
434   X86_ARCH_LAST
435 };
436
437 extern unsigned char ix86_arch_features[X86_ARCH_LAST];
438
439 #define TARGET_CMOV             ix86_arch_features[X86_ARCH_CMOV]
440 #define TARGET_CMPXCHG          ix86_arch_features[X86_ARCH_CMPXCHG]
441 #define TARGET_CMPXCHG8B        ix86_arch_features[X86_ARCH_CMPXCHG8B]
442 #define TARGET_XADD             ix86_arch_features[X86_ARCH_XADD]
443 #define TARGET_BSWAP            ix86_arch_features[X86_ARCH_BSWAP]
444
445 /* For sane SSE instruction set generation we need fcomi instruction.
446    It is safe to enable all CMOVE instructions.  Also, RDRAND intrinsic
447    expands to a sequence that includes conditional move. */
448 #define TARGET_CMOVE            (TARGET_CMOV || TARGET_SSE || TARGET_RDRND)
449
450 #define TARGET_FISTTP           (TARGET_SSE3 && TARGET_80387)
451
452 extern int x86_prefetch_sse;
453
454 #define TARGET_PREFETCH_SSE     x86_prefetch_sse
455
456 #define ASSEMBLER_DIALECT       (ix86_asm_dialect)
457
458 #define TARGET_SSE_MATH         ((ix86_fpmath & FPMATH_SSE) != 0)
459 #define TARGET_MIX_SSE_I387 \
460  ((ix86_fpmath & (FPMATH_SSE | FPMATH_387)) == (FPMATH_SSE | FPMATH_387))
461
462 #define TARGET_GNU_TLS          (ix86_tls_dialect == TLS_DIALECT_GNU)
463 #define TARGET_GNU2_TLS         (ix86_tls_dialect == TLS_DIALECT_GNU2)
464 #define TARGET_ANY_GNU_TLS      (TARGET_GNU_TLS || TARGET_GNU2_TLS)
465 #define TARGET_SUN_TLS          0
466
467 #ifndef TARGET_64BIT_DEFAULT
468 #define TARGET_64BIT_DEFAULT 0
469 #endif
470 #ifndef TARGET_TLS_DIRECT_SEG_REFS_DEFAULT
471 #define TARGET_TLS_DIRECT_SEG_REFS_DEFAULT 0
472 #endif
473
474 /* Fence to use after loop using storent.  */
475
476 extern tree x86_mfence;
477 #define FENCE_FOLLOWING_MOVNT x86_mfence
478
479 /* Once GDB has been enhanced to deal with functions without frame
480    pointers, we can change this to allow for elimination of
481    the frame pointer in leaf functions.  */
482 #define TARGET_DEFAULT 0
483
484 /* Extra bits to force.  */
485 #define TARGET_SUBTARGET_DEFAULT 0
486 #define TARGET_SUBTARGET_ISA_DEFAULT 0
487
488 /* Extra bits to force on w/ 32-bit mode.  */
489 #define TARGET_SUBTARGET32_DEFAULT 0
490 #define TARGET_SUBTARGET32_ISA_DEFAULT 0
491
492 /* Extra bits to force on w/ 64-bit mode.  */
493 #define TARGET_SUBTARGET64_DEFAULT 0
494 #define TARGET_SUBTARGET64_ISA_DEFAULT 0
495
496 /* Replace MACH-O, ifdefs by in-line tests, where possible. 
497    (a) Macros defined in config/i386/darwin.h  */
498 #define TARGET_MACHO 0
499 #define TARGET_MACHO_BRANCH_ISLANDS 0
500 #define MACHOPIC_ATT_STUB 0
501 /* (b) Macros defined in config/darwin.h  */
502 #define MACHO_DYNAMIC_NO_PIC_P 0
503 #define MACHOPIC_INDIRECT 0
504 #define MACHOPIC_PURE 0
505
506 /* For the Windows 64-bit ABI.  */
507 #define TARGET_64BIT_MS_ABI (TARGET_64BIT && ix86_cfun_abi () == MS_ABI)
508
509 /* For the Windows 32-bit ABI.  */
510 #define TARGET_32BIT_MS_ABI (!TARGET_64BIT && ix86_cfun_abi () == MS_ABI)
511
512 /* This is re-defined by cygming.h.  */
513 #define TARGET_SEH 0
514
515 /* The default abi used by target.  */
516 #define DEFAULT_ABI SYSV_ABI
517
518 /* Subtargets may reset this to 1 in order to enable 96-bit long double
519    with the rounding mode forced to 53 bits.  */
520 #define TARGET_96_ROUND_53_LONG_DOUBLE 0
521
522 /* -march=native handling only makes sense with compiler running on
523    an x86 or x86_64 chip.  If changing this condition, also change
524    the condition in driver-i386.c.  */
525 #if defined(__i386__) || defined(__x86_64__)
526 /* In driver-i386.c.  */
527 extern const char *host_detect_local_cpu (int argc, const char **argv);
528 #define EXTRA_SPEC_FUNCTIONS \
529   { "local_cpu_detect", host_detect_local_cpu },
530 #define HAVE_LOCAL_CPU_DETECT
531 #endif
532
533 #if TARGET_64BIT_DEFAULT
534 #define OPT_ARCH64 "!m32"
535 #define OPT_ARCH32 "m32"
536 #else
537 #define OPT_ARCH64 "m64|mx32"
538 #define OPT_ARCH32 "m64|mx32:;"
539 #endif
540
541 /* Support for configure-time defaults of some command line options.
542    The order here is important so that -march doesn't squash the
543    tune or cpu values.  */
544 #define OPTION_DEFAULT_SPECS                                       \
545   {"tune", "%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}" }, \
546   {"tune_32", "%{" OPT_ARCH32 ":%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}}" }, \
547   {"tune_64", "%{" OPT_ARCH64 ":%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}}" }, \
548   {"cpu", "%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}" },  \
549   {"cpu_32", "%{" OPT_ARCH32 ":%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}}" }, \
550   {"cpu_64", "%{" OPT_ARCH64 ":%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}}" }, \
551   {"arch", "%{!march=*:-march=%(VALUE)}"},                         \
552   {"arch_32", "%{" OPT_ARCH32 ":%{!march=*:-march=%(VALUE)}}"},    \
553   {"arch_64", "%{" OPT_ARCH64 ":%{!march=*:-march=%(VALUE)}}"},
554
555 /* Specs for the compiler proper */
556
557 #ifndef CC1_CPU_SPEC
558 #define CC1_CPU_SPEC_1 ""
559
560 #ifndef HAVE_LOCAL_CPU_DETECT
561 #define CC1_CPU_SPEC CC1_CPU_SPEC_1
562 #else
563 #define CC1_CPU_SPEC CC1_CPU_SPEC_1 \
564 "%{march=native:%>march=native %:local_cpu_detect(arch) \
565   %{!mtune=*:%>mtune=native %:local_cpu_detect(tune)}} \
566 %{mtune=native:%>mtune=native %:local_cpu_detect(tune)}"
567 #endif
568 #endif
569 \f
570 /* Target CPU builtins.  */
571 #define TARGET_CPU_CPP_BUILTINS() ix86_target_macros ()
572
573 /* Target Pragmas.  */
574 #define REGISTER_TARGET_PRAGMAS() ix86_register_pragmas ()
575
576 enum target_cpu_default
577 {
578   TARGET_CPU_DEFAULT_generic = 0,
579
580   TARGET_CPU_DEFAULT_i386,
581   TARGET_CPU_DEFAULT_i486,
582   TARGET_CPU_DEFAULT_pentium,
583   TARGET_CPU_DEFAULT_pentium_mmx,
584   TARGET_CPU_DEFAULT_pentiumpro,
585   TARGET_CPU_DEFAULT_pentium2,
586   TARGET_CPU_DEFAULT_pentium3,
587   TARGET_CPU_DEFAULT_pentium4,
588   TARGET_CPU_DEFAULT_pentium_m,
589   TARGET_CPU_DEFAULT_prescott,
590   TARGET_CPU_DEFAULT_nocona,
591   TARGET_CPU_DEFAULT_core2,
592   TARGET_CPU_DEFAULT_corei7,
593   TARGET_CPU_DEFAULT_atom,
594
595   TARGET_CPU_DEFAULT_geode,
596   TARGET_CPU_DEFAULT_k6,
597   TARGET_CPU_DEFAULT_k6_2,
598   TARGET_CPU_DEFAULT_k6_3,
599   TARGET_CPU_DEFAULT_athlon,
600   TARGET_CPU_DEFAULT_athlon_sse,
601   TARGET_CPU_DEFAULT_k8,
602   TARGET_CPU_DEFAULT_amdfam10,
603   TARGET_CPU_DEFAULT_bdver1,
604   TARGET_CPU_DEFAULT_bdver2,
605   TARGET_CPU_DEFAULT_btver1,
606
607   TARGET_CPU_DEFAULT_max
608 };
609
610 #ifndef CC1_SPEC
611 #define CC1_SPEC "%(cc1_cpu) "
612 #endif
613
614 /* This macro defines names of additional specifications to put in the
615    specs that can be used in various specifications like CC1_SPEC.  Its
616    definition is an initializer with a subgrouping for each command option.
617
618    Each subgrouping contains a string constant, that defines the
619    specification name, and a string constant that used by the GCC driver
620    program.
621
622    Do not define this macro if it does not need to do anything.  */
623
624 #ifndef SUBTARGET_EXTRA_SPECS
625 #define SUBTARGET_EXTRA_SPECS
626 #endif
627
628 #define EXTRA_SPECS                                                     \
629   { "cc1_cpu",  CC1_CPU_SPEC },                                         \
630   SUBTARGET_EXTRA_SPECS
631 \f
632
633 /* Set the value of FLT_EVAL_METHOD in float.h.  When using only the
634    FPU, assume that the fpcw is set to extended precision; when using
635    only SSE, rounding is correct; when using both SSE and the FPU,
636    the rounding precision is indeterminate, since either may be chosen
637    apparently at random.  */
638 #define TARGET_FLT_EVAL_METHOD \
639   (TARGET_MIX_SSE_I387 ? -1 : TARGET_SSE_MATH ? 0 : 2)
640
641 /* Whether to allow x87 floating-point arithmetic on MODE (one of
642    SFmode, DFmode and XFmode) in the current excess precision
643    configuration.  */
644 #define X87_ENABLE_ARITH(MODE) \
645   (flag_excess_precision == EXCESS_PRECISION_FAST || (MODE) == XFmode)
646
647 /* Likewise, whether to allow direct conversions from integer mode
648    IMODE (HImode, SImode or DImode) to MODE.  */
649 #define X87_ENABLE_FLOAT(MODE, IMODE)                   \
650   (flag_excess_precision == EXCESS_PRECISION_FAST       \
651    || (MODE) == XFmode                                  \
652    || ((MODE) == DFmode && (IMODE) == SImode)           \
653    || (IMODE) == HImode)
654
655 /* target machine storage layout */
656
657 #define SHORT_TYPE_SIZE 16
658 #define INT_TYPE_SIZE 32
659 #define LONG_TYPE_SIZE (TARGET_X32 ? 32 : BITS_PER_WORD)
660 #define POINTER_SIZE (TARGET_X32 ? 32 : BITS_PER_WORD)
661 #define LONG_LONG_TYPE_SIZE 64
662 #define FLOAT_TYPE_SIZE 32
663 #define DOUBLE_TYPE_SIZE 64
664 #define LONG_DOUBLE_TYPE_SIZE 80
665
666 #define WIDEST_HARDWARE_FP_SIZE LONG_DOUBLE_TYPE_SIZE
667
668 #if defined (TARGET_BI_ARCH) || TARGET_64BIT_DEFAULT
669 #define MAX_BITS_PER_WORD 64
670 #else
671 #define MAX_BITS_PER_WORD 32
672 #endif
673
674 /* Define this if most significant byte of a word is the lowest numbered.  */
675 /* That is true on the 80386.  */
676
677 #define BITS_BIG_ENDIAN 0
678
679 /* Define this if most significant byte of a word is the lowest numbered.  */
680 /* That is not true on the 80386.  */
681 #define BYTES_BIG_ENDIAN 0
682
683 /* Define this if most significant word of a multiword number is the lowest
684    numbered.  */
685 /* Not true for 80386 */
686 #define WORDS_BIG_ENDIAN 0
687
688 /* Width of a word, in units (bytes).  */
689 #define UNITS_PER_WORD          (TARGET_64BIT ? 8 : 4)
690
691 #ifndef IN_LIBGCC2
692 #define MIN_UNITS_PER_WORD      4
693 #endif
694
695 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
696 #define PARM_BOUNDARY BITS_PER_WORD
697
698 /* Boundary (in *bits*) on which stack pointer should be aligned.  */
699 #define STACK_BOUNDARY \
700  (TARGET_64BIT && ix86_abi == MS_ABI ? 128 : BITS_PER_WORD)
701
702 /* Stack boundary of the main function guaranteed by OS.  */
703 #define MAIN_STACK_BOUNDARY (TARGET_64BIT ? 128 : 32)
704
705 /* Minimum stack boundary.  */
706 #define MIN_STACK_BOUNDARY (TARGET_64BIT ? 128 : 32)
707
708 /* Boundary (in *bits*) on which the stack pointer prefers to be
709    aligned; the compiler cannot rely on having this alignment.  */
710 #define PREFERRED_STACK_BOUNDARY ix86_preferred_stack_boundary
711
712 /* It should be MIN_STACK_BOUNDARY.  But we set it to 128 bits for
713    both 32bit and 64bit, to support codes that need 128 bit stack
714    alignment for SSE instructions, but can't realign the stack.  */
715 #define PREFERRED_STACK_BOUNDARY_DEFAULT 128
716
717 /* 1 if -mstackrealign should be turned on by default.  It will
718    generate an alternate prologue and epilogue that realigns the
719    runtime stack if nessary.  This supports mixing codes that keep a
720    4-byte aligned stack, as specified by i386 psABI, with codes that
721    need a 16-byte aligned stack, as required by SSE instructions.  */
722 #define STACK_REALIGN_DEFAULT 0
723
724 /* Boundary (in *bits*) on which the incoming stack is aligned.  */
725 #define INCOMING_STACK_BOUNDARY ix86_incoming_stack_boundary
726
727 /* According to Windows x64 software convention, the maximum stack allocatable
728    in the prologue is 4G - 8 bytes.  Furthermore, there is a limited set of
729    instructions allowed to adjust the stack pointer in the epilog, forcing the
730    use of frame pointer for frames larger than 2 GB.  This theorical limit
731    is reduced by 256, an over-estimated upper bound for the stack use by the
732    prologue.
733    We define only one threshold for both the prolog and the epilog.  When the
734    frame size is larger than this threshold, we allocate the area to save SSE
735    regs, then save them, and then allocate the remaining.  There is no SEH
736    unwind info for this later allocation.  */
737 #define SEH_MAX_FRAME_SIZE ((2U << 30) - 256)
738
739 /* Target OS keeps a vector-aligned (128-bit, 16-byte) stack.  This is
740    mandatory for the 64-bit ABI, and may or may not be true for other
741    operating systems.  */
742 #define TARGET_KEEPS_VECTOR_ALIGNED_STACK TARGET_64BIT
743
744 /* Minimum allocation boundary for the code of a function.  */
745 #define FUNCTION_BOUNDARY 8
746
747 /* C++ stores the virtual bit in the lowest bit of function pointers.  */
748 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_pfn
749
750 /* Minimum size in bits of the largest boundary to which any
751    and all fundamental data types supported by the hardware
752    might need to be aligned. No data type wants to be aligned
753    rounder than this.
754
755    Pentium+ prefers DFmode values to be aligned to 64 bit boundary
756    and Pentium Pro XFmode values at 128 bit boundaries.  */
757
758 #define BIGGEST_ALIGNMENT (TARGET_AVX ? 256 : 128)
759
760 /* Maximum stack alignment.  */
761 #define MAX_STACK_ALIGNMENT MAX_OFILE_ALIGNMENT
762
763 /* Alignment value for attribute ((aligned)).  It is a constant since
764    it is the part of the ABI.  We shouldn't change it with -mavx.  */
765 #define ATTRIBUTE_ALIGNED_VALUE 128
766
767 /* Decide whether a variable of mode MODE should be 128 bit aligned.  */
768 #define ALIGN_MODE_128(MODE) \
769  ((MODE) == XFmode || SSE_REG_MODE_P (MODE))
770
771 /* The published ABIs say that doubles should be aligned on word
772    boundaries, so lower the alignment for structure fields unless
773    -malign-double is set.  */
774
775 /* ??? Blah -- this macro is used directly by libobjc.  Since it
776    supports no vector modes, cut out the complexity and fall back
777    on BIGGEST_FIELD_ALIGNMENT.  */
778 #ifdef IN_TARGET_LIBS
779 #ifdef __x86_64__
780 #define BIGGEST_FIELD_ALIGNMENT 128
781 #else
782 #define BIGGEST_FIELD_ALIGNMENT 32
783 #endif
784 #else
785 #define ADJUST_FIELD_ALIGN(FIELD, COMPUTED) \
786    x86_field_alignment (FIELD, COMPUTED)
787 #endif
788
789 /* If defined, a C expression to compute the alignment given to a
790    constant that is being placed in memory.  EXP is the constant
791    and ALIGN is the alignment that the object would ordinarily have.
792    The value of this macro is used instead of that alignment to align
793    the object.
794
795    If this macro is not defined, then ALIGN is used.
796
797    The typical use of this macro is to increase alignment for string
798    constants to be word aligned so that `strcpy' calls that copy
799    constants can be done inline.  */
800
801 #define CONSTANT_ALIGNMENT(EXP, ALIGN) ix86_constant_alignment ((EXP), (ALIGN))
802
803 /* If defined, a C expression to compute the alignment for a static
804    variable.  TYPE is the data type, and ALIGN is the alignment that
805    the object would ordinarily have.  The value of this macro is used
806    instead of that alignment to align the object.
807
808    If this macro is not defined, then ALIGN is used.
809
810    One use of this macro is to increase alignment of medium-size
811    data to make it all fit in fewer cache lines.  Another is to
812    cause character arrays to be word-aligned so that `strcpy' calls
813    that copy constants to character arrays can be done inline.  */
814
815 #define DATA_ALIGNMENT(TYPE, ALIGN) ix86_data_alignment ((TYPE), (ALIGN))
816
817 /* If defined, a C expression to compute the alignment for a local
818    variable.  TYPE is the data type, and ALIGN is the alignment that
819    the object would ordinarily have.  The value of this macro is used
820    instead of that alignment to align the object.
821
822    If this macro is not defined, then ALIGN is used.
823
824    One use of this macro is to increase alignment of medium-size
825    data to make it all fit in fewer cache lines.  */
826
827 #define LOCAL_ALIGNMENT(TYPE, ALIGN) \
828   ix86_local_alignment ((TYPE), VOIDmode, (ALIGN))
829
830 /* If defined, a C expression to compute the alignment for stack slot.
831    TYPE is the data type, MODE is the widest mode available, and ALIGN
832    is the alignment that the slot would ordinarily have.  The value of
833    this macro is used instead of that alignment to align the slot.
834
835    If this macro is not defined, then ALIGN is used when TYPE is NULL,
836    Otherwise, LOCAL_ALIGNMENT will be used.
837
838    One use of this macro is to set alignment of stack slot to the
839    maximum alignment of all possible modes which the slot may have.  */
840
841 #define STACK_SLOT_ALIGNMENT(TYPE, MODE, ALIGN) \
842   ix86_local_alignment ((TYPE), (MODE), (ALIGN))
843
844 /* If defined, a C expression to compute the alignment for a local
845    variable DECL.
846
847    If this macro is not defined, then
848    LOCAL_ALIGNMENT (TREE_TYPE (DECL), DECL_ALIGN (DECL)) will be used.
849
850    One use of this macro is to increase alignment of medium-size
851    data to make it all fit in fewer cache lines.  */
852
853 #define LOCAL_DECL_ALIGNMENT(DECL) \
854   ix86_local_alignment ((DECL), VOIDmode, DECL_ALIGN (DECL))
855
856 /* If defined, a C expression to compute the minimum required alignment
857    for dynamic stack realignment purposes for EXP (a TYPE or DECL),
858    MODE, assuming normal alignment ALIGN.
859
860    If this macro is not defined, then (ALIGN) will be used.  */
861
862 #define MINIMUM_ALIGNMENT(EXP, MODE, ALIGN) \
863   ix86_minimum_alignment (EXP, MODE, ALIGN)
864
865
866 /* Set this nonzero if move instructions will actually fail to work
867    when given unaligned data.  */
868 #define STRICT_ALIGNMENT 0
869
870 /* If bit field type is int, don't let it cross an int,
871    and give entire struct the alignment of an int.  */
872 /* Required on the 386 since it doesn't have bit-field insns.  */
873 #define PCC_BITFIELD_TYPE_MATTERS 1
874 \f
875 /* Standard register usage.  */
876
877 /* This processor has special stack-like registers.  See reg-stack.c
878    for details.  */
879
880 #define STACK_REGS
881
882 #define IS_STACK_MODE(MODE)                                     \
883   (((MODE) == SFmode && !(TARGET_SSE && TARGET_SSE_MATH))       \
884    || ((MODE) == DFmode && !(TARGET_SSE2 && TARGET_SSE_MATH))   \
885    || (MODE) == XFmode)
886
887 /* Number of actual hardware registers.
888    The hardware registers are assigned numbers for the compiler
889    from 0 to just below FIRST_PSEUDO_REGISTER.
890    All registers that the compiler knows about must be given numbers,
891    even those that are not normally considered general registers.
892
893    In the 80386 we give the 8 general purpose registers the numbers 0-7.
894    We number the floating point registers 8-15.
895    Note that registers 0-7 can be accessed as a  short or int,
896    while only 0-3 may be used with byte `mov' instructions.
897
898    Reg 16 does not correspond to any hardware register, but instead
899    appears in the RTL as an argument pointer prior to reload, and is
900    eliminated during reloading in favor of either the stack or frame
901    pointer.  */
902
903 #define FIRST_PSEUDO_REGISTER 53
904
905 /* Number of hardware registers that go into the DWARF-2 unwind info.
906    If not defined, equals FIRST_PSEUDO_REGISTER.  */
907
908 #define DWARF_FRAME_REGISTERS 17
909
910 /* 1 for registers that have pervasive standard uses
911    and are not available for the register allocator.
912    On the 80386, the stack pointer is such, as is the arg pointer.
913
914    The value is zero if the register is not fixed on either 32 or
915    64 bit targets, one if the register if fixed on both 32 and 64
916    bit targets, two if it is only fixed on 32bit targets and three
917    if its only fixed on 64bit targets.
918    Proper values are computed in TARGET_CONDITIONAL_REGISTER_USAGE.
919  */
920 #define FIXED_REGISTERS                                         \
921 /*ax,dx,cx,bx,si,di,bp,sp,st,st1,st2,st3,st4,st5,st6,st7*/      \
922 {  0, 0, 0, 0, 0, 0, 0, 1, 0,  0,  0,  0,  0,  0,  0,  0,       \
923 /*arg,flags,fpsr,fpcr,frame*/                                   \
924     1,    1,   1,   1,    1,                                    \
925 /*xmm0,xmm1,xmm2,xmm3,xmm4,xmm5,xmm6,xmm7*/                     \
926      0,   0,   0,   0,   0,   0,   0,   0,                      \
927 /* mm0, mm1, mm2, mm3, mm4, mm5, mm6, mm7*/                     \
928      0,   0,   0,   0,   0,   0,   0,   0,                      \
929 /*  r8,  r9, r10, r11, r12, r13, r14, r15*/                     \
930      2,   2,   2,   2,   2,   2,   2,   2,                      \
931 /*xmm8,xmm9,xmm10,xmm11,xmm12,xmm13,xmm14,xmm15*/               \
932      2,   2,    2,    2,    2,    2,    2,    2 }
933
934
935 /* 1 for registers not available across function calls.
936    These must include the FIXED_REGISTERS and also any
937    registers that can be used without being saved.
938    The latter must include the registers where values are returned
939    and the register where structure-value addresses are passed.
940    Aside from that, you can include as many other registers as you like.
941
942    The value is zero if the register is not call used on either 32 or
943    64 bit targets, one if the register if call used on both 32 and 64
944    bit targets, two if it is only call used on 32bit targets and three
945    if its only call used on 64bit targets.
946    Proper values are computed in TARGET_CONDITIONAL_REGISTER_USAGE.
947 */
948 #define CALL_USED_REGISTERS                                     \
949 /*ax,dx,cx,bx,si,di,bp,sp,st,st1,st2,st3,st4,st5,st6,st7*/      \
950 {  1, 1, 1, 0, 3, 3, 0, 1, 1,  1,  1,  1,  1,  1,  1,  1,       \
951 /*arg,flags,fpsr,fpcr,frame*/                                   \
952     1,   1,    1,   1,    1,                                    \
953 /*xmm0,xmm1,xmm2,xmm3,xmm4,xmm5,xmm6,xmm7*/                     \
954      1,   1,   1,   1,   1,   1,   1,   1,                      \
955 /* mm0, mm1, mm2, mm3, mm4, mm5, mm6, mm7*/                     \
956      1,   1,   1,   1,   1,   1,   1,   1,                      \
957 /*  r8,  r9, r10, r11, r12, r13, r14, r15*/                     \
958      1,   1,   1,   1,   2,   2,   2,   2,                      \
959 /*xmm8,xmm9,xmm10,xmm11,xmm12,xmm13,xmm14,xmm15*/               \
960      1,   1,    1,    1,    1,    1,    1,    1 }
961
962 /* Order in which to allocate registers.  Each register must be
963    listed once, even those in FIXED_REGISTERS.  List frame pointer
964    late and fixed registers last.  Note that, in general, we prefer
965    registers listed in CALL_USED_REGISTERS, keeping the others
966    available for storage of persistent values.
967
968    The ADJUST_REG_ALLOC_ORDER actually overwrite the order,
969    so this is just empty initializer for array.  */
970
971 #define REG_ALLOC_ORDER                                         \
972 {  0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17,\
973    18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32,  \
974    33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,  \
975    48, 49, 50, 51, 52 }
976
977 /* ADJUST_REG_ALLOC_ORDER is a macro which permits reg_alloc_order
978    to be rearranged based on a particular function.  When using sse math,
979    we want to allocate SSE before x87 registers and vice versa.  */
980
981 #define ADJUST_REG_ALLOC_ORDER x86_order_regs_for_local_alloc ()
982
983
984 #define OVERRIDE_ABI_FORMAT(FNDECL) ix86_call_abi_override (FNDECL)
985
986 /* Return number of consecutive hard regs needed starting at reg REGNO
987    to hold something of mode MODE.
988    This is ordinarily the length in words of a value of mode MODE
989    but can be less for certain modes in special long registers.
990
991    Actually there are no two word move instructions for consecutive
992    registers.  And only registers 0-3 may have mov byte instructions
993    applied to them.  */
994
995 #define HARD_REGNO_NREGS(REGNO, MODE)                                   \
996   (FP_REGNO_P (REGNO) || SSE_REGNO_P (REGNO) || MMX_REGNO_P (REGNO)     \
997    ? (COMPLEX_MODE_P (MODE) ? 2 : 1)                                    \
998    : ((MODE) == XFmode                                                  \
999       ? (TARGET_64BIT ? 2 : 3)                                          \
1000       : (MODE) == XCmode                                                \
1001       ? (TARGET_64BIT ? 4 : 6)                                          \
1002       : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD)))
1003
1004 #define HARD_REGNO_NREGS_HAS_PADDING(REGNO, MODE)                       \
1005   ((TARGET_128BIT_LONG_DOUBLE && !TARGET_64BIT)                         \
1006    ? (FP_REGNO_P (REGNO) || SSE_REGNO_P (REGNO) || MMX_REGNO_P (REGNO)  \
1007       ? 0                                                               \
1008       : ((MODE) == XFmode || (MODE) == XCmode))                         \
1009    : 0)
1010
1011 #define HARD_REGNO_NREGS_WITH_PADDING(REGNO, MODE) ((MODE) == XFmode ? 4 : 8)
1012
1013 #define VALID_AVX256_REG_MODE(MODE)                                     \
1014   ((MODE) == V32QImode || (MODE) == V16HImode || (MODE) == V8SImode     \
1015    || (MODE) == V4DImode || (MODE) == V2TImode || (MODE) == V8SFmode    \
1016    || (MODE) == V4DFmode)
1017
1018 #define VALID_SSE2_REG_MODE(MODE)                                       \
1019   ((MODE) == V16QImode || (MODE) == V8HImode || (MODE) == V2DFmode      \
1020    || (MODE) == V2DImode || (MODE) == DFmode)
1021
1022 #define VALID_SSE_REG_MODE(MODE)                                        \
1023   ((MODE) == V1TImode || (MODE) == TImode                               \
1024    || (MODE) == V4SFmode || (MODE) == V4SImode                          \
1025    || (MODE) == SFmode || (MODE) == TFmode)
1026
1027 #define VALID_MMX_REG_MODE_3DNOW(MODE) \
1028   ((MODE) == V2SFmode || (MODE) == SFmode)
1029
1030 #define VALID_MMX_REG_MODE(MODE)                                        \
1031   ((MODE == V1DImode) || (MODE) == DImode                               \
1032    || (MODE) == V2SImode || (MODE) == SImode                            \
1033    || (MODE) == V4HImode || (MODE) == V8QImode)
1034
1035 #define VALID_DFP_MODE_P(MODE) \
1036   ((MODE) == SDmode || (MODE) == DDmode || (MODE) == TDmode)
1037
1038 #define VALID_FP_MODE_P(MODE)                                           \
1039   ((MODE) == SFmode || (MODE) == DFmode || (MODE) == XFmode             \
1040    || (MODE) == SCmode || (MODE) == DCmode || (MODE) == XCmode)         \
1041
1042 #define VALID_INT_MODE_P(MODE)                                          \
1043   ((MODE) == QImode || (MODE) == HImode || (MODE) == SImode             \
1044    || (MODE) == DImode                                                  \
1045    || (MODE) == CQImode || (MODE) == CHImode || (MODE) == CSImode       \
1046    || (MODE) == CDImode                                                 \
1047    || (TARGET_64BIT && ((MODE) == TImode || (MODE) == CTImode           \
1048                         || (MODE) == TFmode || (MODE) == TCmode)))
1049
1050 /* Return true for modes passed in SSE registers.  */
1051 #define SSE_REG_MODE_P(MODE)                                            \
1052   ((MODE) == V1TImode || (MODE) == TImode || (MODE) == V16QImode        \
1053    || (MODE) == TFmode || (MODE) == V8HImode || (MODE) == V2DFmode      \
1054    || (MODE) == V2DImode || (MODE) == V4SFmode || (MODE) == V4SImode    \
1055    || (MODE) == V32QImode || (MODE) == V16HImode || (MODE) == V8SImode  \
1056    || (MODE) == V4DImode || (MODE) == V8SFmode || (MODE) == V4DFmode    \
1057    || (MODE) == V2TImode)
1058
1059 /* Value is 1 if hard register REGNO can hold a value of machine-mode MODE.  */
1060
1061 #define HARD_REGNO_MODE_OK(REGNO, MODE) \
1062    ix86_hard_regno_mode_ok ((REGNO), (MODE))
1063
1064 /* Value is 1 if it is a good idea to tie two pseudo registers
1065    when one has mode MODE1 and one has mode MODE2.
1066    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
1067    for any hard reg, then this must be 0 for correct output.  */
1068
1069 #define MODES_TIEABLE_P(MODE1, MODE2)  ix86_modes_tieable_p (MODE1, MODE2)
1070
1071 /* It is possible to write patterns to move flags; but until someone
1072    does it,  */
1073 #define AVOID_CCMODE_COPIES
1074
1075 /* Specify the modes required to caller save a given hard regno.
1076    We do this on i386 to prevent flags from being saved at all.
1077
1078    Kill any attempts to combine saving of modes.  */
1079
1080 #define HARD_REGNO_CALLER_SAVE_MODE(REGNO, NREGS, MODE)                 \
1081   (CC_REGNO_P (REGNO) ? VOIDmode                                        \
1082    : (MODE) == VOIDmode && (NREGS) != 1 ? VOIDmode                      \
1083    : (MODE) == VOIDmode ? choose_hard_reg_mode ((REGNO), (NREGS), false) \
1084    : (MODE) == HImode && !TARGET_PARTIAL_REG_STALL ? SImode             \
1085    : (MODE) == QImode && (REGNO) > BX_REG && !TARGET_64BIT ? SImode     \
1086    : (MODE))
1087
1088 /* The only ABI that saves SSE registers across calls is Win64 (thus no
1089    need to check the current ABI here), and with AVX enabled Win64 only
1090    guarantees that the low 16 bytes are saved.  */
1091 #define HARD_REGNO_CALL_PART_CLOBBERED(REGNO, MODE)             \
1092   (SSE_REGNO_P (REGNO) && GET_MODE_SIZE (MODE) > 16)
1093
1094 /* Specify the registers used for certain standard purposes.
1095    The values of these macros are register numbers.  */
1096
1097 /* on the 386 the pc register is %eip, and is not usable as a general
1098    register.  The ordinary mov instructions won't work */
1099 /* #define PC_REGNUM  */
1100
1101 /* Register to use for pushing function arguments.  */
1102 #define STACK_POINTER_REGNUM 7
1103
1104 /* Base register for access to local variables of the function.  */
1105 #define HARD_FRAME_POINTER_REGNUM 6
1106
1107 /* Base register for access to local variables of the function.  */
1108 #define FRAME_POINTER_REGNUM 20
1109
1110 /* First floating point reg */
1111 #define FIRST_FLOAT_REG 8
1112
1113 /* First & last stack-like regs */
1114 #define FIRST_STACK_REG FIRST_FLOAT_REG
1115 #define LAST_STACK_REG (FIRST_FLOAT_REG + 7)
1116
1117 #define FIRST_SSE_REG (FRAME_POINTER_REGNUM + 1)
1118 #define LAST_SSE_REG  (FIRST_SSE_REG + 7)
1119
1120 #define FIRST_MMX_REG  (LAST_SSE_REG + 1)
1121 #define LAST_MMX_REG   (FIRST_MMX_REG + 7)
1122
1123 #define FIRST_REX_INT_REG  (LAST_MMX_REG + 1)
1124 #define LAST_REX_INT_REG   (FIRST_REX_INT_REG + 7)
1125
1126 #define FIRST_REX_SSE_REG  (LAST_REX_INT_REG + 1)
1127 #define LAST_REX_SSE_REG   (FIRST_REX_SSE_REG + 7)
1128
1129 /* Override this in other tm.h files to cope with various OS lossage
1130    requiring a frame pointer.  */
1131 #ifndef SUBTARGET_FRAME_POINTER_REQUIRED
1132 #define SUBTARGET_FRAME_POINTER_REQUIRED 0
1133 #endif
1134
1135 /* Make sure we can access arbitrary call frames.  */
1136 #define SETUP_FRAME_ADDRESSES()  ix86_setup_frame_addresses ()
1137
1138 /* Base register for access to arguments of the function.  */
1139 #define ARG_POINTER_REGNUM 16
1140
1141 /* Register to hold the addressing base for position independent
1142    code access to data items.  We don't use PIC pointer for 64bit
1143    mode.  Define the regnum to dummy value to prevent gcc from
1144    pessimizing code dealing with EBX.
1145
1146    To avoid clobbering a call-saved register unnecessarily, we renumber
1147    the pic register when possible.  The change is visible after the
1148    prologue has been emitted.  */
1149
1150 #define REAL_PIC_OFFSET_TABLE_REGNUM  BX_REG
1151
1152 #define PIC_OFFSET_TABLE_REGNUM                         \
1153   ((TARGET_64BIT && ix86_cmodel == CM_SMALL_PIC)        \
1154    || !flag_pic ? INVALID_REGNUM                        \
1155    : reload_completed ? REGNO (pic_offset_table_rtx)    \
1156    : REAL_PIC_OFFSET_TABLE_REGNUM)
1157
1158 #define GOT_SYMBOL_NAME "_GLOBAL_OFFSET_TABLE_"
1159
1160 /* This is overridden by <cygwin.h>.  */
1161 #define MS_AGGREGATE_RETURN 0
1162
1163 #define KEEP_AGGREGATE_RETURN_POINTER 0
1164 \f
1165 /* Define the classes of registers for register constraints in the
1166    machine description.  Also define ranges of constants.
1167
1168    One of the classes must always be named ALL_REGS and include all hard regs.
1169    If there is more than one class, another class must be named NO_REGS
1170    and contain no registers.
1171
1172    The name GENERAL_REGS must be the name of a class (or an alias for
1173    another name such as ALL_REGS).  This is the class of registers
1174    that is allowed by "g" or "r" in a register constraint.
1175    Also, registers outside this class are allocated only when
1176    instructions express preferences for them.
1177
1178    The classes must be numbered in nondecreasing order; that is,
1179    a larger-numbered class must never be contained completely
1180    in a smaller-numbered class.
1181
1182    For any two classes, it is very desirable that there be another
1183    class that represents their union.
1184
1185    It might seem that class BREG is unnecessary, since no useful 386
1186    opcode needs reg %ebx.  But some systems pass args to the OS in ebx,
1187    and the "b" register constraint is useful in asms for syscalls.
1188
1189    The flags, fpsr and fpcr registers are in no class.  */
1190
1191 enum reg_class
1192 {
1193   NO_REGS,
1194   AREG, DREG, CREG, BREG, SIREG, DIREG,
1195   AD_REGS,                      /* %eax/%edx for DImode */
1196   CLOBBERED_REGS,               /* call-clobbered integers */
1197   Q_REGS,                       /* %eax %ebx %ecx %edx */
1198   NON_Q_REGS,                   /* %esi %edi %ebp %esp */
1199   INDEX_REGS,                   /* %eax %ebx %ecx %edx %esi %edi %ebp */
1200   LEGACY_REGS,                  /* %eax %ebx %ecx %edx %esi %edi %ebp %esp */
1201   GENERAL_REGS,                 /* %eax %ebx %ecx %edx %esi %edi %ebp %esp
1202                                    %r8 %r9 %r10 %r11 %r12 %r13 %r14 %r15 */
1203   FP_TOP_REG, FP_SECOND_REG,    /* %st(0) %st(1) */
1204   FLOAT_REGS,
1205   SSE_FIRST_REG,
1206   SSE_REGS,
1207   MMX_REGS,
1208   FP_TOP_SSE_REGS,
1209   FP_SECOND_SSE_REGS,
1210   FLOAT_SSE_REGS,
1211   FLOAT_INT_REGS,
1212   INT_SSE_REGS,
1213   FLOAT_INT_SSE_REGS,
1214   ALL_REGS, LIM_REG_CLASSES
1215 };
1216
1217 #define N_REG_CLASSES ((int) LIM_REG_CLASSES)
1218
1219 #define INTEGER_CLASS_P(CLASS) \
1220   reg_class_subset_p ((CLASS), GENERAL_REGS)
1221 #define FLOAT_CLASS_P(CLASS) \
1222   reg_class_subset_p ((CLASS), FLOAT_REGS)
1223 #define SSE_CLASS_P(CLASS) \
1224   reg_class_subset_p ((CLASS), SSE_REGS)
1225 #define MMX_CLASS_P(CLASS) \
1226   ((CLASS) == MMX_REGS)
1227 #define MAYBE_INTEGER_CLASS_P(CLASS) \
1228   reg_classes_intersect_p ((CLASS), GENERAL_REGS)
1229 #define MAYBE_FLOAT_CLASS_P(CLASS) \
1230   reg_classes_intersect_p ((CLASS), FLOAT_REGS)
1231 #define MAYBE_SSE_CLASS_P(CLASS) \
1232   reg_classes_intersect_p (SSE_REGS, (CLASS))
1233 #define MAYBE_MMX_CLASS_P(CLASS) \
1234   reg_classes_intersect_p (MMX_REGS, (CLASS))
1235
1236 #define Q_CLASS_P(CLASS) \
1237   reg_class_subset_p ((CLASS), Q_REGS)
1238
1239 /* Give names of register classes as strings for dump file.  */
1240
1241 #define REG_CLASS_NAMES \
1242 {  "NO_REGS",                           \
1243    "AREG", "DREG", "CREG", "BREG",      \
1244    "SIREG", "DIREG",                    \
1245    "AD_REGS",                           \
1246    "CLOBBERED_REGS",                    \
1247    "Q_REGS", "NON_Q_REGS",              \
1248    "INDEX_REGS",                        \
1249    "LEGACY_REGS",                       \
1250    "GENERAL_REGS",                      \
1251    "FP_TOP_REG", "FP_SECOND_REG",       \
1252    "FLOAT_REGS",                        \
1253    "SSE_FIRST_REG",                     \
1254    "SSE_REGS",                          \
1255    "MMX_REGS",                          \
1256    "FP_TOP_SSE_REGS",                   \
1257    "FP_SECOND_SSE_REGS",                \
1258    "FLOAT_SSE_REGS",                    \
1259    "FLOAT_INT_REGS",                    \
1260    "INT_SSE_REGS",                      \
1261    "FLOAT_INT_SSE_REGS",                \
1262    "ALL_REGS" }
1263
1264 /* Define which registers fit in which classes.  This is an initializer
1265    for a vector of HARD_REG_SET of length N_REG_CLASSES.
1266
1267    Note that the default setting of CLOBBERED_REGS is for 32-bit; this
1268    is adjusted by TARGET_CONDITIONAL_REGISTER_USAGE for the 64-bit ABI
1269    in effect.  */
1270
1271 #define REG_CLASS_CONTENTS                                              \
1272 {     { 0x00,     0x0 },                                                \
1273       { 0x01,     0x0 }, { 0x02, 0x0 }, /* AREG, DREG */                \
1274       { 0x04,     0x0 }, { 0x08, 0x0 }, /* CREG, BREG */                \
1275       { 0x10,     0x0 }, { 0x20, 0x0 }, /* SIREG, DIREG */              \
1276       { 0x03,     0x0 },                /* AD_REGS */                   \
1277       { 0x07,     0x0 },                /* CLOBBERED_REGS */            \
1278       { 0x0f,     0x0 },                /* Q_REGS */                    \
1279   { 0x1100f0,  0x1fe0 },                /* NON_Q_REGS */                \
1280       { 0x7f,  0x1fe0 },                /* INDEX_REGS */                \
1281   { 0x1100ff,     0x0 },                /* LEGACY_REGS */               \
1282   { 0x1100ff,  0x1fe0 },                /* GENERAL_REGS */              \
1283      { 0x100,     0x0 }, { 0x0200, 0x0 },/* FP_TOP_REG, FP_SECOND_REG */\
1284     { 0xff00,     0x0 },                /* FLOAT_REGS */                \
1285   { 0x200000,     0x0 },                /* SSE_FIRST_REG */             \
1286 { 0x1fe00000,0x1fe000 },                /* SSE_REGS */                  \
1287 { 0xe0000000,    0x1f },                /* MMX_REGS */                  \
1288 { 0x1fe00100,0x1fe000 },                /* FP_TOP_SSE_REG */            \
1289 { 0x1fe00200,0x1fe000 },                /* FP_SECOND_SSE_REG */         \
1290 { 0x1fe0ff00,0x1fe000 },                /* FLOAT_SSE_REGS */            \
1291    { 0x1ffff,  0x1fe0 },                /* FLOAT_INT_REGS */            \
1292 { 0x1fe100ff,0x1fffe0 },                /* INT_SSE_REGS */              \
1293 { 0x1fe1ffff,0x1fffe0 },                /* FLOAT_INT_SSE_REGS */        \
1294 { 0xffffffff,0x1fffff }                                                 \
1295 }
1296
1297 /* The same information, inverted:
1298    Return the class number of the smallest class containing
1299    reg number REGNO.  This could be a conditional expression
1300    or could index an array.  */
1301
1302 #define REGNO_REG_CLASS(REGNO) (regclass_map[REGNO])
1303
1304 /* When this hook returns true for MODE, the compiler allows
1305    registers explicitly used in the rtl to be used as spill registers
1306    but prevents the compiler from extending the lifetime of these
1307    registers.  */
1308 #define TARGET_SMALL_REGISTER_CLASSES_FOR_MODE_P hook_bool_mode_true
1309
1310 #define QI_REG_P(X) (REG_P (X) && REGNO (X) <= BX_REG)
1311
1312 #define GENERAL_REGNO_P(N) \
1313   ((N) <= STACK_POINTER_REGNUM || REX_INT_REGNO_P (N))
1314
1315 #define GENERAL_REG_P(X) \
1316   (REG_P (X) && GENERAL_REGNO_P (REGNO (X)))
1317
1318 #define ANY_QI_REG_P(X) (TARGET_64BIT ? GENERAL_REG_P(X) : QI_REG_P (X))
1319
1320 #define REX_INT_REGNO_P(N) \
1321   IN_RANGE ((N), FIRST_REX_INT_REG, LAST_REX_INT_REG)
1322 #define REX_INT_REG_P(X) (REG_P (X) && REX_INT_REGNO_P (REGNO (X)))
1323
1324 #define FP_REG_P(X) (REG_P (X) && FP_REGNO_P (REGNO (X)))
1325 #define FP_REGNO_P(N) IN_RANGE ((N), FIRST_STACK_REG, LAST_STACK_REG)
1326 #define ANY_FP_REG_P(X) (REG_P (X) && ANY_FP_REGNO_P (REGNO (X)))
1327 #define ANY_FP_REGNO_P(N) (FP_REGNO_P (N) || SSE_REGNO_P (N))
1328
1329 #define X87_FLOAT_MODE_P(MODE)  \
1330   (TARGET_80387 && ((MODE) == SFmode || (MODE) == DFmode || (MODE) == XFmode))
1331
1332 #define SSE_REG_P(N) (REG_P (N) && SSE_REGNO_P (REGNO (N)))
1333 #define SSE_REGNO_P(N)                                          \
1334   (IN_RANGE ((N), FIRST_SSE_REG, LAST_SSE_REG)                  \
1335    || REX_SSE_REGNO_P (N))
1336
1337 #define REX_SSE_REGNO_P(N) \
1338   IN_RANGE ((N), FIRST_REX_SSE_REG, LAST_REX_SSE_REG)
1339
1340 #define SSE_REGNO(N) \
1341   ((N) < 8 ? FIRST_SSE_REG + (N) : FIRST_REX_SSE_REG + (N) - 8)
1342
1343 #define SSE_FLOAT_MODE_P(MODE) \
1344   ((TARGET_SSE && (MODE) == SFmode) || (TARGET_SSE2 && (MODE) == DFmode))
1345
1346 #define FMA4_VEC_FLOAT_MODE_P(MODE) \
1347   (TARGET_FMA4 && ((MODE) == V4SFmode || (MODE) == V2DFmode \
1348                   || (MODE) == V8SFmode || (MODE) == V4DFmode))
1349
1350 #define MMX_REG_P(XOP) (REG_P (XOP) && MMX_REGNO_P (REGNO (XOP)))
1351 #define MMX_REGNO_P(N) IN_RANGE ((N), FIRST_MMX_REG, LAST_MMX_REG)
1352
1353 #define STACK_REG_P(XOP) (REG_P (XOP) && STACK_REGNO_P (REGNO (XOP)))
1354 #define STACK_REGNO_P(N) IN_RANGE ((N), FIRST_STACK_REG, LAST_STACK_REG)
1355
1356 #define STACK_TOP_P(XOP) (REG_P (XOP) && REGNO (XOP) == FIRST_STACK_REG)
1357
1358 #define CC_REG_P(X) (REG_P (X) && CC_REGNO_P (REGNO (X)))
1359 #define CC_REGNO_P(X) ((X) == FLAGS_REG || (X) == FPSR_REG)
1360
1361 /* The class value for index registers, and the one for base regs.  */
1362
1363 #define INDEX_REG_CLASS INDEX_REGS
1364 #define BASE_REG_CLASS GENERAL_REGS
1365
1366 /* Place additional restrictions on the register class to use when it
1367    is necessary to be able to hold a value of mode MODE in a reload
1368    register for which class CLASS would ordinarily be used.  */
1369
1370 #define LIMIT_RELOAD_CLASS(MODE, CLASS)                         \
1371   ((MODE) == QImode && !TARGET_64BIT                            \
1372    && ((CLASS) == ALL_REGS || (CLASS) == GENERAL_REGS           \
1373        || (CLASS) == LEGACY_REGS || (CLASS) == INDEX_REGS)      \
1374    ? Q_REGS : (CLASS))
1375
1376 /* If we are copying between general and FP registers, we need a memory
1377    location. The same is true for SSE and MMX registers.  */
1378 #define SECONDARY_MEMORY_NEEDED(CLASS1, CLASS2, MODE) \
1379   ix86_secondary_memory_needed ((CLASS1), (CLASS2), (MODE), 1)
1380
1381 /* Get_secondary_mem widens integral modes to BITS_PER_WORD.
1382    There is no need to emit full 64 bit move on 64 bit targets
1383    for integral modes that can be moved using 32 bit move.  */
1384 #define SECONDARY_MEMORY_NEEDED_MODE(MODE)                      \
1385   (GET_MODE_BITSIZE (MODE) < 32 && INTEGRAL_MODE_P (MODE)       \
1386    ? mode_for_size (32, GET_MODE_CLASS (MODE), 0)               \
1387    : MODE)
1388
1389 /* Return a class of registers that cannot change FROM mode to TO mode.  */
1390
1391 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
1392   ix86_cannot_change_mode_class (FROM, TO, CLASS)
1393 \f
1394 /* Stack layout; function entry, exit and calling.  */
1395
1396 /* Define this if pushing a word on the stack
1397    makes the stack pointer a smaller address.  */
1398 #define STACK_GROWS_DOWNWARD
1399
1400 /* Define this to nonzero if the nominal address of the stack frame
1401    is at the high-address end of the local variables;
1402    that is, each additional local variable allocated
1403    goes at a more negative offset in the frame.  */
1404 #define FRAME_GROWS_DOWNWARD 1
1405
1406 /* Offset within stack frame to start allocating local variables at.
1407    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
1408    first local allocated.  Otherwise, it is the offset to the BEGINNING
1409    of the first local allocated.  */
1410 #define STARTING_FRAME_OFFSET 0
1411
1412 /* If we generate an insn to push BYTES bytes, this says how many the stack
1413    pointer really advances by.  On 386, we have pushw instruction that
1414    decrements by exactly 2 no matter what the position was, there is no pushb.
1415
1416    But as CIE data alignment factor on this arch is -4 for 32bit targets
1417    and -8 for 64bit targets, we need to make sure all stack pointer adjustments
1418    are in multiple of 4 for 32bit targets and 8 for 64bit targets.  */
1419
1420 #define PUSH_ROUNDING(BYTES) \
1421   (((BYTES) + UNITS_PER_WORD - 1) & -UNITS_PER_WORD)
1422
1423 /* If defined, the maximum amount of space required for outgoing arguments
1424    will be computed and placed into the variable `crtl->outgoing_args_size'.
1425    No space will be pushed onto the stack for each call; instead, the
1426    function prologue should increase the stack frame size by this amount.  
1427    
1428    64-bit MS ABI seem to require 16 byte alignment everywhere except for
1429    function prologue and apilogue.  This is not possible without
1430    ACCUMULATE_OUTGOING_ARGS.  */
1431
1432 #define ACCUMULATE_OUTGOING_ARGS \
1433   (TARGET_ACCUMULATE_OUTGOING_ARGS || TARGET_64BIT_MS_ABI)
1434
1435 /* If defined, a C expression whose value is nonzero when we want to use PUSH
1436    instructions to pass outgoing arguments.  */
1437
1438 #define PUSH_ARGS (TARGET_PUSH_ARGS && !ACCUMULATE_OUTGOING_ARGS)
1439
1440 /* We want the stack and args grow in opposite directions, even if
1441    PUSH_ARGS is 0.  */
1442 #define PUSH_ARGS_REVERSED 1
1443
1444 /* Offset of first parameter from the argument pointer register value.  */
1445 #define FIRST_PARM_OFFSET(FNDECL) 0
1446
1447 /* Define this macro if functions should assume that stack space has been
1448    allocated for arguments even when their values are passed in registers.
1449
1450    The value of this macro is the size, in bytes, of the area reserved for
1451    arguments passed in registers for the function represented by FNDECL.
1452
1453    This space can be allocated by the caller, or be a part of the
1454    machine-dependent stack frame: `OUTGOING_REG_PARM_STACK_SPACE' says
1455    which.  */
1456 #define REG_PARM_STACK_SPACE(FNDECL) ix86_reg_parm_stack_space (FNDECL)
1457
1458 #define OUTGOING_REG_PARM_STACK_SPACE(FNTYPE) \
1459   (TARGET_64BIT && ix86_function_type_abi (FNTYPE) == MS_ABI)
1460
1461 /* Define how to find the value returned by a library function
1462    assuming the value has mode MODE.  */
1463
1464 #define LIBCALL_VALUE(MODE) ix86_libcall_value (MODE)
1465
1466 /* Define the size of the result block used for communication between
1467    untyped_call and untyped_return.  The block contains a DImode value
1468    followed by the block used by fnsave and frstor.  */
1469
1470 #define APPLY_RESULT_SIZE (8+108)
1471
1472 /* 1 if N is a possible register number for function argument passing.  */
1473 #define FUNCTION_ARG_REGNO_P(N) ix86_function_arg_regno_p (N)
1474
1475 /* Define a data type for recording info about an argument list
1476    during the scan of that argument list.  This data type should
1477    hold all necessary information about the function itself
1478    and about the args processed so far, enough to enable macros
1479    such as FUNCTION_ARG to determine where the next arg should go.  */
1480
1481 typedef struct ix86_args {
1482   int words;                    /* # words passed so far */
1483   int nregs;                    /* # registers available for passing */
1484   int regno;                    /* next available register number */
1485   int fastcall;                 /* fastcall or thiscall calling convention
1486                                    is used */
1487   int sse_words;                /* # sse words passed so far */
1488   int sse_nregs;                /* # sse registers available for passing */
1489   int warn_avx;                 /* True when we want to warn about AVX ABI.  */
1490   int warn_sse;                 /* True when we want to warn about SSE ABI.  */
1491   int warn_mmx;                 /* True when we want to warn about MMX ABI.  */
1492   int sse_regno;                /* next available sse register number */
1493   int mmx_words;                /* # mmx words passed so far */
1494   int mmx_nregs;                /* # mmx registers available for passing */
1495   int mmx_regno;                /* next available mmx register number */
1496   int maybe_vaarg;              /* true for calls to possibly vardic fncts.  */
1497   int caller;                   /* true if it is caller.  */
1498   int float_in_sse;             /* Set to 1 or 2 for 32bit targets if
1499                                    SFmode/DFmode arguments should be passed
1500                                    in SSE registers.  Otherwise 0.  */
1501   enum calling_abi call_abi;    /* Set to SYSV_ABI for sysv abi. Otherwise
1502                                    MS_ABI for ms abi.  */
1503 } CUMULATIVE_ARGS;
1504
1505 /* Initialize a variable CUM of type CUMULATIVE_ARGS
1506    for a call to a function whose data type is FNTYPE.
1507    For a library call, FNTYPE is 0.  */
1508
1509 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, FNDECL, N_NAMED_ARGS) \
1510   init_cumulative_args (&(CUM), (FNTYPE), (LIBNAME), (FNDECL), \
1511                         (N_NAMED_ARGS) != -1)
1512
1513 /* Output assembler code to FILE to increment profiler label # LABELNO
1514    for profiling a function entry.  */
1515
1516 #define FUNCTION_PROFILER(FILE, LABELNO) x86_function_profiler (FILE, LABELNO)
1517
1518 #define MCOUNT_NAME "_mcount"
1519
1520 #define MCOUNT_NAME_BEFORE_PROLOGUE "__fentry__"
1521
1522 #define PROFILE_COUNT_REGISTER "edx"
1523
1524 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
1525    the stack pointer does not matter.  The value is tested only in
1526    functions that have frame pointers.
1527    No definition is equivalent to always zero.  */
1528 /* Note on the 386 it might be more efficient not to define this since
1529    we have to restore it ourselves from the frame pointer, in order to
1530    use pop */
1531
1532 #define EXIT_IGNORE_STACK 1
1533
1534 /* Output assembler code for a block containing the constant parts
1535    of a trampoline, leaving space for the variable parts.  */
1536
1537 /* On the 386, the trampoline contains two instructions:
1538      mov #STATIC,ecx
1539      jmp FUNCTION
1540    The trampoline is generated entirely at runtime.  The operand of JMP
1541    is the address of FUNCTION relative to the instruction following the
1542    JMP (which is 5 bytes long).  */
1543
1544 /* Length in units of the trampoline for entering a nested function.  */
1545
1546 #define TRAMPOLINE_SIZE (TARGET_64BIT ? 24 : 10)
1547 \f
1548 /* Definitions for register eliminations.
1549
1550    This is an array of structures.  Each structure initializes one pair
1551    of eliminable registers.  The "from" register number is given first,
1552    followed by "to".  Eliminations of the same "from" register are listed
1553    in order of preference.
1554
1555    There are two registers that can always be eliminated on the i386.
1556    The frame pointer and the arg pointer can be replaced by either the
1557    hard frame pointer or to the stack pointer, depending upon the
1558    circumstances.  The hard frame pointer is not used before reload and
1559    so it is not eligible for elimination.  */
1560
1561 #define ELIMINABLE_REGS                                 \
1562 {{ ARG_POINTER_REGNUM, STACK_POINTER_REGNUM},           \
1563  { ARG_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM},      \
1564  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},         \
1565  { FRAME_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM}}    \
1566
1567 /* Define the offset between two registers, one to be eliminated, and the other
1568    its replacement, at the start of a routine.  */
1569
1570 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
1571   ((OFFSET) = ix86_initial_elimination_offset ((FROM), (TO)))
1572 \f
1573 /* Addressing modes, and classification of registers for them.  */
1574
1575 /* Macros to check register numbers against specific register classes.  */
1576
1577 /* These assume that REGNO is a hard or pseudo reg number.
1578    They give nonzero only if REGNO is a hard reg of the suitable class
1579    or a pseudo reg currently allocated to a suitable hard reg.
1580    Since they use reg_renumber, they are safe only once reg_renumber
1581    has been allocated, which happens in local-alloc.c.  */
1582
1583 #define REGNO_OK_FOR_INDEX_P(REGNO)                                     \
1584   ((REGNO) < STACK_POINTER_REGNUM                                       \
1585    || REX_INT_REGNO_P (REGNO)                                           \
1586    || (unsigned) reg_renumber[(REGNO)] < STACK_POINTER_REGNUM           \
1587    || REX_INT_REGNO_P ((unsigned) reg_renumber[(REGNO)]))
1588
1589 #define REGNO_OK_FOR_BASE_P(REGNO)                                      \
1590   (GENERAL_REGNO_P (REGNO)                                              \
1591    || (REGNO) == ARG_POINTER_REGNUM                                     \
1592    || (REGNO) == FRAME_POINTER_REGNUM                                   \
1593    || GENERAL_REGNO_P ((unsigned) reg_renumber[(REGNO)]))
1594
1595 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
1596    and check its validity for a certain class.
1597    We have two alternate definitions for each of them.
1598    The usual definition accepts all pseudo regs; the other rejects
1599    them unless they have been allocated suitable hard regs.
1600    The symbol REG_OK_STRICT causes the latter definition to be used.
1601
1602    Most source files want to accept pseudo regs in the hope that
1603    they will get allocated to the class that the insn wants them to be in.
1604    Source files for reload pass need to be strict.
1605    After reload, it makes no difference, since pseudo regs have
1606    been eliminated by then.  */
1607
1608
1609 /* Non strict versions, pseudos are ok.  */
1610 #define REG_OK_FOR_INDEX_NONSTRICT_P(X)                                 \
1611   (REGNO (X) < STACK_POINTER_REGNUM                                     \
1612    || REX_INT_REGNO_P (REGNO (X))                                       \
1613    || REGNO (X) >= FIRST_PSEUDO_REGISTER)
1614
1615 #define REG_OK_FOR_BASE_NONSTRICT_P(X)                                  \
1616   (GENERAL_REGNO_P (REGNO (X))                                          \
1617    || REGNO (X) == ARG_POINTER_REGNUM                                   \
1618    || REGNO (X) == FRAME_POINTER_REGNUM                                 \
1619    || REGNO (X) >= FIRST_PSEUDO_REGISTER)
1620
1621 /* Strict versions, hard registers only */
1622 #define REG_OK_FOR_INDEX_STRICT_P(X) REGNO_OK_FOR_INDEX_P (REGNO (X))
1623 #define REG_OK_FOR_BASE_STRICT_P(X)  REGNO_OK_FOR_BASE_P (REGNO (X))
1624
1625 #ifndef REG_OK_STRICT
1626 #define REG_OK_FOR_INDEX_P(X)  REG_OK_FOR_INDEX_NONSTRICT_P (X)
1627 #define REG_OK_FOR_BASE_P(X)   REG_OK_FOR_BASE_NONSTRICT_P (X)
1628
1629 #else
1630 #define REG_OK_FOR_INDEX_P(X)  REG_OK_FOR_INDEX_STRICT_P (X)
1631 #define REG_OK_FOR_BASE_P(X)   REG_OK_FOR_BASE_STRICT_P (X)
1632 #endif
1633
1634 /* TARGET_LEGITIMATE_ADDRESS_P recognizes an RTL expression
1635    that is a valid memory address for an instruction.
1636    The MODE argument is the machine mode for the MEM expression
1637    that wants to use this address.
1638
1639    The other macros defined here are used only in TARGET_LEGITIMATE_ADDRESS_P,
1640    except for CONSTANT_ADDRESS_P which is usually machine-independent.
1641
1642    See legitimize_pic_address in i386.c for details as to what
1643    constitutes a legitimate address when -fpic is used.  */
1644
1645 #define MAX_REGS_PER_ADDRESS 2
1646
1647 #define CONSTANT_ADDRESS_P(X)  constant_address_p (X)
1648
1649 /* Try a machine-dependent way of reloading an illegitimate address
1650    operand.  If we find one, push the reload and jump to WIN.  This
1651    macro is used in only one place: `find_reloads_address' in reload.c.  */
1652
1653 #define LEGITIMIZE_RELOAD_ADDRESS(X, MODE, OPNUM, TYPE, INDL, WIN)      \
1654 do {                                                                    \
1655   if (ix86_legitimize_reload_address ((X), (MODE), (OPNUM),             \
1656                                       (int)(TYPE), (INDL)))             \
1657     goto WIN;                                                           \
1658 } while (0)
1659
1660 /* If defined, a C expression to determine the base term of address X.
1661    This macro is used in only one place: `find_base_term' in alias.c.
1662
1663    It is always safe for this macro to not be defined.  It exists so
1664    that alias analysis can understand machine-dependent addresses.
1665
1666    The typical use of this macro is to handle addresses containing
1667    a label_ref or symbol_ref within an UNSPEC.  */
1668
1669 #define FIND_BASE_TERM(X) ix86_find_base_term (X)
1670
1671 /* Nonzero if the constant value X is a legitimate general operand
1672    when generating PIC code.  It is given that flag_pic is on and
1673    that X satisfies CONSTANT_P or is a CONST_DOUBLE.  */
1674
1675 #define LEGITIMATE_PIC_OPERAND_P(X) legitimate_pic_operand_p (X)
1676
1677 #define SYMBOLIC_CONST(X)       \
1678   (GET_CODE (X) == SYMBOL_REF                                           \
1679    || GET_CODE (X) == LABEL_REF                                         \
1680    || (GET_CODE (X) == CONST && symbolic_reference_mentioned_p (X)))
1681 \f
1682 /* Max number of args passed in registers.  If this is more than 3, we will
1683    have problems with ebx (register #4), since it is a caller save register and
1684    is also used as the pic register in ELF.  So for now, don't allow more than
1685    3 registers to be passed in registers.  */
1686
1687 /* Abi specific values for REGPARM_MAX and SSE_REGPARM_MAX */
1688 #define X86_64_REGPARM_MAX 6
1689 #define X86_64_MS_REGPARM_MAX 4
1690
1691 #define X86_32_REGPARM_MAX 3
1692
1693 #define REGPARM_MAX                                                     \
1694   (TARGET_64BIT                                                         \
1695    ? (TARGET_64BIT_MS_ABI                                               \
1696       ? X86_64_MS_REGPARM_MAX                                           \
1697       : X86_64_REGPARM_MAX)                                             \
1698    : X86_32_REGPARM_MAX)
1699
1700 #define X86_64_SSE_REGPARM_MAX 8
1701 #define X86_64_MS_SSE_REGPARM_MAX 4
1702
1703 #define X86_32_SSE_REGPARM_MAX (TARGET_SSE ? (TARGET_MACHO ? 4 : 3) : 0)
1704
1705 #define SSE_REGPARM_MAX                                                 \
1706   (TARGET_64BIT                                                         \
1707    ? (TARGET_64BIT_MS_ABI                                               \
1708       ? X86_64_MS_SSE_REGPARM_MAX                                       \
1709       : X86_64_SSE_REGPARM_MAX)                                         \
1710    : X86_32_SSE_REGPARM_MAX)
1711
1712 #define MMX_REGPARM_MAX (TARGET_64BIT ? 0 : (TARGET_MMX ? 3 : 0))
1713 \f
1714 /* Specify the machine mode that this machine uses
1715    for the index in the tablejump instruction.  */
1716 #define CASE_VECTOR_MODE \
1717  (!TARGET_LP64 || (flag_pic && ix86_cmodel != CM_LARGE_PIC) ? SImode : DImode)
1718
1719 /* Define this as 1 if `char' should by default be signed; else as 0.  */
1720 #define DEFAULT_SIGNED_CHAR 1
1721
1722 /* Max number of bytes we can move from memory to memory
1723    in one reasonably fast instruction.  */
1724 #define MOVE_MAX 16
1725
1726 /* MOVE_MAX_PIECES is the number of bytes at a time which we can
1727    move efficiently, as opposed to  MOVE_MAX which is the maximum
1728    number of bytes we can move with a single instruction.  */
1729 #define MOVE_MAX_PIECES UNITS_PER_WORD
1730
1731 /* If a memory-to-memory move would take MOVE_RATIO or more simple
1732    move-instruction pairs, we will do a movmem or libcall instead.
1733    Increasing the value will always make code faster, but eventually
1734    incurs high cost in increased code size.
1735
1736    If you don't define this, a reasonable default is used.  */
1737
1738 #define MOVE_RATIO(speed) ((speed) ? ix86_cost->move_ratio : 3)
1739
1740 /* If a clear memory operation would take CLEAR_RATIO or more simple
1741    move-instruction sequences, we will do a clrmem or libcall instead.  */
1742
1743 #define CLEAR_RATIO(speed) ((speed) ? MIN (6, ix86_cost->move_ratio) : 2)
1744
1745 /* Define if shifts truncate the shift count which implies one can
1746    omit a sign-extension or zero-extension of a shift count.
1747
1748    On i386, shifts do truncate the count.  But bit test instructions
1749    take the modulo of the bit offset operand.  */
1750
1751 /* #define SHIFT_COUNT_TRUNCATED */
1752
1753 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
1754    is done just by pretending it is already truncated.  */
1755 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
1756
1757 /* A macro to update M and UNSIGNEDP when an object whose type is
1758    TYPE and which has the specified mode and signedness is to be
1759    stored in a register.  This macro is only called when TYPE is a
1760    scalar type.
1761
1762    On i386 it is sometimes useful to promote HImode and QImode
1763    quantities to SImode.  The choice depends on target type.  */
1764
1765 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)             \
1766 do {                                                    \
1767   if (((MODE) == HImode && TARGET_PROMOTE_HI_REGS)      \
1768       || ((MODE) == QImode && TARGET_PROMOTE_QI_REGS))  \
1769     (MODE) = SImode;                                    \
1770 } while (0)
1771
1772 /* Specify the machine mode that pointers have.
1773    After generation of rtl, the compiler makes no further distinction
1774    between pointers and any other objects of this machine mode.  */
1775 #define Pmode (TARGET_64BIT ? DImode : SImode)
1776
1777 /* A C expression whose value is zero if pointers that need to be extended
1778    from being `POINTER_SIZE' bits wide to `Pmode' are sign-extended and
1779    greater then zero if they are zero-extended and less then zero if the
1780    ptr_extend instruction should be used.  */
1781
1782 #define POINTERS_EXTEND_UNSIGNED 1
1783
1784 /* A function address in a call instruction
1785    is a byte address (for indexing purposes)
1786    so give the MEM rtx a byte's mode.  */
1787 #define FUNCTION_MODE QImode
1788 \f
1789
1790 /* A C expression for the cost of a branch instruction.  A value of 1
1791    is the default; other values are interpreted relative to that.  */
1792
1793 #define BRANCH_COST(speed_p, predictable_p) \
1794   (!(speed_p) ? 2 : (predictable_p) ? 0 : ix86_branch_cost)
1795
1796 /* Define this macro as a C expression which is nonzero if accessing
1797    less than a word of memory (i.e. a `char' or a `short') is no
1798    faster than accessing a word of memory, i.e., if such access
1799    require more than one instruction or if there is no difference in
1800    cost between byte and (aligned) word loads.
1801
1802    When this macro is not defined, the compiler will access a field by
1803    finding the smallest containing object; when it is defined, a
1804    fullword load will be used if alignment permits.  Unless bytes
1805    accesses are faster than word accesses, using word accesses is
1806    preferable since it may eliminate subsequent memory access if
1807    subsequent accesses occur to other fields in the same word of the
1808    structure, but to different bytes.  */
1809
1810 #define SLOW_BYTE_ACCESS 0
1811
1812 /* Nonzero if access to memory by shorts is slow and undesirable.  */
1813 #define SLOW_SHORT_ACCESS 0
1814
1815 /* Define this macro to be the value 1 if unaligned accesses have a
1816    cost many times greater than aligned accesses, for example if they
1817    are emulated in a trap handler.
1818
1819    When this macro is nonzero, the compiler will act as if
1820    `STRICT_ALIGNMENT' were nonzero when generating code for block
1821    moves.  This can cause significantly more instructions to be
1822    produced.  Therefore, do not set this macro nonzero if unaligned
1823    accesses only add a cycle or two to the time for a memory access.
1824
1825    If the value of this macro is always zero, it need not be defined.  */
1826
1827 /* #define SLOW_UNALIGNED_ACCESS(MODE, ALIGN) 0 */
1828
1829 /* Define this macro if it is as good or better to call a constant
1830    function address than to call an address kept in a register.
1831
1832    Desirable on the 386 because a CALL with a constant address is
1833    faster than one with a register address.  */
1834
1835 #define NO_FUNCTION_CSE
1836 \f
1837 /* Given a comparison code (EQ, NE, etc.) and the first operand of a COMPARE,
1838    return the mode to be used for the comparison.
1839
1840    For floating-point equality comparisons, CCFPEQmode should be used.
1841    VOIDmode should be used in all other cases.
1842
1843    For integer comparisons against zero, reduce to CCNOmode or CCZmode if
1844    possible, to allow for more combinations.  */
1845
1846 #define SELECT_CC_MODE(OP, X, Y) ix86_cc_mode ((OP), (X), (Y))
1847
1848 /* Return nonzero if MODE implies a floating point inequality can be
1849    reversed.  */
1850
1851 #define REVERSIBLE_CC_MODE(MODE) 1
1852
1853 /* A C expression whose value is reversed condition code of the CODE for
1854    comparison done in CC_MODE mode.  */
1855 #define REVERSE_CONDITION(CODE, MODE) ix86_reverse_condition ((CODE), (MODE))
1856
1857 \f
1858 /* Control the assembler format that we output, to the extent
1859    this does not vary between assemblers.  */
1860
1861 /* How to refer to registers in assembler output.
1862    This sequence is indexed by compiler's hard-register-number (see above).  */
1863
1864 /* In order to refer to the first 8 regs as 32-bit regs, prefix an "e".
1865    For non floating point regs, the following are the HImode names.
1866
1867    For float regs, the stack top is sometimes referred to as "%st(0)"
1868    instead of just "%st".  TARGET_PRINT_OPERAND handles this with the
1869    "y" code.  */
1870
1871 #define HI_REGISTER_NAMES                                               \
1872 {"ax","dx","cx","bx","si","di","bp","sp",                               \
1873  "st","st(1)","st(2)","st(3)","st(4)","st(5)","st(6)","st(7)",          \
1874  "argp", "flags", "fpsr", "fpcr", "frame",                              \
1875  "xmm0","xmm1","xmm2","xmm3","xmm4","xmm5","xmm6","xmm7",               \
1876  "mm0", "mm1", "mm2", "mm3", "mm4", "mm5", "mm6", "mm7",                \
1877  "r8", "r9", "r10", "r11", "r12", "r13", "r14", "r15",                  \
1878  "xmm8", "xmm9", "xmm10", "xmm11", "xmm12", "xmm13", "xmm14", "xmm15"}
1879
1880 #define REGISTER_NAMES HI_REGISTER_NAMES
1881
1882 /* Table of additional register names to use in user input.  */
1883
1884 #define ADDITIONAL_REGISTER_NAMES \
1885 { { "eax", 0 }, { "edx", 1 }, { "ecx", 2 }, { "ebx", 3 },       \
1886   { "esi", 4 }, { "edi", 5 }, { "ebp", 6 }, { "esp", 7 },       \
1887   { "rax", 0 }, { "rdx", 1 }, { "rcx", 2 }, { "rbx", 3 },       \
1888   { "rsi", 4 }, { "rdi", 5 }, { "rbp", 6 }, { "rsp", 7 },       \
1889   { "al", 0 }, { "dl", 1 }, { "cl", 2 }, { "bl", 3 },           \
1890   { "ah", 0 }, { "dh", 1 }, { "ch", 2 }, { "bh", 3 } }
1891
1892 /* Note we are omitting these since currently I don't know how
1893 to get gcc to use these, since they want the same but different
1894 number as al, and ax.
1895 */
1896
1897 #define QI_REGISTER_NAMES \
1898 {"al", "dl", "cl", "bl", "sil", "dil", "bpl", "spl",}
1899
1900 /* These parallel the array above, and can be used to access bits 8:15
1901    of regs 0 through 3.  */
1902
1903 #define QI_HIGH_REGISTER_NAMES \
1904 {"ah", "dh", "ch", "bh", }
1905
1906 /* How to renumber registers for dbx and gdb.  */
1907
1908 #define DBX_REGISTER_NUMBER(N) \
1909   (TARGET_64BIT ? dbx64_register_map[(N)] : dbx_register_map[(N)])
1910
1911 extern int const dbx_register_map[FIRST_PSEUDO_REGISTER];
1912 extern int const dbx64_register_map[FIRST_PSEUDO_REGISTER];
1913 extern int const svr4_dbx_register_map[FIRST_PSEUDO_REGISTER];
1914
1915 /* Before the prologue, RA is at 0(%esp).  */
1916 #define INCOMING_RETURN_ADDR_RTX \
1917   gen_rtx_MEM (VOIDmode, gen_rtx_REG (VOIDmode, STACK_POINTER_REGNUM))
1918
1919 /* After the prologue, RA is at -4(AP) in the current frame.  */
1920 #define RETURN_ADDR_RTX(COUNT, FRAME)                                      \
1921   ((COUNT) == 0                                                            \
1922    ? gen_rtx_MEM (Pmode, plus_constant (arg_pointer_rtx, -UNITS_PER_WORD)) \
1923    : gen_rtx_MEM (Pmode, plus_constant (FRAME, UNITS_PER_WORD)))
1924
1925 /* PC is dbx register 8; let's use that column for RA.  */
1926 #define DWARF_FRAME_RETURN_COLUMN       (TARGET_64BIT ? 16 : 8)
1927
1928 /* Before the prologue, the top of the frame is at 4(%esp).  */
1929 #define INCOMING_FRAME_SP_OFFSET UNITS_PER_WORD
1930
1931 /* Describe how we implement __builtin_eh_return.  */
1932 #define EH_RETURN_DATA_REGNO(N) ((N) <= DX_REG ? (N) : INVALID_REGNUM)
1933 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, CX_REG)
1934
1935
1936 /* Select a format to encode pointers in exception handling data.  CODE
1937    is 0 for data, 1 for code labels, 2 for function pointers.  GLOBAL is
1938    true if the symbol may be affected by dynamic relocations.
1939
1940    ??? All x86 object file formats are capable of representing this.
1941    After all, the relocation needed is the same as for the call insn.
1942    Whether or not a particular assembler allows us to enter such, I
1943    guess we'll have to see.  */
1944 #define ASM_PREFERRED_EH_DATA_FORMAT(CODE, GLOBAL)                      \
1945   asm_preferred_eh_data_format ((CODE), (GLOBAL))
1946
1947 /* This is how to output an insn to push a register on the stack.
1948    It need not be very fast code.  */
1949
1950 #define ASM_OUTPUT_REG_PUSH(FILE, REGNO)  \
1951 do {                                                                    \
1952   if (TARGET_64BIT)                                                     \
1953     asm_fprintf ((FILE), "\tpush{q}\t%%r%s\n",                          \
1954                  reg_names[(REGNO)] + (REX_INT_REGNO_P (REGNO) != 0));  \
1955   else                                                                  \
1956     asm_fprintf ((FILE), "\tpush{l}\t%%e%s\n", reg_names[(REGNO)]);     \
1957 } while (0)
1958
1959 /* This is how to output an insn to pop a register from the stack.
1960    It need not be very fast code.  */
1961
1962 #define ASM_OUTPUT_REG_POP(FILE, REGNO)  \
1963 do {                                                                    \
1964   if (TARGET_64BIT)                                                     \
1965     asm_fprintf ((FILE), "\tpop{q}\t%%r%s\n",                           \
1966                  reg_names[(REGNO)] + (REX_INT_REGNO_P (REGNO) != 0));  \
1967   else                                                                  \
1968     asm_fprintf ((FILE), "\tpop{l}\t%%e%s\n", reg_names[(REGNO)]);      \
1969 } while (0)
1970
1971 /* This is how to output an element of a case-vector that is absolute.  */
1972
1973 #define ASM_OUTPUT_ADDR_VEC_ELT(FILE, VALUE)  \
1974   ix86_output_addr_vec_elt ((FILE), (VALUE))
1975
1976 /* This is how to output an element of a case-vector that is relative.  */
1977
1978 #define ASM_OUTPUT_ADDR_DIFF_ELT(FILE, BODY, VALUE, REL) \
1979   ix86_output_addr_diff_elt ((FILE), (VALUE), (REL))
1980
1981 /* When we see %v, we will print the 'v' prefix if TARGET_AVX is true.  */
1982
1983 #define ASM_OUTPUT_AVX_PREFIX(STREAM, PTR)      \
1984 {                                               \
1985   if ((PTR)[0] == '%' && (PTR)[1] == 'v')       \
1986     (PTR) += TARGET_AVX ? 1 : 2;                \
1987 }
1988
1989 /* A C statement or statements which output an assembler instruction
1990    opcode to the stdio stream STREAM.  The macro-operand PTR is a
1991    variable of type `char *' which points to the opcode name in
1992    its "internal" form--the form that is written in the machine
1993    description.  */
1994
1995 #define ASM_OUTPUT_OPCODE(STREAM, PTR) \
1996   ASM_OUTPUT_AVX_PREFIX ((STREAM), (PTR))
1997
1998 /* A C statement to output to the stdio stream FILE an assembler
1999    command to pad the location counter to a multiple of 1<<LOG
2000    bytes if it is within MAX_SKIP bytes.  */
2001
2002 #ifdef HAVE_GAS_MAX_SKIP_P2ALIGN
2003 #undef  ASM_OUTPUT_MAX_SKIP_PAD
2004 #define ASM_OUTPUT_MAX_SKIP_PAD(FILE, LOG, MAX_SKIP)                    \
2005   if ((LOG) != 0)                                                       \
2006     {                                                                   \
2007       if ((MAX_SKIP) == 0)                                              \
2008         fprintf ((FILE), "\t.p2align %d\n", (LOG));                     \
2009       else                                                              \
2010         fprintf ((FILE), "\t.p2align %d,,%d\n", (LOG), (MAX_SKIP));     \
2011     }
2012 #endif
2013
2014 /* Write the extra assembler code needed to declare a function
2015    properly.  */
2016
2017 #undef ASM_OUTPUT_FUNCTION_LABEL
2018 #define ASM_OUTPUT_FUNCTION_LABEL(FILE, NAME, DECL) \
2019   ix86_asm_output_function_label (FILE, NAME, DECL)
2020
2021 /* Under some conditions we need jump tables in the text section,
2022    because the assembler cannot handle label differences between
2023    sections.  This is the case for x86_64 on Mach-O for example.  */
2024
2025 #define JUMP_TABLES_IN_TEXT_SECTION \
2026   (flag_pic && ((TARGET_MACHO && TARGET_64BIT) \
2027    || (!TARGET_64BIT && !HAVE_AS_GOTOFF_IN_DATA)))
2028
2029 /* Switch to init or fini section via SECTION_OP, emit a call to FUNC,
2030    and switch back.  For x86 we do this only to save a few bytes that
2031    would otherwise be unused in the text section.  */
2032 #define CRT_MKSTR2(VAL) #VAL
2033 #define CRT_MKSTR(x) CRT_MKSTR2(x)
2034
2035 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)              \
2036    asm (SECTION_OP "\n\t"                                       \
2037         "call " CRT_MKSTR(__USER_LABEL_PREFIX__) #FUNC "\n"     \
2038         TEXT_SECTION_ASM_OP);
2039 \f
2040 /* Which processor to tune code generation for.  */
2041
2042 enum processor_type
2043 {
2044   PROCESSOR_I386 = 0,                   /* 80386 */
2045   PROCESSOR_I486,                       /* 80486DX, 80486SX, 80486DX[24] */
2046   PROCESSOR_PENTIUM,
2047   PROCESSOR_PENTIUMPRO,
2048   PROCESSOR_GEODE,
2049   PROCESSOR_K6,
2050   PROCESSOR_ATHLON,
2051   PROCESSOR_PENTIUM4,
2052   PROCESSOR_K8,
2053   PROCESSOR_NOCONA,
2054   PROCESSOR_CORE2_32,
2055   PROCESSOR_CORE2_64,
2056   PROCESSOR_COREI7_32,
2057   PROCESSOR_COREI7_64,
2058   PROCESSOR_GENERIC32,
2059   PROCESSOR_GENERIC64,
2060   PROCESSOR_AMDFAM10,
2061   PROCESSOR_BDVER1,
2062   PROCESSOR_BDVER2,
2063   PROCESSOR_BTVER1,
2064   PROCESSOR_ATOM,
2065   PROCESSOR_max
2066 };
2067
2068 extern enum processor_type ix86_tune;
2069 extern enum processor_type ix86_arch;
2070
2071 /* Size of the RED_ZONE area.  */
2072 #define RED_ZONE_SIZE 128
2073 /* Reserved area of the red zone for temporaries.  */
2074 #define RED_ZONE_RESERVE 8
2075
2076 extern unsigned int ix86_preferred_stack_boundary;
2077 extern unsigned int ix86_incoming_stack_boundary;
2078
2079 /* Smallest class containing REGNO.  */
2080 extern enum reg_class const regclass_map[FIRST_PSEUDO_REGISTER];
2081
2082 enum ix86_fpcmp_strategy {
2083   IX86_FPCMP_SAHF,
2084   IX86_FPCMP_COMI,
2085   IX86_FPCMP_ARITH
2086 };
2087 \f
2088 /* To properly truncate FP values into integers, we need to set i387 control
2089    word.  We can't emit proper mode switching code before reload, as spills
2090    generated by reload may truncate values incorrectly, but we still can avoid
2091    redundant computation of new control word by the mode switching pass.
2092    The fldcw instructions are still emitted redundantly, but this is probably
2093    not going to be noticeable problem, as most CPUs do have fast path for
2094    the sequence.
2095
2096    The machinery is to emit simple truncation instructions and split them
2097    before reload to instructions having USEs of two memory locations that
2098    are filled by this code to old and new control word.
2099
2100    Post-reload pass may be later used to eliminate the redundant fildcw if
2101    needed.  */
2102
2103 enum ix86_entity
2104 {
2105   I387_TRUNC = 0,
2106   I387_FLOOR,
2107   I387_CEIL,
2108   I387_MASK_PM,
2109   MAX_386_ENTITIES
2110 };
2111
2112 enum ix86_stack_slot
2113 {
2114   SLOT_VIRTUAL = 0,
2115   SLOT_TEMP,
2116   SLOT_CW_STORED,
2117   SLOT_CW_TRUNC,
2118   SLOT_CW_FLOOR,
2119   SLOT_CW_CEIL,
2120   SLOT_CW_MASK_PM,
2121   MAX_386_STACK_LOCALS
2122 };
2123
2124 /* Define this macro if the port needs extra instructions inserted
2125    for mode switching in an optimizing compilation.  */
2126
2127 #define OPTIMIZE_MODE_SWITCHING(ENTITY) \
2128    ix86_optimize_mode_switching[(ENTITY)]
2129
2130 /* If you define `OPTIMIZE_MODE_SWITCHING', you have to define this as
2131    initializer for an array of integers.  Each initializer element N
2132    refers to an entity that needs mode switching, and specifies the
2133    number of different modes that might need to be set for this
2134    entity.  The position of the initializer in the initializer -
2135    starting counting at zero - determines the integer that is used to
2136    refer to the mode-switched entity in question.  */
2137
2138 #define NUM_MODES_FOR_MODE_SWITCHING \
2139    { I387_CW_ANY, I387_CW_ANY, I387_CW_ANY, I387_CW_ANY }
2140
2141 /* ENTITY is an integer specifying a mode-switched entity.  If
2142    `OPTIMIZE_MODE_SWITCHING' is defined, you must define this macro to
2143    return an integer value not larger than the corresponding element
2144    in `NUM_MODES_FOR_MODE_SWITCHING', to denote the mode that ENTITY
2145    must be switched into prior to the execution of INSN. */
2146
2147 #define MODE_NEEDED(ENTITY, I) ix86_mode_needed ((ENTITY), (I))
2148
2149 /* This macro specifies the order in which modes for ENTITY are
2150    processed.  0 is the highest priority.  */
2151
2152 #define MODE_PRIORITY_TO_MODE(ENTITY, N) (N)
2153
2154 /* Generate one or more insns to set ENTITY to MODE.  HARD_REG_LIVE
2155    is the set of hard registers live at the point where the insn(s)
2156    are to be inserted.  */
2157
2158 #define EMIT_MODE_SET(ENTITY, MODE, HARD_REGS_LIVE)                     \
2159   ((MODE) != I387_CW_ANY && (MODE) != I387_CW_UNINITIALIZED             \
2160    ? emit_i387_cw_initialization (MODE), 0                              \
2161    : 0)
2162
2163 \f
2164 /* Avoid renaming of stack registers, as doing so in combination with
2165    scheduling just increases amount of live registers at time and in
2166    the turn amount of fxch instructions needed.
2167
2168    ??? Maybe Pentium chips benefits from renaming, someone can try....  */
2169
2170 #define HARD_REGNO_RENAME_OK(SRC, TARGET)  \
2171   (! IN_RANGE ((SRC), FIRST_STACK_REG, LAST_STACK_REG))
2172
2173 \f
2174 #define FASTCALL_PREFIX '@'
2175 \f
2176 /* Machine specific frame tracking during prologue/epilogue generation.  */
2177
2178 #ifndef USED_FOR_TARGET
2179 struct GTY(()) machine_frame_state
2180 {
2181   /* This pair tracks the currently active CFA as reg+offset.  When reg
2182      is drap_reg, we don't bother trying to record here the real CFA when
2183      it might really be a DW_CFA_def_cfa_expression.  */
2184   rtx cfa_reg;
2185   HOST_WIDE_INT cfa_offset;
2186
2187   /* The current offset (canonically from the CFA) of ESP and EBP.
2188      When stack frame re-alignment is active, these may not be relative
2189      to the CFA.  However, in all cases they are relative to the offsets
2190      of the saved registers stored in ix86_frame.  */
2191   HOST_WIDE_INT sp_offset;
2192   HOST_WIDE_INT fp_offset;
2193
2194   /* The size of the red-zone that may be assumed for the purposes of
2195      eliding register restore notes in the epilogue.  This may be zero
2196      if no red-zone is in effect, or may be reduced from the real
2197      red-zone value by a maximum runtime stack re-alignment value.  */
2198   int red_zone_offset;
2199
2200   /* Indicate whether each of ESP, EBP or DRAP currently holds a valid
2201      value within the frame.  If false then the offset above should be
2202      ignored.  Note that DRAP, if valid, *always* points to the CFA and
2203      thus has an offset of zero.  */
2204   BOOL_BITFIELD sp_valid : 1;
2205   BOOL_BITFIELD fp_valid : 1;
2206   BOOL_BITFIELD drap_valid : 1;
2207
2208   /* Indicate whether the local stack frame has been re-aligned.  When
2209      set, the SP/FP offsets above are relative to the aligned frame
2210      and not the CFA.  */
2211   BOOL_BITFIELD realigned : 1;
2212 };
2213
2214 /* Private to winnt.c.  */
2215 struct seh_frame_state;
2216
2217 struct GTY(()) machine_function {
2218   struct stack_local_entry *stack_locals;
2219   const char *some_ld_name;
2220   int varargs_gpr_size;
2221   int varargs_fpr_size;
2222   int optimize_mode_switching[MAX_386_ENTITIES];
2223
2224   /* Number of saved registers USE_FAST_PROLOGUE_EPILOGUE
2225      has been computed for.  */
2226   int use_fast_prologue_epilogue_nregs;
2227
2228   /* For -fsplit-stack support: A stack local which holds a pointer to
2229      the stack arguments for a function with a variable number of
2230      arguments.  This is set at the start of the function and is used
2231      to initialize the overflow_arg_area field of the va_list
2232      structure.  */
2233   rtx split_stack_varargs_pointer;
2234
2235   /* This value is used for amd64 targets and specifies the current abi
2236      to be used. MS_ABI means ms abi. Otherwise SYSV_ABI means sysv abi.  */
2237   ENUM_BITFIELD(calling_abi) call_abi : 8;
2238
2239   /* Nonzero if the function accesses a previous frame.  */
2240   BOOL_BITFIELD accesses_prev_frame : 1;
2241
2242   /* Nonzero if the function requires a CLD in the prologue.  */
2243   BOOL_BITFIELD needs_cld : 1;
2244
2245   /* Set by ix86_compute_frame_layout and used by prologue/epilogue
2246      expander to determine the style used.  */
2247   BOOL_BITFIELD use_fast_prologue_epilogue : 1;
2248
2249   /* If true, the current function needs the default PIC register, not
2250      an alternate register (on x86) and must not use the red zone (on
2251      x86_64), even if it's a leaf function.  We don't want the
2252      function to be regarded as non-leaf because TLS calls need not
2253      affect register allocation.  This flag is set when a TLS call
2254      instruction is expanded within a function, and never reset, even
2255      if all such instructions are optimized away.  Use the
2256      ix86_current_function_calls_tls_descriptor macro for a better
2257      approximation.  */
2258   BOOL_BITFIELD tls_descriptor_call_expanded_p : 1;
2259
2260   /* If true, the current function has a STATIC_CHAIN is placed on the
2261      stack below the return address.  */
2262   BOOL_BITFIELD static_chain_on_stack : 1;
2263
2264   /* Nonzero if caller passes 256bit AVX modes.  */
2265   BOOL_BITFIELD caller_pass_avx256_p : 1;
2266
2267   /* Nonzero if caller returns 256bit AVX modes.  */
2268   BOOL_BITFIELD caller_return_avx256_p : 1;
2269
2270   /* Nonzero if the current callee passes 256bit AVX modes.  */
2271   BOOL_BITFIELD callee_pass_avx256_p : 1;
2272
2273   /* Nonzero if the current callee returns 256bit AVX modes.  */
2274   BOOL_BITFIELD callee_return_avx256_p : 1;
2275
2276   /* Nonzero if rescan vzerouppers in the current function is needed.  */
2277   BOOL_BITFIELD rescan_vzeroupper_p : 1;
2278
2279   /* During prologue/epilogue generation, the current frame state.
2280      Otherwise, the frame state at the end of the prologue.  */
2281   struct machine_frame_state fs;
2282
2283   /* During SEH output, this is non-null.  */
2284   struct seh_frame_state * GTY((skip(""))) seh;
2285 };
2286 #endif
2287
2288 #define ix86_stack_locals (cfun->machine->stack_locals)
2289 #define ix86_varargs_gpr_size (cfun->machine->varargs_gpr_size)
2290 #define ix86_varargs_fpr_size (cfun->machine->varargs_fpr_size)
2291 #define ix86_optimize_mode_switching (cfun->machine->optimize_mode_switching)
2292 #define ix86_current_function_needs_cld (cfun->machine->needs_cld)
2293 #define ix86_tls_descriptor_calls_expanded_in_cfun \
2294   (cfun->machine->tls_descriptor_call_expanded_p)
2295 /* Since tls_descriptor_call_expanded is not cleared, even if all TLS
2296    calls are optimized away, we try to detect cases in which it was
2297    optimized away.  Since such instructions (use (reg REG_SP)), we can
2298    verify whether there's any such instruction live by testing that
2299    REG_SP is live.  */
2300 #define ix86_current_function_calls_tls_descriptor \
2301   (ix86_tls_descriptor_calls_expanded_in_cfun && df_regs_ever_live_p (SP_REG))
2302 #define ix86_static_chain_on_stack (cfun->machine->static_chain_on_stack)
2303
2304 /* Control behavior of x86_file_start.  */
2305 #define X86_FILE_START_VERSION_DIRECTIVE false
2306 #define X86_FILE_START_FLTUSED false
2307
2308 /* Flag to mark data that is in the large address area.  */
2309 #define SYMBOL_FLAG_FAR_ADDR            (SYMBOL_FLAG_MACH_DEP << 0)
2310 #define SYMBOL_REF_FAR_ADDR_P(X)        \
2311         ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_FAR_ADDR) != 0)
2312
2313 /* Flags to mark dllimport/dllexport.  Used by PE ports, but handy to
2314    have defined always, to avoid ifdefing.  */
2315 #define SYMBOL_FLAG_DLLIMPORT           (SYMBOL_FLAG_MACH_DEP << 1)
2316 #define SYMBOL_REF_DLLIMPORT_P(X) \
2317         ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_DLLIMPORT) != 0)
2318
2319 #define SYMBOL_FLAG_DLLEXPORT           (SYMBOL_FLAG_MACH_DEP << 2)
2320 #define SYMBOL_REF_DLLEXPORT_P(X) \
2321         ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_DLLEXPORT) != 0)
2322
2323 extern void debug_ready_dispatch (void);
2324 extern void debug_dispatch_window (int);
2325
2326 /* The value at zero is only defined for the BMI instructions
2327    LZCNT and TZCNT, not the BSR/BSF insns in the original isa.  */
2328 #define CTZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
2329         ((VALUE) = GET_MODE_BITSIZE (MODE), TARGET_BMI)
2330 #define CLZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
2331         ((VALUE) = GET_MODE_BITSIZE (MODE), TARGET_LZCNT)
2332
2333
2334 /* Flags returned by ix86_get_callcvt ().  */
2335 #define IX86_CALLCVT_CDECL      0x1
2336 #define IX86_CALLCVT_STDCALL    0x2
2337 #define IX86_CALLCVT_FASTCALL   0x4
2338 #define IX86_CALLCVT_THISCALL   0x8
2339 #define IX86_CALLCVT_REGPARM    0x10
2340 #define IX86_CALLCVT_SSEREGPARM 0x20
2341
2342 #define IX86_BASE_CALLCVT(FLAGS) \
2343         ((FLAGS) & (IX86_CALLCVT_CDECL | IX86_CALLCVT_STDCALL \
2344                     | IX86_CALLCVT_FASTCALL | IX86_CALLCVT_THISCALL))
2345
2346 #define RECIP_MASK_NONE         0x00
2347 #define RECIP_MASK_DIV          0x01
2348 #define RECIP_MASK_SQRT         0x02
2349 #define RECIP_MASK_VEC_DIV      0x04
2350 #define RECIP_MASK_VEC_SQRT     0x08
2351 #define RECIP_MASK_ALL  (RECIP_MASK_DIV | RECIP_MASK_SQRT \
2352                          | RECIP_MASK_VEC_DIV | RECIP_MASK_VEC_SQRT)
2353 #define RECIP_MASK_DEFAULT (RECIP_MASK_VEC_DIV | RECIP_MASK_VEC_SQRT)
2354
2355 #define TARGET_RECIP_DIV        ((recip_mask & RECIP_MASK_DIV) != 0)
2356 #define TARGET_RECIP_SQRT       ((recip_mask & RECIP_MASK_SQRT) != 0)
2357 #define TARGET_RECIP_VEC_DIV    ((recip_mask & RECIP_MASK_VEC_DIV) != 0)
2358 #define TARGET_RECIP_VEC_SQRT   ((recip_mask & RECIP_MASK_VEC_SQRT) != 0)
2359
2360 /*
2361 Local variables:
2362 version-control: t
2363 End:
2364 */