OSDN Git Service

Revert:
[pf3gnuchains/gcc-fork.git] / gcc / config / i386 / i386.h
1 /* Definitions of target machine for GCC for IA-32.
2    Copyright (C) 1988, 1992, 1994, 1995, 1996, 1997, 1998, 1999, 2000,
3    2001, 2002, 2003, 2004, 2005, 2006, 2007
4    Free Software Foundation, Inc.
5
6 This file is part of GCC.
7
8 GCC is free software; you can redistribute it and/or modify
9 it under the terms of the GNU General Public License as published by
10 the Free Software Foundation; either version 3, or (at your option)
11 any later version.
12
13 GCC is distributed in the hope that it will be useful,
14 but WITHOUT ANY WARRANTY; without even the implied warranty of
15 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16 GNU General Public License for more details.
17
18 You should have received a copy of the GNU General Public License
19 along with GCC; see the file COPYING3.  If not see
20 <http://www.gnu.org/licenses/>.  */
21
22 /* The purpose of this file is to define the characteristics of the i386,
23    independent of assembler syntax or operating system.
24
25    Three other files build on this one to describe a specific assembler syntax:
26    bsd386.h, att386.h, and sun386.h.
27
28    The actual tm.h file for a particular system should include
29    this file, and then the file for the appropriate assembler syntax.
30
31    Many macros that specify assembler syntax are omitted entirely from
32    this file because they really belong in the files for particular
33    assemblers.  These include RP, IP, LPREFIX, PUT_OP_SIZE, USE_STAR,
34    ADDR_BEG, ADDR_END, PRINT_IREG, PRINT_SCALE, PRINT_B_I_S, and many
35    that start with ASM_ or end in ASM_OP.  */
36
37 /* Redefines for option macros.  */
38
39 #define TARGET_64BIT    OPTION_ISA_64BIT
40 #define TARGET_MMX      OPTION_ISA_MMX
41 #define TARGET_3DNOW    OPTION_ISA_3DNOW
42 #define TARGET_3DNOW_A  OPTION_ISA_3DNOW_A
43 #define TARGET_SSE      OPTION_ISA_SSE
44 #define TARGET_SSE2     OPTION_ISA_SSE2
45 #define TARGET_SSE3     OPTION_ISA_SSE3
46 #define TARGET_SSSE3    OPTION_ISA_SSSE3
47 #define TARGET_SSE4_1   OPTION_ISA_SSE4_1
48 #define TARGET_SSE4_2   OPTION_ISA_SSE4_2
49 #define TARGET_SSE4A    OPTION_ISA_SSE4A
50 #define TARGET_SSE5     OPTION_ISA_SSE5
51 #define TARGET_ROUND    OPTION_ISA_ROUND
52
53 /* SSE5 and SSE4.1 define the same round instructions */
54 #define OPTION_MASK_ISA_ROUND   (OPTION_MASK_ISA_SSE4_1 | OPTION_MASK_ISA_SSE5)
55 #define OPTION_ISA_ROUND        ((ix86_isa_flags & OPTION_MASK_ISA_ROUND) != 0)
56
57 #include "config/vxworks-dummy.h"
58
59 /* Algorithm to expand string function with.  */
60 enum stringop_alg
61 {
62    no_stringop,
63    libcall,
64    rep_prefix_1_byte,
65    rep_prefix_4_byte,
66    rep_prefix_8_byte,
67    loop_1_byte,
68    loop,
69    unrolled_loop
70 };
71
72 #define NAX_STRINGOP_ALGS 4
73
74 /* Specify what algorithm to use for stringops on known size.
75    When size is unknown, the UNKNOWN_SIZE alg is used.  When size is
76    known at compile time or estimated via feedback, the SIZE array
77    is walked in order until MAX is greater then the estimate (or -1
78    means infinity).  Corresponding ALG is used then.
79    For example initializer:
80     {{256, loop}, {-1, rep_prefix_4_byte}}
81    will use loop for blocks smaller or equal to 256 bytes, rep prefix will
82    be used otherwise.  */
83 struct stringop_algs
84 {
85   const enum stringop_alg unknown_size;
86   const struct stringop_strategy {
87     const int max;
88     const enum stringop_alg alg;
89   } size [NAX_STRINGOP_ALGS];
90 };
91
92 /* Define the specific costs for a given cpu */
93
94 struct processor_costs {
95   const int add;                /* cost of an add instruction */
96   const int lea;                /* cost of a lea instruction */
97   const int shift_var;          /* variable shift costs */
98   const int shift_const;        /* constant shift costs */
99   const int mult_init[5];       /* cost of starting a multiply
100                                    in QImode, HImode, SImode, DImode, TImode*/
101   const int mult_bit;           /* cost of multiply per each bit set */
102   const int divide[5];          /* cost of a divide/mod
103                                    in QImode, HImode, SImode, DImode, TImode*/
104   int movsx;                    /* The cost of movsx operation.  */
105   int movzx;                    /* The cost of movzx operation.  */
106   const int large_insn;         /* insns larger than this cost more */
107   const int move_ratio;         /* The threshold of number of scalar
108                                    memory-to-memory move insns.  */
109   const int movzbl_load;        /* cost of loading using movzbl */
110   const int int_load[3];        /* cost of loading integer registers
111                                    in QImode, HImode and SImode relative
112                                    to reg-reg move (2).  */
113   const int int_store[3];       /* cost of storing integer register
114                                    in QImode, HImode and SImode */
115   const int fp_move;            /* cost of reg,reg fld/fst */
116   const int fp_load[3];         /* cost of loading FP register
117                                    in SFmode, DFmode and XFmode */
118   const int fp_store[3];        /* cost of storing FP register
119                                    in SFmode, DFmode and XFmode */
120   const int mmx_move;           /* cost of moving MMX register.  */
121   const int mmx_load[2];        /* cost of loading MMX register
122                                    in SImode and DImode */
123   const int mmx_store[2];       /* cost of storing MMX register
124                                    in SImode and DImode */
125   const int sse_move;           /* cost of moving SSE register.  */
126   const int sse_load[3];        /* cost of loading SSE register
127                                    in SImode, DImode and TImode*/
128   const int sse_store[3];       /* cost of storing SSE register
129                                    in SImode, DImode and TImode*/
130   const int mmxsse_to_integer;  /* cost of moving mmxsse register to
131                                    integer and vice versa.  */
132   const int l1_cache_size;      /* size of l1 cache, in kilobytes.  */
133   const int l2_cache_size;      /* size of l2 cache, in kilobytes.  */
134   const int prefetch_block;     /* bytes moved to cache for prefetch.  */
135   const int simultaneous_prefetches; /* number of parallel prefetch
136                                    operations.  */
137   const int branch_cost;        /* Default value for BRANCH_COST.  */
138   const int fadd;               /* cost of FADD and FSUB instructions.  */
139   const int fmul;               /* cost of FMUL instruction.  */
140   const int fdiv;               /* cost of FDIV instruction.  */
141   const int fabs;               /* cost of FABS instruction.  */
142   const int fchs;               /* cost of FCHS instruction.  */
143   const int fsqrt;              /* cost of FSQRT instruction.  */
144                                 /* Specify what algorithm
145                                    to use for stringops on unknown size.  */
146   struct stringop_algs memcpy[2], memset[2];
147   const int scalar_stmt_cost;   /* Cost of any scalar operation, excluding
148                                    load and store.  */
149   const int scalar_load_cost;   /* Cost of scalar load.  */
150   const int scalar_store_cost;  /* Cost of scalar store.  */
151   const int vec_stmt_cost;      /* Cost of any vector operation, excluding
152                                    load, store, vector-to-scalar and
153                                    scalar-to-vector operation.  */
154   const int vec_to_scalar_cost;    /* Cost of vect-to-scalar operation.  */
155   const int scalar_to_vec_cost;    /* Cost of scalar-to-vector operation.  */
156   const int vec_align_load_cost;   /* Cost of aligned vector load.  */
157   const int vec_unalign_load_cost; /* Cost of unaligned vector load.  */
158   const int vec_store_cost;        /* Cost of vector store.  */
159   const int cond_taken_branch_cost;    /* Cost of taken branch for vectorizer
160                                           cost model.  */
161   const int cond_not_taken_branch_cost;/* Cost of not taken branch for
162                                           vectorizer cost model.  */
163 };
164
165 extern const struct processor_costs *ix86_cost;
166
167 /* Macros used in the machine description to test the flags.  */
168
169 /* configure can arrange to make this 2, to force a 486.  */
170
171 #ifndef TARGET_CPU_DEFAULT
172 #define TARGET_CPU_DEFAULT TARGET_CPU_DEFAULT_generic
173 #endif
174
175 #ifndef TARGET_FPMATH_DEFAULT
176 #define TARGET_FPMATH_DEFAULT \
177   (TARGET_64BIT && TARGET_SSE ? FPMATH_SSE : FPMATH_387)
178 #endif
179
180 #define TARGET_FLOAT_RETURNS_IN_80387 TARGET_FLOAT_RETURNS
181
182 /* 64bit Sledgehammer mode.  For libgcc2 we make sure this is a
183    compile-time constant.  */
184 #ifdef IN_LIBGCC2
185 #undef TARGET_64BIT
186 #ifdef __x86_64__
187 #define TARGET_64BIT 1
188 #else
189 #define TARGET_64BIT 0
190 #endif
191 #else
192 #ifndef TARGET_BI_ARCH
193 #undef TARGET_64BIT
194 #if TARGET_64BIT_DEFAULT
195 #define TARGET_64BIT 1
196 #else
197 #define TARGET_64BIT 0
198 #endif
199 #endif
200 #endif
201
202 #define HAS_LONG_COND_BRANCH 1
203 #define HAS_LONG_UNCOND_BRANCH 1
204
205 #define TARGET_386 (ix86_tune == PROCESSOR_I386)
206 #define TARGET_486 (ix86_tune == PROCESSOR_I486)
207 #define TARGET_PENTIUM (ix86_tune == PROCESSOR_PENTIUM)
208 #define TARGET_PENTIUMPRO (ix86_tune == PROCESSOR_PENTIUMPRO)
209 #define TARGET_GEODE (ix86_tune == PROCESSOR_GEODE)
210 #define TARGET_K6 (ix86_tune == PROCESSOR_K6)
211 #define TARGET_ATHLON (ix86_tune == PROCESSOR_ATHLON)
212 #define TARGET_PENTIUM4 (ix86_tune == PROCESSOR_PENTIUM4)
213 #define TARGET_K8 (ix86_tune == PROCESSOR_K8)
214 #define TARGET_ATHLON_K8 (TARGET_K8 || TARGET_ATHLON)
215 #define TARGET_NOCONA (ix86_tune == PROCESSOR_NOCONA)
216 #define TARGET_CORE2 (ix86_tune == PROCESSOR_CORE2)
217 #define TARGET_GENERIC32 (ix86_tune == PROCESSOR_GENERIC32)
218 #define TARGET_GENERIC64 (ix86_tune == PROCESSOR_GENERIC64)
219 #define TARGET_GENERIC (TARGET_GENERIC32 || TARGET_GENERIC64)
220 #define TARGET_AMDFAM10 (ix86_tune == PROCESSOR_AMDFAM10)
221
222 /* Feature tests against the various tunings.  */
223 enum ix86_tune_indices {
224   X86_TUNE_USE_LEAVE,
225   X86_TUNE_PUSH_MEMORY,
226   X86_TUNE_ZERO_EXTEND_WITH_AND,
227   X86_TUNE_USE_BIT_TEST,
228   X86_TUNE_UNROLL_STRLEN,
229   X86_TUNE_DEEP_BRANCH_PREDICTION,
230   X86_TUNE_BRANCH_PREDICTION_HINTS,
231   X86_TUNE_DOUBLE_WITH_ADD,
232   X86_TUNE_USE_SAHF,
233   X86_TUNE_MOVX,
234   X86_TUNE_PARTIAL_REG_STALL,
235   X86_TUNE_PARTIAL_FLAG_REG_STALL,
236   X86_TUNE_USE_HIMODE_FIOP,
237   X86_TUNE_USE_SIMODE_FIOP,
238   X86_TUNE_USE_MOV0,
239   X86_TUNE_USE_CLTD,
240   X86_TUNE_USE_XCHGB,
241   X86_TUNE_SPLIT_LONG_MOVES,
242   X86_TUNE_READ_MODIFY_WRITE,
243   X86_TUNE_READ_MODIFY,
244   X86_TUNE_PROMOTE_QIMODE,
245   X86_TUNE_FAST_PREFIX,
246   X86_TUNE_SINGLE_STRINGOP,
247   X86_TUNE_QIMODE_MATH,
248   X86_TUNE_HIMODE_MATH,
249   X86_TUNE_PROMOTE_QI_REGS,
250   X86_TUNE_PROMOTE_HI_REGS,
251   X86_TUNE_ADD_ESP_4,
252   X86_TUNE_ADD_ESP_8,
253   X86_TUNE_SUB_ESP_4,
254   X86_TUNE_SUB_ESP_8,
255   X86_TUNE_INTEGER_DFMODE_MOVES,
256   X86_TUNE_PARTIAL_REG_DEPENDENCY,
257   X86_TUNE_SSE_PARTIAL_REG_DEPENDENCY,
258   X86_TUNE_SSE_UNALIGNED_MOVE_OPTIMAL,
259   X86_TUNE_SSE_SPLIT_REGS,
260   X86_TUNE_SSE_TYPELESS_STORES,
261   X86_TUNE_SSE_LOAD0_BY_PXOR,
262   X86_TUNE_MEMORY_MISMATCH_STALL,
263   X86_TUNE_PROLOGUE_USING_MOVE,
264   X86_TUNE_EPILOGUE_USING_MOVE,
265   X86_TUNE_SHIFT1,
266   X86_TUNE_USE_FFREEP,
267   X86_TUNE_INTER_UNIT_MOVES,
268   X86_TUNE_INTER_UNIT_CONVERSIONS,
269   X86_TUNE_FOUR_JUMP_LIMIT,
270   X86_TUNE_SCHEDULE,
271   X86_TUNE_USE_BT,
272   X86_TUNE_USE_INCDEC,
273   X86_TUNE_PAD_RETURNS,
274   X86_TUNE_EXT_80387_CONSTANTS,
275   X86_TUNE_SHORTEN_X87_SSE,
276   X86_TUNE_AVOID_VECTOR_DECODE,
277   X86_TUNE_PROMOTE_HIMODE_IMUL,
278   X86_TUNE_SLOW_IMUL_IMM32_MEM,
279   X86_TUNE_SLOW_IMUL_IMM8,
280   X86_TUNE_MOVE_M1_VIA_OR,
281   X86_TUNE_NOT_UNPAIRABLE,
282   X86_TUNE_NOT_VECTORMODE,
283   X86_TUNE_USE_VECTOR_CONVERTS,
284
285   X86_TUNE_LAST
286 };
287
288 extern unsigned int ix86_tune_features[X86_TUNE_LAST];
289
290 #define TARGET_USE_LEAVE        ix86_tune_features[X86_TUNE_USE_LEAVE]
291 #define TARGET_PUSH_MEMORY      ix86_tune_features[X86_TUNE_PUSH_MEMORY]
292 #define TARGET_ZERO_EXTEND_WITH_AND \
293         ix86_tune_features[X86_TUNE_ZERO_EXTEND_WITH_AND]
294 #define TARGET_USE_BIT_TEST     ix86_tune_features[X86_TUNE_USE_BIT_TEST]
295 #define TARGET_UNROLL_STRLEN    ix86_tune_features[X86_TUNE_UNROLL_STRLEN]
296 #define TARGET_DEEP_BRANCH_PREDICTION \
297         ix86_tune_features[X86_TUNE_DEEP_BRANCH_PREDICTION]
298 #define TARGET_BRANCH_PREDICTION_HINTS \
299         ix86_tune_features[X86_TUNE_BRANCH_PREDICTION_HINTS]
300 #define TARGET_DOUBLE_WITH_ADD  ix86_tune_features[X86_TUNE_DOUBLE_WITH_ADD]
301 #define TARGET_USE_SAHF         ix86_tune_features[X86_TUNE_USE_SAHF]
302 #define TARGET_MOVX             ix86_tune_features[X86_TUNE_MOVX]
303 #define TARGET_PARTIAL_REG_STALL ix86_tune_features[X86_TUNE_PARTIAL_REG_STALL]
304 #define TARGET_PARTIAL_FLAG_REG_STALL \
305         ix86_tune_features[X86_TUNE_PARTIAL_FLAG_REG_STALL]
306 #define TARGET_USE_HIMODE_FIOP  ix86_tune_features[X86_TUNE_USE_HIMODE_FIOP]
307 #define TARGET_USE_SIMODE_FIOP  ix86_tune_features[X86_TUNE_USE_SIMODE_FIOP]
308 #define TARGET_USE_MOV0         ix86_tune_features[X86_TUNE_USE_MOV0]
309 #define TARGET_USE_CLTD         ix86_tune_features[X86_TUNE_USE_CLTD]
310 #define TARGET_USE_XCHGB        ix86_tune_features[X86_TUNE_USE_XCHGB]
311 #define TARGET_SPLIT_LONG_MOVES ix86_tune_features[X86_TUNE_SPLIT_LONG_MOVES]
312 #define TARGET_READ_MODIFY_WRITE ix86_tune_features[X86_TUNE_READ_MODIFY_WRITE]
313 #define TARGET_READ_MODIFY      ix86_tune_features[X86_TUNE_READ_MODIFY]
314 #define TARGET_PROMOTE_QImode   ix86_tune_features[X86_TUNE_PROMOTE_QIMODE]
315 #define TARGET_FAST_PREFIX      ix86_tune_features[X86_TUNE_FAST_PREFIX]
316 #define TARGET_SINGLE_STRINGOP  ix86_tune_features[X86_TUNE_SINGLE_STRINGOP]
317 #define TARGET_QIMODE_MATH      ix86_tune_features[X86_TUNE_QIMODE_MATH]
318 #define TARGET_HIMODE_MATH      ix86_tune_features[X86_TUNE_HIMODE_MATH]
319 #define TARGET_PROMOTE_QI_REGS  ix86_tune_features[X86_TUNE_PROMOTE_QI_REGS]
320 #define TARGET_PROMOTE_HI_REGS  ix86_tune_features[X86_TUNE_PROMOTE_HI_REGS]
321 #define TARGET_ADD_ESP_4        ix86_tune_features[X86_TUNE_ADD_ESP_4]
322 #define TARGET_ADD_ESP_8        ix86_tune_features[X86_TUNE_ADD_ESP_8]
323 #define TARGET_SUB_ESP_4        ix86_tune_features[X86_TUNE_SUB_ESP_4]
324 #define TARGET_SUB_ESP_8        ix86_tune_features[X86_TUNE_SUB_ESP_8]
325 #define TARGET_INTEGER_DFMODE_MOVES \
326         ix86_tune_features[X86_TUNE_INTEGER_DFMODE_MOVES]
327 #define TARGET_PARTIAL_REG_DEPENDENCY \
328         ix86_tune_features[X86_TUNE_PARTIAL_REG_DEPENDENCY]
329 #define TARGET_SSE_PARTIAL_REG_DEPENDENCY \
330         ix86_tune_features[X86_TUNE_SSE_PARTIAL_REG_DEPENDENCY]
331 #define TARGET_SSE_UNALIGNED_MOVE_OPTIMAL \
332         ix86_tune_features[X86_TUNE_SSE_UNALIGNED_MOVE_OPTIMAL]
333 #define TARGET_SSE_SPLIT_REGS   ix86_tune_features[X86_TUNE_SSE_SPLIT_REGS]
334 #define TARGET_SSE_TYPELESS_STORES \
335         ix86_tune_features[X86_TUNE_SSE_TYPELESS_STORES]
336 #define TARGET_SSE_LOAD0_BY_PXOR ix86_tune_features[X86_TUNE_SSE_LOAD0_BY_PXOR]
337 #define TARGET_MEMORY_MISMATCH_STALL \
338         ix86_tune_features[X86_TUNE_MEMORY_MISMATCH_STALL]
339 #define TARGET_PROLOGUE_USING_MOVE \
340         ix86_tune_features[X86_TUNE_PROLOGUE_USING_MOVE]
341 #define TARGET_EPILOGUE_USING_MOVE \
342         ix86_tune_features[X86_TUNE_EPILOGUE_USING_MOVE]
343 #define TARGET_SHIFT1           ix86_tune_features[X86_TUNE_SHIFT1]
344 #define TARGET_USE_FFREEP       ix86_tune_features[X86_TUNE_USE_FFREEP]
345 #define TARGET_INTER_UNIT_MOVES ix86_tune_features[X86_TUNE_INTER_UNIT_MOVES]
346 #define TARGET_INTER_UNIT_CONVERSIONS\
347         ix86_tune_features[X86_TUNE_INTER_UNIT_CONVERSIONS]
348 #define TARGET_FOUR_JUMP_LIMIT  ix86_tune_features[X86_TUNE_FOUR_JUMP_LIMIT]
349 #define TARGET_SCHEDULE         ix86_tune_features[X86_TUNE_SCHEDULE]
350 #define TARGET_USE_BT           ix86_tune_features[X86_TUNE_USE_BT]
351 #define TARGET_USE_INCDEC       ix86_tune_features[X86_TUNE_USE_INCDEC]
352 #define TARGET_PAD_RETURNS      ix86_tune_features[X86_TUNE_PAD_RETURNS]
353 #define TARGET_EXT_80387_CONSTANTS \
354         ix86_tune_features[X86_TUNE_EXT_80387_CONSTANTS]
355 #define TARGET_SHORTEN_X87_SSE  ix86_tune_features[X86_TUNE_SHORTEN_X87_SSE]
356 #define TARGET_AVOID_VECTOR_DECODE \
357         ix86_tune_features[X86_TUNE_AVOID_VECTOR_DECODE]
358 #define TARGET_TUNE_PROMOTE_HIMODE_IMUL \
359         ix86_tune_features[X86_TUNE_PROMOTE_HIMODE_IMUL]
360 #define TARGET_SLOW_IMUL_IMM32_MEM \
361         ix86_tune_features[X86_TUNE_SLOW_IMUL_IMM32_MEM]
362 #define TARGET_SLOW_IMUL_IMM8   ix86_tune_features[X86_TUNE_SLOW_IMUL_IMM8]
363 #define TARGET_MOVE_M1_VIA_OR   ix86_tune_features[X86_TUNE_MOVE_M1_VIA_OR]
364 #define TARGET_NOT_UNPAIRABLE   ix86_tune_features[X86_TUNE_NOT_UNPAIRABLE]
365 #define TARGET_NOT_VECTORMODE   ix86_tune_features[X86_TUNE_NOT_VECTORMODE]
366 #define TARGET_USE_VECTOR_CONVERTS ix86_tune_features[X86_TUNE_USE_VECTOR_CONVERTS]
367
368 /* Feature tests against the various architecture variations.  */
369 enum ix86_arch_indices {
370   X86_ARCH_CMOVE,               /* || TARGET_SSE */
371   X86_ARCH_CMPXCHG,
372   X86_ARCH_CMPXCHG8B,
373   X86_ARCH_XADD,
374   X86_ARCH_BSWAP,
375
376   X86_ARCH_LAST
377 };
378
379 extern unsigned int ix86_arch_features[X86_ARCH_LAST];
380
381 #define TARGET_CMOVE            ix86_arch_features[X86_ARCH_CMOVE]
382 #define TARGET_CMPXCHG          ix86_arch_features[X86_ARCH_CMPXCHG]
383 #define TARGET_CMPXCHG8B        ix86_arch_features[X86_ARCH_CMPXCHG8B]
384 #define TARGET_XADD             ix86_arch_features[X86_ARCH_XADD]
385 #define TARGET_BSWAP            ix86_arch_features[X86_ARCH_BSWAP]
386
387 #define TARGET_FISTTP           (TARGET_SSE3 && TARGET_80387)
388
389 extern int x86_prefetch_sse;
390
391 #define TARGET_ABM              x86_abm
392 #define TARGET_CMPXCHG16B       x86_cmpxchg16b
393 #define TARGET_POPCNT           x86_popcnt
394 #define TARGET_PREFETCH_SSE     x86_prefetch_sse
395 #define TARGET_SAHF             x86_sahf
396 #define TARGET_RECIP            x86_recip
397 #define TARGET_FUSED_MADD       x86_fused_muladd
398 #define TARGET_AES              (TARGET_SSE2 && x86_aes)
399 #define TARGET_PCLMUL           (TARGET_SSE2 && x86_pclmul)
400
401 #define ASSEMBLER_DIALECT       (ix86_asm_dialect)
402
403 #define TARGET_SSE_MATH         ((ix86_fpmath & FPMATH_SSE) != 0)
404 #define TARGET_MIX_SSE_I387 \
405  ((ix86_fpmath & (FPMATH_SSE | FPMATH_387)) == (FPMATH_SSE | FPMATH_387))
406
407 #define TARGET_GNU_TLS          (ix86_tls_dialect == TLS_DIALECT_GNU)
408 #define TARGET_GNU2_TLS         (ix86_tls_dialect == TLS_DIALECT_GNU2)
409 #define TARGET_ANY_GNU_TLS      (TARGET_GNU_TLS || TARGET_GNU2_TLS)
410 #define TARGET_SUN_TLS          (ix86_tls_dialect == TLS_DIALECT_SUN)
411
412 extern int ix86_isa_flags;
413
414 #ifndef TARGET_64BIT_DEFAULT
415 #define TARGET_64BIT_DEFAULT 0
416 #endif
417 #ifndef TARGET_TLS_DIRECT_SEG_REFS_DEFAULT
418 #define TARGET_TLS_DIRECT_SEG_REFS_DEFAULT 0
419 #endif
420
421 /* Fence to use after loop using storent.  */
422
423 extern tree x86_mfence;
424 #define FENCE_FOLLOWING_MOVNT x86_mfence
425
426 /* Once GDB has been enhanced to deal with functions without frame
427    pointers, we can change this to allow for elimination of
428    the frame pointer in leaf functions.  */
429 #define TARGET_DEFAULT 0
430
431 /* Extra bits to force.  */
432 #define TARGET_SUBTARGET_DEFAULT 0
433 #define TARGET_SUBTARGET_ISA_DEFAULT 0
434
435 /* Extra bits to force on w/ 32-bit mode.  */
436 #define TARGET_SUBTARGET32_DEFAULT 0
437 #define TARGET_SUBTARGET32_ISA_DEFAULT 0
438
439 /* Extra bits to force on w/ 64-bit mode.  */
440 #define TARGET_SUBTARGET64_DEFAULT 0
441 #define TARGET_SUBTARGET64_ISA_DEFAULT 0
442
443 /* This is not really a target flag, but is done this way so that
444    it's analogous to similar code for Mach-O on PowerPC.  darwin.h
445    redefines this to 1.  */
446 #define TARGET_MACHO 0
447
448 /* Likewise, for the Windows 64-bit ABI.  */
449 #define TARGET_64BIT_MS_ABI 0
450
451 /* Subtargets may reset this to 1 in order to enable 96-bit long double
452    with the rounding mode forced to 53 bits.  */
453 #define TARGET_96_ROUND_53_LONG_DOUBLE 0
454
455 /* Sometimes certain combinations of command options do not make
456    sense on a particular target machine.  You can define a macro
457    `OVERRIDE_OPTIONS' to take account of this.  This macro, if
458    defined, is executed once just after all the command options have
459    been parsed.
460
461    Don't use this macro to turn on various extra optimizations for
462    `-O'.  That is what `OPTIMIZATION_OPTIONS' is for.  */
463
464 #define OVERRIDE_OPTIONS override_options ()
465
466 /* Define this to change the optimizations performed by default.  */
467 #define OPTIMIZATION_OPTIONS(LEVEL, SIZE) \
468   optimization_options ((LEVEL), (SIZE))
469
470 /* -march=native handling only makes sense with compiler running on
471    an x86 or x86_64 chip.  If changing this condition, also change
472    the condition in driver-i386.c.  */
473 #if defined(__i386__) || defined(__x86_64__)
474 /* In driver-i386.c.  */
475 extern const char *host_detect_local_cpu (int argc, const char **argv);
476 #define EXTRA_SPEC_FUNCTIONS \
477   { "local_cpu_detect", host_detect_local_cpu },
478 #define HAVE_LOCAL_CPU_DETECT
479 #endif
480
481 /* Support for configure-time defaults of some command line options.
482    The order here is important so that -march doesn't squash the
483    tune or cpu values.  */
484 #define OPTION_DEFAULT_SPECS                                       \
485   {"tune", "%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}" }, \
486   {"cpu", "%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}" },  \
487   {"arch", "%{!march=*:-march=%(VALUE)}"}
488
489 /* Specs for the compiler proper */
490
491 #ifndef CC1_CPU_SPEC
492 #define CC1_CPU_SPEC_1 "\
493 %{mcpu=*:-mtune=%* \
494 %n`-mcpu=' is deprecated. Use `-mtune=' or '-march=' instead.\n} \
495 %<mcpu=* \
496 %{mintel-syntax:-masm=intel \
497 %n`-mintel-syntax' is deprecated. Use `-masm=intel' instead.\n} \
498 %{mno-intel-syntax:-masm=att \
499 %n`-mno-intel-syntax' is deprecated. Use `-masm=att' instead.\n}"
500
501 #ifndef HAVE_LOCAL_CPU_DETECT
502 #define CC1_CPU_SPEC CC1_CPU_SPEC_1
503 #else
504 #define CC1_CPU_SPEC CC1_CPU_SPEC_1 \
505 "%{march=native:%<march=native %:local_cpu_detect(arch) \
506   %{!mtune=*:%<mtune=native %:local_cpu_detect(tune)}} \
507 %{mtune=native:%<mtune=native %:local_cpu_detect(tune)}"
508 #endif
509 #endif
510 \f
511 /* Target CPU builtins.  */
512 #define TARGET_CPU_CPP_BUILTINS()                               \
513   do                                                            \
514     {                                                           \
515       size_t arch_len = strlen (ix86_arch_string);              \
516       size_t tune_len = strlen (ix86_tune_string);              \
517       int last_arch_char = ix86_arch_string[arch_len - 1];      \
518       int last_tune_char = ix86_tune_string[tune_len - 1];      \
519                                                                 \
520       if (TARGET_64BIT)                                         \
521         {                                                       \
522           builtin_assert ("cpu=x86_64");                        \
523           builtin_assert ("machine=x86_64");                    \
524           builtin_define ("__amd64");                           \
525           builtin_define ("__amd64__");                         \
526           builtin_define ("__x86_64");                          \
527           builtin_define ("__x86_64__");                        \
528         }                                                       \
529       else                                                      \
530         {                                                       \
531           builtin_assert ("cpu=i386");                          \
532           builtin_assert ("machine=i386");                      \
533           builtin_define_std ("i386");                          \
534         }                                                       \
535                                                                 \
536       /* Built-ins based on -march=.  */                        \
537       switch (ix86_arch)                                        \
538         {                                                       \
539         case PROCESSOR_I386:                                    \
540           break;                                                \
541         case PROCESSOR_I486:                                    \
542           builtin_define ("__i486");                            \
543           builtin_define ("__i486__");                          \
544           break;                                                \
545         case PROCESSOR_PENTIUM:                                 \
546           builtin_define ("__i586");                            \
547           builtin_define ("__i586__");                          \
548           builtin_define ("__pentium");                         \
549           builtin_define ("__pentium__");                       \
550           if (last_arch_char == 'x')                            \
551             builtin_define ("__pentium_mmx__");                 \
552           break;                                                \
553         case PROCESSOR_PENTIUMPRO:                              \
554           builtin_define ("__i686");                            \
555           builtin_define ("__i686__");                          \
556           builtin_define ("__pentiumpro");                      \
557           builtin_define ("__pentiumpro__");                    \
558           break;                                                \
559         case PROCESSOR_GEODE:                                   \
560           builtin_define ("__geode");                           \
561           builtin_define ("__geode__");                         \
562           break;                                                \
563         case PROCESSOR_K6:                                      \
564           builtin_define ("__k6");                              \
565           builtin_define ("__k6__");                            \
566           if (last_arch_char == '2')                            \
567             builtin_define ("__k6_2__");                        \
568           else if (last_arch_char == '3')                       \
569             builtin_define ("__k6_3__");                        \
570           break;                                                \
571         case PROCESSOR_ATHLON:                                  \
572           builtin_define ("__athlon");                          \
573           builtin_define ("__athlon__");                        \
574           /* Only plain "athlon" lacks SSE.  */                 \
575           if (last_arch_char != 'n')                            \
576             builtin_define ("__athlon_sse__");                  \
577           break;                                                \
578         case PROCESSOR_K8:                                      \
579           builtin_define ("__k8");                              \
580           builtin_define ("__k8__");                            \
581           break;                                                \
582         case PROCESSOR_AMDFAM10:                                \
583           builtin_define ("__amdfam10");                        \
584           builtin_define ("__amdfam10__");                      \
585           break;                                                \
586         case PROCESSOR_PENTIUM4:                                \
587           builtin_define ("__pentium4");                        \
588           builtin_define ("__pentium4__");                      \
589           break;                                                \
590         case PROCESSOR_NOCONA:                                  \
591           builtin_define ("__nocona");                          \
592           builtin_define ("__nocona__");                        \
593           break;                                                \
594         case PROCESSOR_CORE2:                                   \
595           builtin_define ("__core2");                           \
596           builtin_define ("__core2__");                         \
597           break;                                                \
598         case PROCESSOR_GENERIC32:                               \
599         case PROCESSOR_GENERIC64:                               \
600         case PROCESSOR_max:                                     \
601           gcc_unreachable ();                                   \
602         }                                                       \
603                                                                 \
604       /* Built-ins based on -mtune=.  */                        \
605       switch (ix86_tune)                                        \
606         {                                                       \
607         case PROCESSOR_I386:                                    \
608           builtin_define ("__tune_i386__");                     \
609           break;                                                \
610         case PROCESSOR_I486:                                    \
611           builtin_define ("__tune_i486__");                     \
612           break;                                                \
613         case PROCESSOR_PENTIUM:                                 \
614           builtin_define ("__tune_i586__");                     \
615           builtin_define ("__tune_pentium__");                  \
616           if (last_tune_char == 'x')                            \
617             builtin_define ("__tune_pentium_mmx__");            \
618           break;                                                \
619         case PROCESSOR_PENTIUMPRO:                              \
620           builtin_define ("__tune_i686__");                     \
621           builtin_define ("__tune_pentiumpro__");               \
622           switch (last_tune_char)                               \
623             {                                                   \
624             case '3':                                           \
625               builtin_define ("__tune_pentium3__");             \
626               /* FALLTHRU */                                    \
627             case '2':                                           \
628               builtin_define ("__tune_pentium2__");             \
629               break;                                            \
630             }                                                   \
631           break;                                                \
632         case PROCESSOR_GEODE:                                   \
633           builtin_define ("__tune_geode__");                    \
634           break;                                                \
635         case PROCESSOR_K6:                                      \
636           builtin_define ("__tune_k6__");                       \
637           if (last_tune_char == '2')                            \
638             builtin_define ("__tune_k6_2__");                   \
639           else if (last_tune_char == '3')                       \
640             builtin_define ("__tune_k6_3__");                   \
641           break;                                                \
642         case PROCESSOR_ATHLON:                                  \
643           builtin_define ("__tune_athlon__");                   \
644           /* Only plain "athlon" lacks SSE.  */                 \
645           if (last_tune_char != 'n')                            \
646             builtin_define ("__tune_athlon_sse__");             \
647           break;                                                \
648         case PROCESSOR_K8:                                      \
649           builtin_define ("__tune_k8__");                       \
650           break;                                                \
651         case PROCESSOR_AMDFAM10:                                \
652           builtin_define ("__tune_amdfam10__");                 \
653           break;                                                \
654         case PROCESSOR_PENTIUM4:                                \
655           builtin_define ("__tune_pentium4__");                 \
656           break;                                                \
657         case PROCESSOR_NOCONA:                                  \
658           builtin_define ("__tune_nocona__");                   \
659           break;                                                \
660         case PROCESSOR_CORE2:                                   \
661           builtin_define ("__tune_core2__");                    \
662           break;                                                \
663         case PROCESSOR_GENERIC32:                               \
664         case PROCESSOR_GENERIC64:                               \
665           break;                                                \
666         case PROCESSOR_max:                                     \
667           gcc_unreachable ();                                   \
668         }                                                       \
669                                                                 \
670       if (TARGET_MMX)                                           \
671         builtin_define ("__MMX__");                             \
672       if (TARGET_3DNOW)                                         \
673         builtin_define ("__3dNOW__");                           \
674       if (TARGET_3DNOW_A)                                       \
675         builtin_define ("__3dNOW_A__");                         \
676       if (TARGET_SSE)                                           \
677         builtin_define ("__SSE__");                             \
678       if (TARGET_SSE2)                                          \
679         builtin_define ("__SSE2__");                            \
680       if (TARGET_SSE3)                                          \
681         builtin_define ("__SSE3__");                            \
682       if (TARGET_SSSE3)                                         \
683         builtin_define ("__SSSE3__");                           \
684       if (TARGET_SSE4_1)                                        \
685         builtin_define ("__SSE4_1__");                          \
686       if (TARGET_SSE4_2)                                        \
687         builtin_define ("__SSE4_2__");                          \
688       if (TARGET_AES)                                           \
689         builtin_define ("__AES__");                             \
690       if (TARGET_PCLMUL)                                        \
691         builtin_define ("__PCLMUL__");                          \
692       if (TARGET_SSE4A)                                         \
693         builtin_define ("__SSE4A__");                           \
694       if (TARGET_SSE5)                                          \
695         builtin_define ("__SSE5__");                            \
696       if (TARGET_SSE_MATH && TARGET_SSE)                        \
697         builtin_define ("__SSE_MATH__");                        \
698       if (TARGET_SSE_MATH && TARGET_SSE2)                       \
699         builtin_define ("__SSE2_MATH__");                       \
700     }                                                           \
701   while (0)
702
703 enum target_cpu_default
704 {
705   TARGET_CPU_DEFAULT_generic = 0,
706
707   TARGET_CPU_DEFAULT_i386,
708   TARGET_CPU_DEFAULT_i486,
709   TARGET_CPU_DEFAULT_pentium,
710   TARGET_CPU_DEFAULT_pentium_mmx,
711   TARGET_CPU_DEFAULT_pentiumpro,
712   TARGET_CPU_DEFAULT_pentium2,
713   TARGET_CPU_DEFAULT_pentium3,
714   TARGET_CPU_DEFAULT_pentium4,
715   TARGET_CPU_DEFAULT_pentium_m,
716   TARGET_CPU_DEFAULT_prescott,
717   TARGET_CPU_DEFAULT_nocona,
718   TARGET_CPU_DEFAULT_core2,
719
720   TARGET_CPU_DEFAULT_geode,
721   TARGET_CPU_DEFAULT_k6,
722   TARGET_CPU_DEFAULT_k6_2,
723   TARGET_CPU_DEFAULT_k6_3,
724   TARGET_CPU_DEFAULT_athlon,
725   TARGET_CPU_DEFAULT_athlon_sse,
726   TARGET_CPU_DEFAULT_k8,
727   TARGET_CPU_DEFAULT_amdfam10,
728
729   TARGET_CPU_DEFAULT_max
730 };
731
732 #ifndef CC1_SPEC
733 #define CC1_SPEC "%(cc1_cpu) "
734 #endif
735
736 /* This macro defines names of additional specifications to put in the
737    specs that can be used in various specifications like CC1_SPEC.  Its
738    definition is an initializer with a subgrouping for each command option.
739
740    Each subgrouping contains a string constant, that defines the
741    specification name, and a string constant that used by the GCC driver
742    program.
743
744    Do not define this macro if it does not need to do anything.  */
745
746 #ifndef SUBTARGET_EXTRA_SPECS
747 #define SUBTARGET_EXTRA_SPECS
748 #endif
749
750 #define EXTRA_SPECS                                                     \
751   { "cc1_cpu",  CC1_CPU_SPEC },                                         \
752   SUBTARGET_EXTRA_SPECS
753 \f
754
755 /* Set the value of FLT_EVAL_METHOD in float.h.  When using only the
756    FPU, assume that the fpcw is set to extended precision; when using
757    only SSE, rounding is correct; when using both SSE and the FPU,
758    the rounding precision is indeterminate, since either may be chosen
759    apparently at random.  */
760 #define TARGET_FLT_EVAL_METHOD \
761   (TARGET_MIX_SSE_I387 ? -1 : TARGET_SSE_MATH ? 0 : 2)
762
763 /* target machine storage layout */
764
765 #define SHORT_TYPE_SIZE 16
766 #define INT_TYPE_SIZE 32
767 #define FLOAT_TYPE_SIZE 32
768 #define LONG_TYPE_SIZE BITS_PER_WORD
769 #define DOUBLE_TYPE_SIZE 64
770 #define LONG_LONG_TYPE_SIZE 64
771 #define LONG_DOUBLE_TYPE_SIZE 80
772
773 #define WIDEST_HARDWARE_FP_SIZE LONG_DOUBLE_TYPE_SIZE
774
775 #if defined (TARGET_BI_ARCH) || TARGET_64BIT_DEFAULT
776 #define MAX_BITS_PER_WORD 64
777 #else
778 #define MAX_BITS_PER_WORD 32
779 #endif
780
781 /* Define this if most significant byte of a word is the lowest numbered.  */
782 /* That is true on the 80386.  */
783
784 #define BITS_BIG_ENDIAN 0
785
786 /* Define this if most significant byte of a word is the lowest numbered.  */
787 /* That is not true on the 80386.  */
788 #define BYTES_BIG_ENDIAN 0
789
790 /* Define this if most significant word of a multiword number is the lowest
791    numbered.  */
792 /* Not true for 80386 */
793 #define WORDS_BIG_ENDIAN 0
794
795 /* Width of a word, in units (bytes).  */
796 #define UNITS_PER_WORD (TARGET_64BIT ? 8 : 4)
797 #ifdef IN_LIBGCC2
798 #define MIN_UNITS_PER_WORD      (TARGET_64BIT ? 8 : 4)
799 #else
800 #define MIN_UNITS_PER_WORD      4
801 #endif
802
803 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
804 #define PARM_BOUNDARY BITS_PER_WORD
805
806 /* Boundary (in *bits*) on which stack pointer should be aligned.  */
807 #define STACK_BOUNDARY BITS_PER_WORD
808
809 /* Boundary (in *bits*) on which the stack pointer prefers to be
810    aligned; the compiler cannot rely on having this alignment.  */
811 #define PREFERRED_STACK_BOUNDARY ix86_preferred_stack_boundary
812
813 /* As of July 2001, many runtimes do not align the stack properly when
814    entering main.  This causes expand_main_function to forcibly align
815    the stack, which results in aligned frames for functions called from
816    main, though it does nothing for the alignment of main itself.  */
817 #define FORCE_PREFERRED_STACK_BOUNDARY_IN_MAIN \
818   (ix86_preferred_stack_boundary > STACK_BOUNDARY && !TARGET_64BIT)
819
820 /* Target OS keeps a vector-aligned (128-bit, 16-byte) stack.  This is
821    mandatory for the 64-bit ABI, and may or may not be true for other
822    operating systems.  */
823 #define TARGET_KEEPS_VECTOR_ALIGNED_STACK TARGET_64BIT
824
825 /* Minimum allocation boundary for the code of a function.  */
826 #define FUNCTION_BOUNDARY 8
827
828 /* C++ stores the virtual bit in the lowest bit of function pointers.  */
829 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_pfn
830
831 /* Alignment of field after `int : 0' in a structure.  */
832
833 #define EMPTY_FIELD_BOUNDARY BITS_PER_WORD
834
835 /* Minimum size in bits of the largest boundary to which any
836    and all fundamental data types supported by the hardware
837    might need to be aligned. No data type wants to be aligned
838    rounder than this.
839
840    Pentium+ prefers DFmode values to be aligned to 64 bit boundary
841    and Pentium Pro XFmode values at 128 bit boundaries.  */
842
843 #define BIGGEST_ALIGNMENT 128
844
845 /* Decide whether a variable of mode MODE should be 128 bit aligned.  */
846 #define ALIGN_MODE_128(MODE) \
847  ((MODE) == XFmode || SSE_REG_MODE_P (MODE))
848
849 /* The published ABIs say that doubles should be aligned on word
850    boundaries, so lower the alignment for structure fields unless
851    -malign-double is set.  */
852
853 /* ??? Blah -- this macro is used directly by libobjc.  Since it
854    supports no vector modes, cut out the complexity and fall back
855    on BIGGEST_FIELD_ALIGNMENT.  */
856 #ifdef IN_TARGET_LIBS
857 #ifdef __x86_64__
858 #define BIGGEST_FIELD_ALIGNMENT 128
859 #else
860 #define BIGGEST_FIELD_ALIGNMENT 32
861 #endif
862 #else
863 #define ADJUST_FIELD_ALIGN(FIELD, COMPUTED) \
864    x86_field_alignment (FIELD, COMPUTED)
865 #endif
866
867 /* If defined, a C expression to compute the alignment given to a
868    constant that is being placed in memory.  EXP is the constant
869    and ALIGN is the alignment that the object would ordinarily have.
870    The value of this macro is used instead of that alignment to align
871    the object.
872
873    If this macro is not defined, then ALIGN is used.
874
875    The typical use of this macro is to increase alignment for string
876    constants to be word aligned so that `strcpy' calls that copy
877    constants can be done inline.  */
878
879 #define CONSTANT_ALIGNMENT(EXP, ALIGN) ix86_constant_alignment ((EXP), (ALIGN))
880
881 /* If defined, a C expression to compute the alignment for a static
882    variable.  TYPE is the data type, and ALIGN is the alignment that
883    the object would ordinarily have.  The value of this macro is used
884    instead of that alignment to align the object.
885
886    If this macro is not defined, then ALIGN is used.
887
888    One use of this macro is to increase alignment of medium-size
889    data to make it all fit in fewer cache lines.  Another is to
890    cause character arrays to be word-aligned so that `strcpy' calls
891    that copy constants to character arrays can be done inline.  */
892
893 #define DATA_ALIGNMENT(TYPE, ALIGN) ix86_data_alignment ((TYPE), (ALIGN))
894
895 /* If defined, a C expression to compute the alignment for a local
896    variable.  TYPE is the data type, and ALIGN is the alignment that
897    the object would ordinarily have.  The value of this macro is used
898    instead of that alignment to align the object.
899
900    If this macro is not defined, then ALIGN is used.
901
902    One use of this macro is to increase alignment of medium-size
903    data to make it all fit in fewer cache lines.  */
904
905 #define LOCAL_ALIGNMENT(TYPE, ALIGN) ix86_local_alignment ((TYPE), (ALIGN))
906
907 /* If defined, a C expression that gives the alignment boundary, in
908    bits, of an argument with the specified mode and type.  If it is
909    not defined, `PARM_BOUNDARY' is used for all arguments.  */
910
911 #define FUNCTION_ARG_BOUNDARY(MODE, TYPE) \
912   ix86_function_arg_boundary ((MODE), (TYPE))
913
914 /* Set this nonzero if move instructions will actually fail to work
915    when given unaligned data.  */
916 #define STRICT_ALIGNMENT 0
917
918 /* If bit field type is int, don't let it cross an int,
919    and give entire struct the alignment of an int.  */
920 /* Required on the 386 since it doesn't have bit-field insns.  */
921 #define PCC_BITFIELD_TYPE_MATTERS 1
922 \f
923 /* Standard register usage.  */
924
925 /* This processor has special stack-like registers.  See reg-stack.c
926    for details.  */
927
928 #define STACK_REGS
929
930 #define IS_STACK_MODE(MODE)                                     \
931   (((MODE) == SFmode && (!TARGET_SSE || !TARGET_SSE_MATH))      \
932    || ((MODE) == DFmode && (!TARGET_SSE2 || !TARGET_SSE_MATH))  \
933    || (MODE) == XFmode)
934
935 /* Number of actual hardware registers.
936    The hardware registers are assigned numbers for the compiler
937    from 0 to just below FIRST_PSEUDO_REGISTER.
938    All registers that the compiler knows about must be given numbers,
939    even those that are not normally considered general registers.
940
941    In the 80386 we give the 8 general purpose registers the numbers 0-7.
942    We number the floating point registers 8-15.
943    Note that registers 0-7 can be accessed as a  short or int,
944    while only 0-3 may be used with byte `mov' instructions.
945
946    Reg 16 does not correspond to any hardware register, but instead
947    appears in the RTL as an argument pointer prior to reload, and is
948    eliminated during reloading in favor of either the stack or frame
949    pointer.  */
950
951 #define FIRST_PSEUDO_REGISTER 53
952
953 /* Number of hardware registers that go into the DWARF-2 unwind info.
954    If not defined, equals FIRST_PSEUDO_REGISTER.  */
955
956 #define DWARF_FRAME_REGISTERS 17
957
958 /* 1 for registers that have pervasive standard uses
959    and are not available for the register allocator.
960    On the 80386, the stack pointer is such, as is the arg pointer.
961
962    The value is zero if the register is not fixed on either 32 or
963    64 bit targets, one if the register if fixed on both 32 and 64
964    bit targets, two if it is only fixed on 32bit targets and three
965    if its only fixed on 64bit targets.
966    Proper values are computed in the CONDITIONAL_REGISTER_USAGE.
967  */
968 #define FIXED_REGISTERS                                         \
969 /*ax,dx,cx,bx,si,di,bp,sp,st,st1,st2,st3,st4,st5,st6,st7*/      \
970 {  0, 0, 0, 0, 0, 0, 0, 1, 0,  0,  0,  0,  0,  0,  0,  0,       \
971 /*arg,flags,fpsr,fpcr,frame*/                                   \
972     1,    1,   1,   1,    1,                                    \
973 /*xmm0,xmm1,xmm2,xmm3,xmm4,xmm5,xmm6,xmm7*/                     \
974      0,   0,   0,   0,   0,   0,   0,   0,                      \
975 /*mmx0,mmx1,mmx2,mmx3,mmx4,mmx5,mmx6,mmx7*/                     \
976      0,   0,   0,   0,   0,   0,   0,   0,                      \
977 /*  r8,  r9, r10, r11, r12, r13, r14, r15*/                     \
978      2,   2,   2,   2,   2,   2,   2,   2,                      \
979 /*xmm8,xmm9,xmm10,xmm11,xmm12,xmm13,xmm14,xmm15*/               \
980      2,   2,    2,    2,    2,    2,    2,    2 }
981
982
983 /* 1 for registers not available across function calls.
984    These must include the FIXED_REGISTERS and also any
985    registers that can be used without being saved.
986    The latter must include the registers where values are returned
987    and the register where structure-value addresses are passed.
988    Aside from that, you can include as many other registers as you like.
989
990    The value is zero if the register is not call used on either 32 or
991    64 bit targets, one if the register if call used on both 32 and 64
992    bit targets, two if it is only call used on 32bit targets and three
993    if its only call used on 64bit targets.
994    Proper values are computed in the CONDITIONAL_REGISTER_USAGE.
995 */
996 #define CALL_USED_REGISTERS                                     \
997 /*ax,dx,cx,bx,si,di,bp,sp,st,st1,st2,st3,st4,st5,st6,st7*/      \
998 {  1, 1, 1, 0, 3, 3, 0, 1, 1,  1,  1,  1,  1,  1,  1,  1,       \
999 /*arg,flags,fpsr,fpcr,frame*/                                   \
1000     1,   1,    1,   1,    1,                                    \
1001 /*xmm0,xmm1,xmm2,xmm3,xmm4,xmm5,xmm6,xmm7*/                     \
1002      1,   1,   1,   1,   1,   1,   1,   1,                      \
1003 /*mmx0,mmx1,mmx2,mmx3,mmx4,mmx5,mmx6,mmx7*/                     \
1004      1,   1,   1,   1,   1,   1,   1,   1,                      \
1005 /*  r8,  r9, r10, r11, r12, r13, r14, r15*/                     \
1006      1,   1,   1,   1,   2,   2,   2,   2,                      \
1007 /*xmm8,xmm9,xmm10,xmm11,xmm12,xmm13,xmm14,xmm15*/               \
1008      1,   1,    1,    1,    1,    1,    1,    1 }
1009
1010 /* Order in which to allocate registers.  Each register must be
1011    listed once, even those in FIXED_REGISTERS.  List frame pointer
1012    late and fixed registers last.  Note that, in general, we prefer
1013    registers listed in CALL_USED_REGISTERS, keeping the others
1014    available for storage of persistent values.
1015
1016    The ORDER_REGS_FOR_LOCAL_ALLOC actually overwrite the order,
1017    so this is just empty initializer for array.  */
1018
1019 #define REG_ALLOC_ORDER                                         \
1020 {  0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17,\
1021    18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32,  \
1022    33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,  \
1023    48, 49, 50, 51, 52 }
1024
1025 /* ORDER_REGS_FOR_LOCAL_ALLOC is a macro which permits reg_alloc_order
1026    to be rearranged based on a particular function.  When using sse math,
1027    we want to allocate SSE before x87 registers and vice versa.  */
1028
1029 #define ORDER_REGS_FOR_LOCAL_ALLOC x86_order_regs_for_local_alloc ()
1030
1031
1032 /* Macro to conditionally modify fixed_regs/call_used_regs.  */
1033 #define CONDITIONAL_REGISTER_USAGE                                      \
1034 do {                                                                    \
1035     int i;                                                              \
1036     unsigned int j;                                                     \
1037     for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)                         \
1038       {                                                                 \
1039         if (fixed_regs[i] > 1)                                          \
1040           fixed_regs[i] = (fixed_regs[i] == (TARGET_64BIT ? 3 : 2));    \
1041         if (call_used_regs[i] > 1)                                      \
1042           call_used_regs[i] = (call_used_regs[i]                        \
1043                                == (TARGET_64BIT ? 3 : 2));              \
1044       }                                                                 \
1045     j = PIC_OFFSET_TABLE_REGNUM;                                        \
1046     if (j != INVALID_REGNUM)                                            \
1047       {                                                                 \
1048         fixed_regs[j] = 1;                                              \
1049         call_used_regs[j] = 1;                                          \
1050       }                                                                 \
1051     if (! TARGET_MMX)                                                   \
1052       {                                                                 \
1053         int i;                                                          \
1054         for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)                     \
1055           if (TEST_HARD_REG_BIT (reg_class_contents[(int)MMX_REGS], i)) \
1056             fixed_regs[i] = call_used_regs[i] = 1, reg_names[i] = "";   \
1057       }                                                                 \
1058     if (! TARGET_SSE)                                                   \
1059       {                                                                 \
1060         int i;                                                          \
1061         for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)                     \
1062           if (TEST_HARD_REG_BIT (reg_class_contents[(int)SSE_REGS], i)) \
1063             fixed_regs[i] = call_used_regs[i] = 1, reg_names[i] = "";   \
1064       }                                                                 \
1065     if (! TARGET_80387 && ! TARGET_FLOAT_RETURNS_IN_80387)              \
1066       {                                                                 \
1067         int i;                                                          \
1068         HARD_REG_SET x;                                                 \
1069         COPY_HARD_REG_SET (x, reg_class_contents[(int)FLOAT_REGS]);     \
1070         for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)                     \
1071           if (TEST_HARD_REG_BIT (x, i))                                 \
1072             fixed_regs[i] = call_used_regs[i] = 1, reg_names[i] = "";   \
1073       }                                                                 \
1074     if (! TARGET_64BIT)                                                 \
1075       {                                                                 \
1076         int i;                                                          \
1077         for (i = FIRST_REX_INT_REG; i <= LAST_REX_INT_REG; i++)         \
1078           reg_names[i] = "";                                            \
1079         for (i = FIRST_REX_SSE_REG; i <= LAST_REX_SSE_REG; i++)         \
1080           reg_names[i] = "";                                            \
1081       }                                                                 \
1082     if (TARGET_64BIT_MS_ABI)                                            \
1083       {                                                                 \
1084         call_used_regs[4 /*RSI*/] = 0;                                  \
1085         call_used_regs[5 /*RDI*/] = 0;                                  \
1086       }                                                                 \
1087   } while (0)
1088
1089 /* Return number of consecutive hard regs needed starting at reg REGNO
1090    to hold something of mode MODE.
1091    This is ordinarily the length in words of a value of mode MODE
1092    but can be less for certain modes in special long registers.
1093
1094    Actually there are no two word move instructions for consecutive
1095    registers.  And only registers 0-3 may have mov byte instructions
1096    applied to them.
1097    */
1098
1099 #define HARD_REGNO_NREGS(REGNO, MODE)                                   \
1100   (FP_REGNO_P (REGNO) || SSE_REGNO_P (REGNO) || MMX_REGNO_P (REGNO)     \
1101    ? (COMPLEX_MODE_P (MODE) ? 2 : 1)                                    \
1102    : ((MODE) == XFmode                                                  \
1103       ? (TARGET_64BIT ? 2 : 3)                                          \
1104       : (MODE) == XCmode                                                \
1105       ? (TARGET_64BIT ? 4 : 6)                                          \
1106       : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD)))
1107
1108 #define HARD_REGNO_NREGS_HAS_PADDING(REGNO, MODE)                       \
1109   ((TARGET_128BIT_LONG_DOUBLE && !TARGET_64BIT)                         \
1110    ? (FP_REGNO_P (REGNO) || SSE_REGNO_P (REGNO) || MMX_REGNO_P (REGNO)  \
1111       ? 0                                                               \
1112       : ((MODE) == XFmode || (MODE) == XCmode))                         \
1113    : 0)
1114
1115 #define HARD_REGNO_NREGS_WITH_PADDING(REGNO, MODE) ((MODE) == XFmode ? 4 : 8)
1116
1117 #define VALID_SSE2_REG_MODE(MODE)                                       \
1118   ((MODE) == V16QImode || (MODE) == V8HImode || (MODE) == V2DFmode      \
1119    || (MODE) == V2DImode || (MODE) == DFmode)
1120
1121 #define VALID_SSE_REG_MODE(MODE)                                        \
1122   ((MODE) == TImode || (MODE) == V4SFmode || (MODE) == V4SImode         \
1123    || (MODE) == SFmode || (MODE) == TFmode)
1124
1125 #define VALID_MMX_REG_MODE_3DNOW(MODE) \
1126   ((MODE) == V2SFmode || (MODE) == SFmode)
1127
1128 #define VALID_MMX_REG_MODE(MODE)                                        \
1129   ((MODE == V1DImode) || (MODE) == DImode                               \
1130    || (MODE) == V2SImode || (MODE) == SImode                            \
1131    || (MODE) == V4HImode || (MODE) == V8QImode)
1132
1133 /* ??? No autovectorization into MMX or 3DNOW until we can reliably
1134    place emms and femms instructions.  */
1135 #define UNITS_PER_SIMD_WORD (TARGET_SSE ? 16 : UNITS_PER_WORD)
1136
1137 #define VALID_DFP_MODE_P(MODE) \
1138   ((MODE) == SDmode || (MODE) == DDmode || (MODE) == TDmode)
1139
1140 #define VALID_FP_MODE_P(MODE)                                           \
1141   ((MODE) == SFmode || (MODE) == DFmode || (MODE) == XFmode             \
1142    || (MODE) == SCmode || (MODE) == DCmode || (MODE) == XCmode)         \
1143
1144 #define VALID_INT_MODE_P(MODE)                                          \
1145   ((MODE) == QImode || (MODE) == HImode || (MODE) == SImode             \
1146    || (MODE) == DImode                                                  \
1147    || (MODE) == CQImode || (MODE) == CHImode || (MODE) == CSImode       \
1148    || (MODE) == CDImode                                                 \
1149    || (TARGET_64BIT && ((MODE) == TImode || (MODE) == CTImode           \
1150                         || (MODE) == TFmode || (MODE) == TCmode)))
1151
1152 /* Return true for modes passed in SSE registers.  */
1153 #define SSE_REG_MODE_P(MODE)                                            \
1154   ((MODE) == TImode || (MODE) == V16QImode || (MODE) == TFmode          \
1155    || (MODE) == V8HImode || (MODE) == V2DFmode || (MODE) == V2DImode    \
1156    || (MODE) == V4SFmode || (MODE) == V4SImode)
1157
1158 /* Value is 1 if hard register REGNO can hold a value of machine-mode MODE.  */
1159
1160 #define HARD_REGNO_MODE_OK(REGNO, MODE) \
1161    ix86_hard_regno_mode_ok ((REGNO), (MODE))
1162
1163 /* Value is 1 if it is a good idea to tie two pseudo registers
1164    when one has mode MODE1 and one has mode MODE2.
1165    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
1166    for any hard reg, then this must be 0 for correct output.  */
1167
1168 #define MODES_TIEABLE_P(MODE1, MODE2)  ix86_modes_tieable_p (MODE1, MODE2)
1169
1170 /* It is possible to write patterns to move flags; but until someone
1171    does it,  */
1172 #define AVOID_CCMODE_COPIES
1173
1174 /* Specify the modes required to caller save a given hard regno.
1175    We do this on i386 to prevent flags from being saved at all.
1176
1177    Kill any attempts to combine saving of modes.  */
1178
1179 #define HARD_REGNO_CALLER_SAVE_MODE(REGNO, NREGS, MODE)                 \
1180   (CC_REGNO_P (REGNO) ? VOIDmode                                        \
1181    : (MODE) == VOIDmode && (NREGS) != 1 ? VOIDmode                      \
1182    : (MODE) == VOIDmode ? choose_hard_reg_mode ((REGNO), (NREGS), false) \
1183    : (MODE) == HImode && !TARGET_PARTIAL_REG_STALL ? SImode             \
1184    : (MODE) == QImode && (REGNO) >= 4 && !TARGET_64BIT ? SImode         \
1185    : (MODE))
1186
1187 /* Specify the registers used for certain standard purposes.
1188    The values of these macros are register numbers.  */
1189
1190 /* on the 386 the pc register is %eip, and is not usable as a general
1191    register.  The ordinary mov instructions won't work */
1192 /* #define PC_REGNUM  */
1193
1194 /* Register to use for pushing function arguments.  */
1195 #define STACK_POINTER_REGNUM 7
1196
1197 /* Base register for access to local variables of the function.  */
1198 #define HARD_FRAME_POINTER_REGNUM 6
1199
1200 /* Base register for access to local variables of the function.  */
1201 #define FRAME_POINTER_REGNUM 20
1202
1203 /* First floating point reg */
1204 #define FIRST_FLOAT_REG 8
1205
1206 /* First & last stack-like regs */
1207 #define FIRST_STACK_REG FIRST_FLOAT_REG
1208 #define LAST_STACK_REG (FIRST_FLOAT_REG + 7)
1209
1210 #define FIRST_SSE_REG (FRAME_POINTER_REGNUM + 1)
1211 #define LAST_SSE_REG  (FIRST_SSE_REG + 7)
1212
1213 #define FIRST_MMX_REG  (LAST_SSE_REG + 1)
1214 #define LAST_MMX_REG   (FIRST_MMX_REG + 7)
1215
1216 #define FIRST_REX_INT_REG  (LAST_MMX_REG + 1)
1217 #define LAST_REX_INT_REG   (FIRST_REX_INT_REG + 7)
1218
1219 #define FIRST_REX_SSE_REG  (LAST_REX_INT_REG + 1)
1220 #define LAST_REX_SSE_REG   (FIRST_REX_SSE_REG + 7)
1221
1222 /* Value should be nonzero if functions must have frame pointers.
1223    Zero means the frame pointer need not be set up (and parms
1224    may be accessed via the stack pointer) in functions that seem suitable.
1225    This is computed in `reload', in reload1.c.  */
1226 #define FRAME_POINTER_REQUIRED  ix86_frame_pointer_required ()
1227
1228 /* Override this in other tm.h files to cope with various OS lossage
1229    requiring a frame pointer.  */
1230 #ifndef SUBTARGET_FRAME_POINTER_REQUIRED
1231 #define SUBTARGET_FRAME_POINTER_REQUIRED 0
1232 #endif
1233
1234 /* Make sure we can access arbitrary call frames.  */
1235 #define SETUP_FRAME_ADDRESSES()  ix86_setup_frame_addresses ()
1236
1237 /* Base register for access to arguments of the function.  */
1238 #define ARG_POINTER_REGNUM 16
1239
1240 /* Register in which static-chain is passed to a function.
1241    We do use ECX as static chain register for 32 bit ABI.  On the
1242    64bit ABI, ECX is an argument register, so we use R10 instead.  */
1243 #define STATIC_CHAIN_REGNUM (TARGET_64BIT ? R10_REG : CX_REG)
1244
1245 /* Register to hold the addressing base for position independent
1246    code access to data items.  We don't use PIC pointer for 64bit
1247    mode.  Define the regnum to dummy value to prevent gcc from
1248    pessimizing code dealing with EBX.
1249
1250    To avoid clobbering a call-saved register unnecessarily, we renumber
1251    the pic register when possible.  The change is visible after the
1252    prologue has been emitted.  */
1253
1254 #define REAL_PIC_OFFSET_TABLE_REGNUM  3
1255
1256 #define PIC_OFFSET_TABLE_REGNUM                         \
1257   ((TARGET_64BIT && ix86_cmodel == CM_SMALL_PIC)        \
1258    || !flag_pic ? INVALID_REGNUM                        \
1259    : reload_completed ? REGNO (pic_offset_table_rtx)    \
1260    : REAL_PIC_OFFSET_TABLE_REGNUM)
1261
1262 #define GOT_SYMBOL_NAME "_GLOBAL_OFFSET_TABLE_"
1263
1264 /* A C expression which can inhibit the returning of certain function
1265    values in registers, based on the type of value.  A nonzero value
1266    says to return the function value in memory, just as large
1267    structures are always returned.  Here TYPE will be a C expression
1268    of type `tree', representing the data type of the value.
1269
1270    Note that values of mode `BLKmode' must be explicitly handled by
1271    this macro.  Also, the option `-fpcc-struct-return' takes effect
1272    regardless of this macro.  On most systems, it is possible to
1273    leave the macro undefined; this causes a default definition to be
1274    used, whose value is the constant 1 for `BLKmode' values, and 0
1275    otherwise.
1276
1277    Do not use this macro to indicate that structures and unions
1278    should always be returned in memory.  You should instead use
1279    `DEFAULT_PCC_STRUCT_RETURN' to indicate this.  */
1280
1281 #define TARGET_RETURN_IN_MEMORY ix86_return_in_memory
1282
1283 /* This is overridden by <cygwin.h>.  */
1284 #define MS_AGGREGATE_RETURN 0
1285
1286 /* This is overridden by <netware.h>.  */
1287 #define KEEP_AGGREGATE_RETURN_POINTER 0
1288 \f
1289 /* Define the classes of registers for register constraints in the
1290    machine description.  Also define ranges of constants.
1291
1292    One of the classes must always be named ALL_REGS and include all hard regs.
1293    If there is more than one class, another class must be named NO_REGS
1294    and contain no registers.
1295
1296    The name GENERAL_REGS must be the name of a class (or an alias for
1297    another name such as ALL_REGS).  This is the class of registers
1298    that is allowed by "g" or "r" in a register constraint.
1299    Also, registers outside this class are allocated only when
1300    instructions express preferences for them.
1301
1302    The classes must be numbered in nondecreasing order; that is,
1303    a larger-numbered class must never be contained completely
1304    in a smaller-numbered class.
1305
1306    For any two classes, it is very desirable that there be another
1307    class that represents their union.
1308
1309    It might seem that class BREG is unnecessary, since no useful 386
1310    opcode needs reg %ebx.  But some systems pass args to the OS in ebx,
1311    and the "b" register constraint is useful in asms for syscalls.
1312
1313    The flags, fpsr and fpcr registers are in no class.  */
1314
1315 enum reg_class
1316 {
1317   NO_REGS,
1318   AREG, DREG, CREG, BREG, SIREG, DIREG,
1319   AD_REGS,                      /* %eax/%edx for DImode */
1320   Q_REGS,                       /* %eax %ebx %ecx %edx */
1321   NON_Q_REGS,                   /* %esi %edi %ebp %esp */
1322   INDEX_REGS,                   /* %eax %ebx %ecx %edx %esi %edi %ebp */
1323   LEGACY_REGS,                  /* %eax %ebx %ecx %edx %esi %edi %ebp %esp */
1324   GENERAL_REGS,                 /* %eax %ebx %ecx %edx %esi %edi %ebp %esp %r8 - %r15*/
1325   FP_TOP_REG, FP_SECOND_REG,    /* %st(0) %st(1) */
1326   FLOAT_REGS,
1327   SSE_FIRST_REG,
1328   SSE_REGS,
1329   MMX_REGS,
1330   FP_TOP_SSE_REGS,
1331   FP_SECOND_SSE_REGS,
1332   FLOAT_SSE_REGS,
1333   FLOAT_INT_REGS,
1334   INT_SSE_REGS,
1335   FLOAT_INT_SSE_REGS,
1336   ALL_REGS, LIM_REG_CLASSES
1337 };
1338
1339 #define N_REG_CLASSES ((int) LIM_REG_CLASSES)
1340
1341 #define INTEGER_CLASS_P(CLASS) \
1342   reg_class_subset_p ((CLASS), GENERAL_REGS)
1343 #define FLOAT_CLASS_P(CLASS) \
1344   reg_class_subset_p ((CLASS), FLOAT_REGS)
1345 #define SSE_CLASS_P(CLASS) \
1346   reg_class_subset_p ((CLASS), SSE_REGS)
1347 #define MMX_CLASS_P(CLASS) \
1348   ((CLASS) == MMX_REGS)
1349 #define MAYBE_INTEGER_CLASS_P(CLASS) \
1350   reg_classes_intersect_p ((CLASS), GENERAL_REGS)
1351 #define MAYBE_FLOAT_CLASS_P(CLASS) \
1352   reg_classes_intersect_p ((CLASS), FLOAT_REGS)
1353 #define MAYBE_SSE_CLASS_P(CLASS) \
1354   reg_classes_intersect_p (SSE_REGS, (CLASS))
1355 #define MAYBE_MMX_CLASS_P(CLASS) \
1356   reg_classes_intersect_p (MMX_REGS, (CLASS))
1357
1358 #define Q_CLASS_P(CLASS) \
1359   reg_class_subset_p ((CLASS), Q_REGS)
1360
1361 /* Give names of register classes as strings for dump file.  */
1362
1363 #define REG_CLASS_NAMES \
1364 {  "NO_REGS",                           \
1365    "AREG", "DREG", "CREG", "BREG",      \
1366    "SIREG", "DIREG",                    \
1367    "AD_REGS",                           \
1368    "Q_REGS", "NON_Q_REGS",              \
1369    "INDEX_REGS",                        \
1370    "LEGACY_REGS",                       \
1371    "GENERAL_REGS",                      \
1372    "FP_TOP_REG", "FP_SECOND_REG",       \
1373    "FLOAT_REGS",                        \
1374    "SSE_FIRST_REG",                     \
1375    "SSE_REGS",                          \
1376    "MMX_REGS",                          \
1377    "FP_TOP_SSE_REGS",                   \
1378    "FP_SECOND_SSE_REGS",                \
1379    "FLOAT_SSE_REGS",                    \
1380    "FLOAT_INT_REGS",                    \
1381    "INT_SSE_REGS",                      \
1382    "FLOAT_INT_SSE_REGS",                \
1383    "ALL_REGS" }
1384
1385 /* Define which registers fit in which classes.
1386    This is an initializer for a vector of HARD_REG_SET
1387    of length N_REG_CLASSES.  */
1388
1389 #define REG_CLASS_CONTENTS                                              \
1390 {     { 0x00,     0x0 },                                                \
1391       { 0x01,     0x0 }, { 0x02, 0x0 }, /* AREG, DREG */                \
1392       { 0x04,     0x0 }, { 0x08, 0x0 }, /* CREG, BREG */                \
1393       { 0x10,     0x0 }, { 0x20, 0x0 }, /* SIREG, DIREG */              \
1394       { 0x03,     0x0 },                /* AD_REGS */                   \
1395       { 0x0f,     0x0 },                /* Q_REGS */                    \
1396   { 0x1100f0,  0x1fe0 },                /* NON_Q_REGS */                \
1397       { 0x7f,  0x1fe0 },                /* INDEX_REGS */                \
1398   { 0x1100ff,     0x0 },                /* LEGACY_REGS */               \
1399   { 0x1100ff,  0x1fe0 },                /* GENERAL_REGS */              \
1400      { 0x100,     0x0 }, { 0x0200, 0x0 },/* FP_TOP_REG, FP_SECOND_REG */\
1401     { 0xff00,     0x0 },                /* FLOAT_REGS */                \
1402   { 0x200000,     0x0 },                /* SSE_FIRST_REG */             \
1403 { 0x1fe00000,0x1fe000 },                /* SSE_REGS */                  \
1404 { 0xe0000000,    0x1f },                /* MMX_REGS */                  \
1405 { 0x1fe00100,0x1fe000 },                /* FP_TOP_SSE_REG */            \
1406 { 0x1fe00200,0x1fe000 },                /* FP_SECOND_SSE_REG */         \
1407 { 0x1fe0ff00,0x3fe000 },                /* FLOAT_SSE_REGS */            \
1408    { 0x1ffff,  0x1fe0 },                /* FLOAT_INT_REGS */            \
1409 { 0x1fe100ff,0x1fffe0 },                /* INT_SSE_REGS */              \
1410 { 0x1fe1ffff,0x1fffe0 },                /* FLOAT_INT_SSE_REGS */        \
1411 { 0xffffffff,0x1fffff }                                                 \
1412 }
1413
1414 /* The same information, inverted:
1415    Return the class number of the smallest class containing
1416    reg number REGNO.  This could be a conditional expression
1417    or could index an array.  */
1418
1419 #define REGNO_REG_CLASS(REGNO) (regclass_map[REGNO])
1420
1421 /* When defined, the compiler allows registers explicitly used in the
1422    rtl to be used as spill registers but prevents the compiler from
1423    extending the lifetime of these registers.  */
1424
1425 #define SMALL_REGISTER_CLASSES 1
1426
1427 #define QI_REG_P(X) (REG_P (X) && REGNO (X) < 4)
1428
1429 #define GENERAL_REGNO_P(N) \
1430   ((N) <= STACK_POINTER_REGNUM || REX_INT_REGNO_P (N))
1431
1432 #define GENERAL_REG_P(X) \
1433   (REG_P (X) && GENERAL_REGNO_P (REGNO (X)))
1434
1435 #define ANY_QI_REG_P(X) (TARGET_64BIT ? GENERAL_REG_P(X) : QI_REG_P (X))
1436
1437 #define REX_INT_REGNO_P(N) \
1438   IN_RANGE ((N), FIRST_REX_INT_REG, LAST_REX_INT_REG)
1439 #define REX_INT_REG_P(X) (REG_P (X) && REX_INT_REGNO_P (REGNO (X)))
1440
1441 #define FP_REG_P(X) (REG_P (X) && FP_REGNO_P (REGNO (X)))
1442 #define FP_REGNO_P(N) IN_RANGE ((N), FIRST_STACK_REG, LAST_STACK_REG)
1443 #define ANY_FP_REG_P(X) (REG_P (X) && ANY_FP_REGNO_P (REGNO (X)))
1444 #define ANY_FP_REGNO_P(N) (FP_REGNO_P (N) || SSE_REGNO_P (N))
1445
1446 #define X87_FLOAT_MODE_P(MODE)  \
1447   (TARGET_80387 && ((MODE) == SFmode || (MODE) == DFmode || (MODE) == XFmode))
1448
1449 #define SSE_REG_P(N) (REG_P (N) && SSE_REGNO_P (REGNO (N)))
1450 #define SSE_REGNO_P(N)                                          \
1451   (IN_RANGE ((N), FIRST_SSE_REG, LAST_SSE_REG)                  \
1452    || REX_SSE_REGNO_P (N))
1453
1454 #define REX_SSE_REGNO_P(N) \
1455   IN_RANGE ((N), FIRST_REX_SSE_REG, LAST_REX_SSE_REG)
1456
1457 #define SSE_REGNO(N) \
1458   ((N) < 8 ? FIRST_SSE_REG + (N) : FIRST_REX_SSE_REG + (N) - 8)
1459
1460 #define SSE_FLOAT_MODE_P(MODE) \
1461   ((TARGET_SSE && (MODE) == SFmode) || (TARGET_SSE2 && (MODE) == DFmode))
1462
1463 #define SSE_VEC_FLOAT_MODE_P(MODE) \
1464   ((TARGET_SSE && (MODE) == V4SFmode) || (TARGET_SSE2 && (MODE) == V2DFmode))
1465
1466 #define MMX_REG_P(XOP) (REG_P (XOP) && MMX_REGNO_P (REGNO (XOP)))
1467 #define MMX_REGNO_P(N) IN_RANGE ((N), FIRST_MMX_REG, LAST_MMX_REG)
1468
1469 #define STACK_REG_P(XOP) (REG_P (XOP) && STACK_REGNO_P (REGNO (XOP)))
1470 #define STACK_REGNO_P(N) IN_RANGE ((N), FIRST_STACK_REG, LAST_STACK_REG)
1471
1472 #define STACK_TOP_P(XOP) (REG_P (XOP) && REGNO (XOP) == FIRST_STACK_REG)
1473
1474 #define CC_REG_P(X) (REG_P (X) && CC_REGNO_P (REGNO (X)))
1475 #define CC_REGNO_P(X) ((X) == FLAGS_REG || (X) == FPSR_REG)
1476
1477 /* The class value for index registers, and the one for base regs.  */
1478
1479 #define INDEX_REG_CLASS INDEX_REGS
1480 #define BASE_REG_CLASS GENERAL_REGS
1481
1482 /* Place additional restrictions on the register class to use when it
1483    is necessary to be able to hold a value of mode MODE in a reload
1484    register for which class CLASS would ordinarily be used.  */
1485
1486 #define LIMIT_RELOAD_CLASS(MODE, CLASS)                         \
1487   ((MODE) == QImode && !TARGET_64BIT                            \
1488    && ((CLASS) == ALL_REGS || (CLASS) == GENERAL_REGS           \
1489        || (CLASS) == LEGACY_REGS || (CLASS) == INDEX_REGS)      \
1490    ? Q_REGS : (CLASS))
1491
1492 /* Given an rtx X being reloaded into a reg required to be
1493    in class CLASS, return the class of reg to actually use.
1494    In general this is just CLASS; but on some machines
1495    in some cases it is preferable to use a more restrictive class.
1496    On the 80386 series, we prevent floating constants from being
1497    reloaded into floating registers (since no move-insn can do that)
1498    and we ensure that QImodes aren't reloaded into the esi or edi reg.  */
1499
1500 /* Put float CONST_DOUBLE in the constant pool instead of fp regs.
1501    QImode must go into class Q_REGS.
1502    Narrow ALL_REGS to GENERAL_REGS.  This supports allowing movsf and
1503    movdf to do mem-to-mem moves through integer regs.  */
1504
1505 #define PREFERRED_RELOAD_CLASS(X, CLASS) \
1506    ix86_preferred_reload_class ((X), (CLASS))
1507
1508 /* Discourage putting floating-point values in SSE registers unless
1509    SSE math is being used, and likewise for the 387 registers.  */
1510
1511 #define PREFERRED_OUTPUT_RELOAD_CLASS(X, CLASS) \
1512    ix86_preferred_output_reload_class ((X), (CLASS))
1513
1514 /* If we are copying between general and FP registers, we need a memory
1515    location. The same is true for SSE and MMX registers.  */
1516 #define SECONDARY_MEMORY_NEEDED(CLASS1, CLASS2, MODE) \
1517   ix86_secondary_memory_needed ((CLASS1), (CLASS2), (MODE), 1)
1518
1519 /* Get_secondary_mem widens integral modes to BITS_PER_WORD.
1520    There is no need to emit full 64 bit move on 64 bit targets
1521    for integral modes that can be moved using 32 bit move.  */
1522 #define SECONDARY_MEMORY_NEEDED_MODE(MODE)                      \
1523   (GET_MODE_BITSIZE (MODE) < 32 && INTEGRAL_MODE_P (MODE)       \
1524    ? mode_for_size (32, GET_MODE_CLASS (MODE), 0)               \
1525    : MODE)
1526
1527 /* QImode spills from non-QI registers need a scratch.  This does not
1528    happen often -- the only example so far requires an uninitialized
1529    pseudo.  */
1530
1531 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, OUT)                 \
1532   (((CLASS) == GENERAL_REGS || (CLASS) == LEGACY_REGS                   \
1533     || (CLASS) == INDEX_REGS) && !TARGET_64BIT && (MODE) == QImode      \
1534    ? Q_REGS : NO_REGS)
1535
1536 /* Return the maximum number of consecutive registers
1537    needed to represent mode MODE in a register of class CLASS.  */
1538 /* On the 80386, this is the size of MODE in words,
1539    except in the FP regs, where a single reg is always enough.  */
1540 #define CLASS_MAX_NREGS(CLASS, MODE)                                    \
1541  (!MAYBE_INTEGER_CLASS_P (CLASS)                                        \
1542   ? (COMPLEX_MODE_P (MODE) ? 2 : 1)                                     \
1543   : (((((MODE) == XFmode ? 12 : GET_MODE_SIZE (MODE)))                  \
1544       + UNITS_PER_WORD - 1) / UNITS_PER_WORD))
1545
1546 /* A C expression whose value is nonzero if pseudos that have been
1547    assigned to registers of class CLASS would likely be spilled
1548    because registers of CLASS are needed for spill registers.
1549
1550    The default value of this macro returns 1 if CLASS has exactly one
1551    register and zero otherwise.  On most machines, this default
1552    should be used.  Only define this macro to some other expression
1553    if pseudo allocated by `local-alloc.c' end up in memory because
1554    their hard registers were needed for spill registers.  If this
1555    macro returns nonzero for those classes, those pseudos will only
1556    be allocated by `global.c', which knows how to reallocate the
1557    pseudo to another register.  If there would not be another
1558    register available for reallocation, you should not change the
1559    definition of this macro since the only effect of such a
1560    definition would be to slow down register allocation.  */
1561
1562 #define CLASS_LIKELY_SPILLED_P(CLASS)                                   \
1563   (((CLASS) == AREG)                                                    \
1564    || ((CLASS) == DREG)                                                 \
1565    || ((CLASS) == CREG)                                                 \
1566    || ((CLASS) == BREG)                                                 \
1567    || ((CLASS) == AD_REGS)                                              \
1568    || ((CLASS) == SIREG)                                                \
1569    || ((CLASS) == DIREG)                                                \
1570    || ((CLASS) == FP_TOP_REG)                                           \
1571    || ((CLASS) == FP_SECOND_REG))
1572
1573 /* Return a class of registers that cannot change FROM mode to TO mode.  */
1574
1575 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
1576   ix86_cannot_change_mode_class (FROM, TO, CLASS)
1577 \f
1578 /* Stack layout; function entry, exit and calling.  */
1579
1580 /* Define this if pushing a word on the stack
1581    makes the stack pointer a smaller address.  */
1582 #define STACK_GROWS_DOWNWARD
1583
1584 /* Define this to nonzero if the nominal address of the stack frame
1585    is at the high-address end of the local variables;
1586    that is, each additional local variable allocated
1587    goes at a more negative offset in the frame.  */
1588 #define FRAME_GROWS_DOWNWARD 1
1589
1590 /* Offset within stack frame to start allocating local variables at.
1591    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
1592    first local allocated.  Otherwise, it is the offset to the BEGINNING
1593    of the first local allocated.  */
1594 #define STARTING_FRAME_OFFSET 0
1595
1596 /* If we generate an insn to push BYTES bytes,
1597    this says how many the stack pointer really advances by.
1598    On 386, we have pushw instruction that decrements by exactly 2 no
1599    matter what the position was, there is no pushb.
1600    But as CIE data alignment factor on this arch is -4, we need to make
1601    sure all stack pointer adjustments are in multiple of 4.
1602
1603    For 64bit ABI we round up to 8 bytes.
1604  */
1605
1606 #define PUSH_ROUNDING(BYTES) \
1607   (TARGET_64BIT              \
1608    ? (((BYTES) + 7) & (-8))  \
1609    : (((BYTES) + 3) & (-4)))
1610
1611 /* If defined, the maximum amount of space required for outgoing arguments will
1612    be computed and placed into the variable
1613    `crtl->outgoing_args_size'.  No space will be pushed onto the
1614    stack for each call; instead, the function prologue should increase the stack
1615    frame size by this amount.  */
1616
1617 #define ACCUMULATE_OUTGOING_ARGS TARGET_ACCUMULATE_OUTGOING_ARGS
1618
1619 /* If defined, a C expression whose value is nonzero when we want to use PUSH
1620    instructions to pass outgoing arguments.  */
1621
1622 #define PUSH_ARGS (TARGET_PUSH_ARGS && !ACCUMULATE_OUTGOING_ARGS)
1623
1624 /* We want the stack and args grow in opposite directions, even if
1625    PUSH_ARGS is 0.  */
1626 #define PUSH_ARGS_REVERSED 1
1627
1628 /* Offset of first parameter from the argument pointer register value.  */
1629 #define FIRST_PARM_OFFSET(FNDECL) 0
1630
1631 /* Define this macro if functions should assume that stack space has been
1632    allocated for arguments even when their values are passed in registers.
1633
1634    The value of this macro is the size, in bytes, of the area reserved for
1635    arguments passed in registers for the function represented by FNDECL.
1636
1637    This space can be allocated by the caller, or be a part of the
1638    machine-dependent stack frame: `OUTGOING_REG_PARM_STACK_SPACE' says
1639    which.  */
1640 #define REG_PARM_STACK_SPACE(FNDECL) 0
1641
1642 /* Value is the number of bytes of arguments automatically
1643    popped when returning from a subroutine call.
1644    FUNDECL is the declaration node of the function (as a tree),
1645    FUNTYPE is the data type of the function (as a tree),
1646    or for a library call it is an identifier node for the subroutine name.
1647    SIZE is the number of bytes of arguments passed on the stack.
1648
1649    On the 80386, the RTD insn may be used to pop them if the number
1650      of args is fixed, but if the number is variable then the caller
1651      must pop them all.  RTD can't be used for library calls now
1652      because the library is compiled with the Unix compiler.
1653    Use of RTD is a selectable option, since it is incompatible with
1654    standard Unix calling sequences.  If the option is not selected,
1655    the caller must always pop the args.
1656
1657    The attribute stdcall is equivalent to RTD on a per module basis.  */
1658
1659 #define RETURN_POPS_ARGS(FUNDECL, FUNTYPE, SIZE) \
1660   ix86_return_pops_args ((FUNDECL), (FUNTYPE), (SIZE))
1661
1662 #define FUNCTION_VALUE_REGNO_P(N) \
1663   ix86_function_value_regno_p (N)
1664
1665 /* Define how to find the value returned by a library function
1666    assuming the value has mode MODE.  */
1667
1668 #define LIBCALL_VALUE(MODE) \
1669   ix86_libcall_value (MODE)
1670
1671 /* Define the size of the result block used for communication between
1672    untyped_call and untyped_return.  The block contains a DImode value
1673    followed by the block used by fnsave and frstor.  */
1674
1675 #define APPLY_RESULT_SIZE (8+108)
1676
1677 /* 1 if N is a possible register number for function argument passing.  */
1678 #define FUNCTION_ARG_REGNO_P(N) ix86_function_arg_regno_p (N)
1679
1680 /* Define a data type for recording info about an argument list
1681    during the scan of that argument list.  This data type should
1682    hold all necessary information about the function itself
1683    and about the args processed so far, enough to enable macros
1684    such as FUNCTION_ARG to determine where the next arg should go.  */
1685
1686 typedef struct ix86_args {
1687   int words;                    /* # words passed so far */
1688   int nregs;                    /* # registers available for passing */
1689   int regno;                    /* next available register number */
1690   int fastcall;                 /* fastcall calling convention is used */
1691   int sse_words;                /* # sse words passed so far */
1692   int sse_nregs;                /* # sse registers available for passing */
1693   int warn_sse;                 /* True when we want to warn about SSE ABI.  */
1694   int warn_mmx;                 /* True when we want to warn about MMX ABI.  */
1695   int sse_regno;                /* next available sse register number */
1696   int mmx_words;                /* # mmx words passed so far */
1697   int mmx_nregs;                /* # mmx registers available for passing */
1698   int mmx_regno;                /* next available mmx register number */
1699   int maybe_vaarg;              /* true for calls to possibly vardic fncts.  */
1700   int float_in_sse;             /* 1 if in 32-bit mode SFmode (2 for DFmode) should
1701                                    be passed in SSE registers.  Otherwise 0.  */
1702 } CUMULATIVE_ARGS;
1703
1704 /* Initialize a variable CUM of type CUMULATIVE_ARGS
1705    for a call to a function whose data type is FNTYPE.
1706    For a library call, FNTYPE is 0.  */
1707
1708 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, FNDECL, N_NAMED_ARGS) \
1709   init_cumulative_args (&(CUM), (FNTYPE), (LIBNAME), (FNDECL))
1710
1711 /* Update the data in CUM to advance over an argument
1712    of mode MODE and data type TYPE.
1713    (TYPE is null for libcalls where that information may not be available.)  */
1714
1715 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED) \
1716   function_arg_advance (&(CUM), (MODE), (TYPE), (NAMED))
1717
1718 /* Define where to put the arguments to a function.
1719    Value is zero to push the argument on the stack,
1720    or a hard register in which to store the argument.
1721
1722    MODE is the argument's machine mode.
1723    TYPE is the data type of the argument (as a tree).
1724     This is null for libcalls where that information may
1725     not be available.
1726    CUM is a variable of type CUMULATIVE_ARGS which gives info about
1727     the preceding args and about the function being called.
1728    NAMED is nonzero if this argument is a named parameter
1729     (otherwise it is an extra parameter matching an ellipsis).  */
1730
1731 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
1732   function_arg (&(CUM), (MODE), (TYPE), (NAMED))
1733
1734 #define TARGET_ASM_FILE_END ix86_file_end
1735 #define NEED_INDICATE_EXEC_STACK 0
1736
1737 /* Output assembler code to FILE to increment profiler label # LABELNO
1738    for profiling a function entry.  */
1739
1740 #define FUNCTION_PROFILER(FILE, LABELNO) x86_function_profiler (FILE, LABELNO)
1741
1742 #define MCOUNT_NAME "_mcount"
1743
1744 #define PROFILE_COUNT_REGISTER "edx"
1745
1746 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
1747    the stack pointer does not matter.  The value is tested only in
1748    functions that have frame pointers.
1749    No definition is equivalent to always zero.  */
1750 /* Note on the 386 it might be more efficient not to define this since
1751    we have to restore it ourselves from the frame pointer, in order to
1752    use pop */
1753
1754 #define EXIT_IGNORE_STACK 1
1755
1756 /* Output assembler code for a block containing the constant parts
1757    of a trampoline, leaving space for the variable parts.  */
1758
1759 /* On the 386, the trampoline contains two instructions:
1760      mov #STATIC,ecx
1761      jmp FUNCTION
1762    The trampoline is generated entirely at runtime.  The operand of JMP
1763    is the address of FUNCTION relative to the instruction following the
1764    JMP (which is 5 bytes long).  */
1765
1766 /* Length in units of the trampoline for entering a nested function.  */
1767
1768 #define TRAMPOLINE_SIZE (TARGET_64BIT ? 23 : 10)
1769
1770 /* Emit RTL insns to initialize the variable parts of a trampoline.
1771    FNADDR is an RTX for the address of the function's pure code.
1772    CXT is an RTX for the static chain value for the function.  */
1773
1774 #define INITIALIZE_TRAMPOLINE(TRAMP, FNADDR, CXT) \
1775   x86_initialize_trampoline ((TRAMP), (FNADDR), (CXT))
1776 \f
1777 /* Definitions for register eliminations.
1778
1779    This is an array of structures.  Each structure initializes one pair
1780    of eliminable registers.  The "from" register number is given first,
1781    followed by "to".  Eliminations of the same "from" register are listed
1782    in order of preference.
1783
1784    There are two registers that can always be eliminated on the i386.
1785    The frame pointer and the arg pointer can be replaced by either the
1786    hard frame pointer or to the stack pointer, depending upon the
1787    circumstances.  The hard frame pointer is not used before reload and
1788    so it is not eligible for elimination.  */
1789
1790 #define ELIMINABLE_REGS                                 \
1791 {{ ARG_POINTER_REGNUM, STACK_POINTER_REGNUM},           \
1792  { ARG_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM},      \
1793  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},         \
1794  { FRAME_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM}}    \
1795
1796 /* Given FROM and TO register numbers, say whether this elimination is
1797    allowed.  Frame pointer elimination is automatically handled.
1798
1799    All other eliminations are valid.  */
1800
1801 #define CAN_ELIMINATE(FROM, TO) \
1802   ((TO) == STACK_POINTER_REGNUM ? !frame_pointer_needed : 1)
1803
1804 /* Define the offset between two registers, one to be eliminated, and the other
1805    its replacement, at the start of a routine.  */
1806
1807 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
1808   ((OFFSET) = ix86_initial_elimination_offset ((FROM), (TO)))
1809 \f
1810 /* Addressing modes, and classification of registers for them.  */
1811
1812 /* Macros to check register numbers against specific register classes.  */
1813
1814 /* These assume that REGNO is a hard or pseudo reg number.
1815    They give nonzero only if REGNO is a hard reg of the suitable class
1816    or a pseudo reg currently allocated to a suitable hard reg.
1817    Since they use reg_renumber, they are safe only once reg_renumber
1818    has been allocated, which happens in local-alloc.c.  */
1819
1820 #define REGNO_OK_FOR_INDEX_P(REGNO)                                     \
1821   ((REGNO) < STACK_POINTER_REGNUM                                       \
1822    || REX_INT_REGNO_P (REGNO)                                           \
1823    || (unsigned) reg_renumber[(REGNO)] < STACK_POINTER_REGNUM           \
1824    || REX_INT_REGNO_P ((unsigned) reg_renumber[(REGNO)]))
1825
1826 #define REGNO_OK_FOR_BASE_P(REGNO)                                      \
1827   (GENERAL_REGNO_P (REGNO)                                              \
1828    || (REGNO) == ARG_POINTER_REGNUM                                     \
1829    || (REGNO) == FRAME_POINTER_REGNUM                                   \
1830    || GENERAL_REGNO_P ((unsigned) reg_renumber[(REGNO)]))
1831
1832 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
1833    and check its validity for a certain class.
1834    We have two alternate definitions for each of them.
1835    The usual definition accepts all pseudo regs; the other rejects
1836    them unless they have been allocated suitable hard regs.
1837    The symbol REG_OK_STRICT causes the latter definition to be used.
1838
1839    Most source files want to accept pseudo regs in the hope that
1840    they will get allocated to the class that the insn wants them to be in.
1841    Source files for reload pass need to be strict.
1842    After reload, it makes no difference, since pseudo regs have
1843    been eliminated by then.  */
1844
1845
1846 /* Non strict versions, pseudos are ok.  */
1847 #define REG_OK_FOR_INDEX_NONSTRICT_P(X)                                 \
1848   (REGNO (X) < STACK_POINTER_REGNUM                                     \
1849    || REX_INT_REGNO_P (REGNO (X))                                       \
1850    || REGNO (X) >= FIRST_PSEUDO_REGISTER)
1851
1852 #define REG_OK_FOR_BASE_NONSTRICT_P(X)                                  \
1853   (GENERAL_REGNO_P (REGNO (X))                                          \
1854    || REGNO (X) == ARG_POINTER_REGNUM                                   \
1855    || REGNO (X) == FRAME_POINTER_REGNUM                                 \
1856    || REGNO (X) >= FIRST_PSEUDO_REGISTER)
1857
1858 /* Strict versions, hard registers only */
1859 #define REG_OK_FOR_INDEX_STRICT_P(X) REGNO_OK_FOR_INDEX_P (REGNO (X))
1860 #define REG_OK_FOR_BASE_STRICT_P(X)  REGNO_OK_FOR_BASE_P (REGNO (X))
1861
1862 #ifndef REG_OK_STRICT
1863 #define REG_OK_FOR_INDEX_P(X)  REG_OK_FOR_INDEX_NONSTRICT_P (X)
1864 #define REG_OK_FOR_BASE_P(X)   REG_OK_FOR_BASE_NONSTRICT_P (X)
1865
1866 #else
1867 #define REG_OK_FOR_INDEX_P(X)  REG_OK_FOR_INDEX_STRICT_P (X)
1868 #define REG_OK_FOR_BASE_P(X)   REG_OK_FOR_BASE_STRICT_P (X)
1869 #endif
1870
1871 /* GO_IF_LEGITIMATE_ADDRESS recognizes an RTL expression
1872    that is a valid memory address for an instruction.
1873    The MODE argument is the machine mode for the MEM expression
1874    that wants to use this address.
1875
1876    The other macros defined here are used only in GO_IF_LEGITIMATE_ADDRESS,
1877    except for CONSTANT_ADDRESS_P which is usually machine-independent.
1878
1879    See legitimize_pic_address in i386.c for details as to what
1880    constitutes a legitimate address when -fpic is used.  */
1881
1882 #define MAX_REGS_PER_ADDRESS 2
1883
1884 #define CONSTANT_ADDRESS_P(X)  constant_address_p (X)
1885
1886 /* Nonzero if the constant value X is a legitimate general operand.
1887    It is given that X satisfies CONSTANT_P or is a CONST_DOUBLE.  */
1888
1889 #define LEGITIMATE_CONSTANT_P(X)  legitimate_constant_p (X)
1890
1891 #ifdef REG_OK_STRICT
1892 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR)                         \
1893 do {                                                                    \
1894   if (legitimate_address_p ((MODE), (X), 1))                            \
1895     goto ADDR;                                                          \
1896 } while (0)
1897
1898 #else
1899 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR)                         \
1900 do {                                                                    \
1901   if (legitimate_address_p ((MODE), (X), 0))                            \
1902     goto ADDR;                                                          \
1903 } while (0)
1904
1905 #endif
1906
1907 /* If defined, a C expression to determine the base term of address X.
1908    This macro is used in only one place: `find_base_term' in alias.c.
1909
1910    It is always safe for this macro to not be defined.  It exists so
1911    that alias analysis can understand machine-dependent addresses.
1912
1913    The typical use of this macro is to handle addresses containing
1914    a label_ref or symbol_ref within an UNSPEC.  */
1915
1916 #define FIND_BASE_TERM(X) ix86_find_base_term (X)
1917
1918 /* Try machine-dependent ways of modifying an illegitimate address
1919    to be legitimate.  If we find one, return the new, valid address.
1920    This macro is used in only one place: `memory_address' in explow.c.
1921
1922    OLDX is the address as it was before break_out_memory_refs was called.
1923    In some cases it is useful to look at this to decide what needs to be done.
1924
1925    MODE and WIN are passed so that this macro can use
1926    GO_IF_LEGITIMATE_ADDRESS.
1927
1928    It is always safe for this macro to do nothing.  It exists to recognize
1929    opportunities to optimize the output.
1930
1931    For the 80386, we handle X+REG by loading X into a register R and
1932    using R+REG.  R will go in a general reg and indexing will be used.
1933    However, if REG is a broken-out memory address or multiplication,
1934    nothing needs to be done because REG can certainly go in a general reg.
1935
1936    When -fpic is used, special handling is needed for symbolic references.
1937    See comments by legitimize_pic_address in i386.c for details.  */
1938
1939 #define LEGITIMIZE_ADDRESS(X, OLDX, MODE, WIN)                          \
1940 do {                                                                    \
1941   (X) = legitimize_address ((X), (OLDX), (MODE));                       \
1942   if (memory_address_p ((MODE), (X)))                                   \
1943     goto WIN;                                                           \
1944 } while (0)
1945
1946 /* Nonzero if the constant value X is a legitimate general operand
1947    when generating PIC code.  It is given that flag_pic is on and
1948    that X satisfies CONSTANT_P or is a CONST_DOUBLE.  */
1949
1950 #define LEGITIMATE_PIC_OPERAND_P(X) legitimate_pic_operand_p (X)
1951
1952 #define SYMBOLIC_CONST(X)       \
1953   (GET_CODE (X) == SYMBOL_REF                                           \
1954    || GET_CODE (X) == LABEL_REF                                         \
1955    || (GET_CODE (X) == CONST && symbolic_reference_mentioned_p (X)))
1956
1957 /* Go to LABEL if ADDR (a legitimate address expression)
1958    has an effect that depends on the machine mode it is used for.
1959    On the 80386, only postdecrement and postincrement address depend thus
1960    (the amount of decrement or increment being the length of the operand).
1961    These are now caught in recog.c.  */
1962 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR, LABEL)
1963 \f
1964 /* Max number of args passed in registers.  If this is more than 3, we will
1965    have problems with ebx (register #4), since it is a caller save register and
1966    is also used as the pic register in ELF.  So for now, don't allow more than
1967    3 registers to be passed in registers.  */
1968
1969 #define REGPARM_MAX (TARGET_64BIT ? 6 : 3)
1970
1971 #define SSE_REGPARM_MAX (TARGET_64BIT ? 8 : (TARGET_SSE ? 3 : 0))
1972
1973 #define MMX_REGPARM_MAX (TARGET_64BIT ? 0 : (TARGET_MMX ? 3 : 0))
1974
1975 \f
1976 /* Specify the machine mode that this machine uses
1977    for the index in the tablejump instruction.  */
1978 #define CASE_VECTOR_MODE \
1979  (!TARGET_64BIT || (flag_pic && ix86_cmodel != CM_LARGE_PIC) ? SImode : DImode)
1980
1981 /* Define this as 1 if `char' should by default be signed; else as 0.  */
1982 #define DEFAULT_SIGNED_CHAR 1
1983
1984 /* Max number of bytes we can move from memory to memory
1985    in one reasonably fast instruction.  */
1986 #define MOVE_MAX 16
1987
1988 /* MOVE_MAX_PIECES is the number of bytes at a time which we can
1989    move efficiently, as opposed to  MOVE_MAX which is the maximum
1990    number of bytes we can move with a single instruction.  */
1991 #define MOVE_MAX_PIECES (TARGET_64BIT ? 8 : 4)
1992
1993 /* If a memory-to-memory move would take MOVE_RATIO or more simple
1994    move-instruction pairs, we will do a movmem or libcall instead.
1995    Increasing the value will always make code faster, but eventually
1996    incurs high cost in increased code size.
1997
1998    If you don't define this, a reasonable default is used.  */
1999
2000 #define MOVE_RATIO (optimize_size ? 3 : ix86_cost->move_ratio)
2001
2002 /* If a clear memory operation would take CLEAR_RATIO or more simple
2003    move-instruction sequences, we will do a clrmem or libcall instead.  */
2004
2005 #define CLEAR_RATIO (optimize_size ? 2 : MIN (6, ix86_cost->move_ratio))
2006
2007 /* Define if shifts truncate the shift count
2008    which implies one can omit a sign-extension or zero-extension
2009    of a shift count.  */
2010 /* On i386, shifts do truncate the count.  But bit opcodes don't.  */
2011
2012 /* #define SHIFT_COUNT_TRUNCATED */
2013
2014 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
2015    is done just by pretending it is already truncated.  */
2016 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
2017
2018 /* A macro to update M and UNSIGNEDP when an object whose type is
2019    TYPE and which has the specified mode and signedness is to be
2020    stored in a register.  This macro is only called when TYPE is a
2021    scalar type.
2022
2023    On i386 it is sometimes useful to promote HImode and QImode
2024    quantities to SImode.  The choice depends on target type.  */
2025
2026 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)             \
2027 do {                                                    \
2028   if (((MODE) == HImode && TARGET_PROMOTE_HI_REGS)      \
2029       || ((MODE) == QImode && TARGET_PROMOTE_QI_REGS))  \
2030     (MODE) = SImode;                                    \
2031 } while (0)
2032
2033 /* Specify the machine mode that pointers have.
2034    After generation of rtl, the compiler makes no further distinction
2035    between pointers and any other objects of this machine mode.  */
2036 #define Pmode (TARGET_64BIT ? DImode : SImode)
2037
2038 /* A function address in a call instruction
2039    is a byte address (for indexing purposes)
2040    so give the MEM rtx a byte's mode.  */
2041 #define FUNCTION_MODE QImode
2042 \f
2043 /* A C expression for the cost of moving data from a register in class FROM to
2044    one in class TO.  The classes are expressed using the enumeration values
2045    such as `GENERAL_REGS'.  A value of 2 is the default; other values are
2046    interpreted relative to that.
2047
2048    It is not required that the cost always equal 2 when FROM is the same as TO;
2049    on some machines it is expensive to move between registers if they are not
2050    general registers.  */
2051
2052 #define REGISTER_MOVE_COST(MODE, CLASS1, CLASS2) \
2053    ix86_register_move_cost ((MODE), (CLASS1), (CLASS2))
2054
2055 /* A C expression for the cost of moving data of mode M between a
2056    register and memory.  A value of 2 is the default; this cost is
2057    relative to those in `REGISTER_MOVE_COST'.
2058
2059    If moving between registers and memory is more expensive than
2060    between two registers, you should define this macro to express the
2061    relative cost.  */
2062
2063 #define MEMORY_MOVE_COST(MODE, CLASS, IN)       \
2064   ix86_memory_move_cost ((MODE), (CLASS), (IN))
2065
2066 /* A C expression for the cost of a branch instruction.  A value of 1
2067    is the default; other values are interpreted relative to that.  */
2068
2069 #define BRANCH_COST ix86_branch_cost
2070
2071 /* Define this macro as a C expression which is nonzero if accessing
2072    less than a word of memory (i.e. a `char' or a `short') is no
2073    faster than accessing a word of memory, i.e., if such access
2074    require more than one instruction or if there is no difference in
2075    cost between byte and (aligned) word loads.
2076
2077    When this macro is not defined, the compiler will access a field by
2078    finding the smallest containing object; when it is defined, a
2079    fullword load will be used if alignment permits.  Unless bytes
2080    accesses are faster than word accesses, using word accesses is
2081    preferable since it may eliminate subsequent memory access if
2082    subsequent accesses occur to other fields in the same word of the
2083    structure, but to different bytes.  */
2084
2085 #define SLOW_BYTE_ACCESS 0
2086
2087 /* Nonzero if access to memory by shorts is slow and undesirable.  */
2088 #define SLOW_SHORT_ACCESS 0
2089
2090 /* Define this macro to be the value 1 if unaligned accesses have a
2091    cost many times greater than aligned accesses, for example if they
2092    are emulated in a trap handler.
2093
2094    When this macro is nonzero, the compiler will act as if
2095    `STRICT_ALIGNMENT' were nonzero when generating code for block
2096    moves.  This can cause significantly more instructions to be
2097    produced.  Therefore, do not set this macro nonzero if unaligned
2098    accesses only add a cycle or two to the time for a memory access.
2099
2100    If the value of this macro is always zero, it need not be defined.  */
2101
2102 /* #define SLOW_UNALIGNED_ACCESS(MODE, ALIGN) 0 */
2103
2104 /* Define this macro if it is as good or better to call a constant
2105    function address than to call an address kept in a register.
2106
2107    Desirable on the 386 because a CALL with a constant address is
2108    faster than one with a register address.  */
2109
2110 #define NO_FUNCTION_CSE
2111 \f
2112 /* Given a comparison code (EQ, NE, etc.) and the first operand of a COMPARE,
2113    return the mode to be used for the comparison.
2114
2115    For floating-point equality comparisons, CCFPEQmode should be used.
2116    VOIDmode should be used in all other cases.
2117
2118    For integer comparisons against zero, reduce to CCNOmode or CCZmode if
2119    possible, to allow for more combinations.  */
2120
2121 #define SELECT_CC_MODE(OP, X, Y) ix86_cc_mode ((OP), (X), (Y))
2122
2123 /* Return nonzero if MODE implies a floating point inequality can be
2124    reversed.  */
2125
2126 #define REVERSIBLE_CC_MODE(MODE) 1
2127
2128 /* A C expression whose value is reversed condition code of the CODE for
2129    comparison done in CC_MODE mode.  */
2130 #define REVERSE_CONDITION(CODE, MODE) ix86_reverse_condition ((CODE), (MODE))
2131
2132 \f
2133 /* Control the assembler format that we output, to the extent
2134    this does not vary between assemblers.  */
2135
2136 /* How to refer to registers in assembler output.
2137    This sequence is indexed by compiler's hard-register-number (see above).  */
2138
2139 /* In order to refer to the first 8 regs as 32-bit regs, prefix an "e".
2140    For non floating point regs, the following are the HImode names.
2141
2142    For float regs, the stack top is sometimes referred to as "%st(0)"
2143    instead of just "%st".  PRINT_OPERAND handles this with the "y" code.  */
2144
2145 #define HI_REGISTER_NAMES                                               \
2146 {"ax","dx","cx","bx","si","di","bp","sp",                               \
2147  "st","st(1)","st(2)","st(3)","st(4)","st(5)","st(6)","st(7)",          \
2148  "argp", "flags", "fpsr", "fpcr", "frame",                              \
2149  "xmm0","xmm1","xmm2","xmm3","xmm4","xmm5","xmm6","xmm7",               \
2150  "mm0", "mm1", "mm2", "mm3", "mm4", "mm5", "mm6", "mm7",                \
2151  "r8", "r9", "r10", "r11", "r12", "r13", "r14", "r15",                  \
2152  "xmm8", "xmm9", "xmm10", "xmm11", "xmm12", "xmm13", "xmm14", "xmm15"}
2153
2154 #define REGISTER_NAMES HI_REGISTER_NAMES
2155
2156 /* Table of additional register names to use in user input.  */
2157
2158 #define ADDITIONAL_REGISTER_NAMES \
2159 { { "eax", 0 }, { "edx", 1 }, { "ecx", 2 }, { "ebx", 3 },       \
2160   { "esi", 4 }, { "edi", 5 }, { "ebp", 6 }, { "esp", 7 },       \
2161   { "rax", 0 }, { "rdx", 1 }, { "rcx", 2 }, { "rbx", 3 },       \
2162   { "rsi", 4 }, { "rdi", 5 }, { "rbp", 6 }, { "rsp", 7 },       \
2163   { "al", 0 }, { "dl", 1 }, { "cl", 2 }, { "bl", 3 },           \
2164   { "ah", 0 }, { "dh", 1 }, { "ch", 2 }, { "bh", 3 } }
2165
2166 /* Note we are omitting these since currently I don't know how
2167 to get gcc to use these, since they want the same but different
2168 number as al, and ax.
2169 */
2170
2171 #define QI_REGISTER_NAMES \
2172 {"al", "dl", "cl", "bl", "sil", "dil", "bpl", "spl",}
2173
2174 /* These parallel the array above, and can be used to access bits 8:15
2175    of regs 0 through 3.  */
2176
2177 #define QI_HIGH_REGISTER_NAMES \
2178 {"ah", "dh", "ch", "bh", }
2179
2180 /* How to renumber registers for dbx and gdb.  */
2181
2182 #define DBX_REGISTER_NUMBER(N) \
2183   (TARGET_64BIT ? dbx64_register_map[(N)] : dbx_register_map[(N)])
2184
2185 extern int const dbx_register_map[FIRST_PSEUDO_REGISTER];
2186 extern int const dbx64_register_map[FIRST_PSEUDO_REGISTER];
2187 extern int const svr4_dbx_register_map[FIRST_PSEUDO_REGISTER];
2188
2189 /* Before the prologue, RA is at 0(%esp).  */
2190 #define INCOMING_RETURN_ADDR_RTX \
2191   gen_rtx_MEM (VOIDmode, gen_rtx_REG (VOIDmode, STACK_POINTER_REGNUM))
2192
2193 /* After the prologue, RA is at -4(AP) in the current frame.  */
2194 #define RETURN_ADDR_RTX(COUNT, FRAME)                                      \
2195   ((COUNT) == 0                                                            \
2196    ? gen_rtx_MEM (Pmode, plus_constant (arg_pointer_rtx, -UNITS_PER_WORD)) \
2197    : gen_rtx_MEM (Pmode, plus_constant (FRAME, UNITS_PER_WORD)))
2198
2199 /* PC is dbx register 8; let's use that column for RA.  */
2200 #define DWARF_FRAME_RETURN_COLUMN       (TARGET_64BIT ? 16 : 8)
2201
2202 /* Before the prologue, the top of the frame is at 4(%esp).  */
2203 #define INCOMING_FRAME_SP_OFFSET UNITS_PER_WORD
2204
2205 /* Describe how we implement __builtin_eh_return.  */
2206 #define EH_RETURN_DATA_REGNO(N) ((N) < 2 ? (N) : INVALID_REGNUM)
2207 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, 2)
2208
2209
2210 /* Select a format to encode pointers in exception handling data.  CODE
2211    is 0 for data, 1 for code labels, 2 for function pointers.  GLOBAL is
2212    true if the symbol may be affected by dynamic relocations.
2213
2214    ??? All x86 object file formats are capable of representing this.
2215    After all, the relocation needed is the same as for the call insn.
2216    Whether or not a particular assembler allows us to enter such, I
2217    guess we'll have to see.  */
2218 #define ASM_PREFERRED_EH_DATA_FORMAT(CODE, GLOBAL)                      \
2219   asm_preferred_eh_data_format ((CODE), (GLOBAL))
2220
2221 /* This is how to output an insn to push a register on the stack.
2222    It need not be very fast code.  */
2223
2224 #define ASM_OUTPUT_REG_PUSH(FILE, REGNO)  \
2225 do {                                                                    \
2226   if (TARGET_64BIT)                                                     \
2227     asm_fprintf ((FILE), "\tpush{q}\t%%r%s\n",                          \
2228                  reg_names[(REGNO)] + (REX_INT_REGNO_P (REGNO) != 0));  \
2229   else                                                                  \
2230     asm_fprintf ((FILE), "\tpush{l}\t%%e%s\n", reg_names[(REGNO)]);     \
2231 } while (0)
2232
2233 /* This is how to output an insn to pop a register from the stack.
2234    It need not be very fast code.  */
2235
2236 #define ASM_OUTPUT_REG_POP(FILE, REGNO)  \
2237 do {                                                                    \
2238   if (TARGET_64BIT)                                                     \
2239     asm_fprintf ((FILE), "\tpop{q}\t%%r%s\n",                           \
2240                  reg_names[(REGNO)] + (REX_INT_REGNO_P (REGNO) != 0));  \
2241   else                                                                  \
2242     asm_fprintf ((FILE), "\tpop{l}\t%%e%s\n", reg_names[(REGNO)]);      \
2243 } while (0)
2244
2245 /* This is how to output an element of a case-vector that is absolute.  */
2246
2247 #define ASM_OUTPUT_ADDR_VEC_ELT(FILE, VALUE)  \
2248   ix86_output_addr_vec_elt ((FILE), (VALUE))
2249
2250 /* This is how to output an element of a case-vector that is relative.  */
2251
2252 #define ASM_OUTPUT_ADDR_DIFF_ELT(FILE, BODY, VALUE, REL) \
2253   ix86_output_addr_diff_elt ((FILE), (VALUE), (REL))
2254
2255 /* Under some conditions we need jump tables in the text section,
2256    because the assembler cannot handle label differences between
2257    sections.  This is the case for x86_64 on Mach-O for example.  */
2258
2259 #define JUMP_TABLES_IN_TEXT_SECTION \
2260   (flag_pic && ((TARGET_MACHO && TARGET_64BIT) \
2261    || (!TARGET_64BIT && !HAVE_AS_GOTOFF_IN_DATA)))
2262
2263 /* Switch to init or fini section via SECTION_OP, emit a call to FUNC,
2264    and switch back.  For x86 we do this only to save a few bytes that
2265    would otherwise be unused in the text section.  */
2266 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
2267    asm (SECTION_OP "\n\t"                               \
2268         "call " USER_LABEL_PREFIX #FUNC "\n"            \
2269         TEXT_SECTION_ASM_OP);
2270 \f
2271 /* Print operand X (an rtx) in assembler syntax to file FILE.
2272    CODE is a letter or dot (`z' in `%z0') or 0 if no letter was specified.
2273    Effect of various CODE letters is described in i386.c near
2274    print_operand function.  */
2275
2276 #define PRINT_OPERAND_PUNCT_VALID_P(CODE) \
2277   ((CODE) == '*' || (CODE) == '+' || (CODE) == '&' || (CODE) == ';')
2278
2279 #define PRINT_OPERAND(FILE, X, CODE)  \
2280   print_operand ((FILE), (X), (CODE))
2281
2282 #define PRINT_OPERAND_ADDRESS(FILE, ADDR)  \
2283   print_operand_address ((FILE), (ADDR))
2284
2285 #define OUTPUT_ADDR_CONST_EXTRA(FILE, X, FAIL)  \
2286 do {                                            \
2287   if (! output_addr_const_extra (FILE, (X)))    \
2288     goto FAIL;                                  \
2289 } while (0);
2290 \f
2291 /* Which processor to schedule for. The cpu attribute defines a list that
2292    mirrors this list, so changes to i386.md must be made at the same time.  */
2293
2294 enum processor_type
2295 {
2296   PROCESSOR_I386 = 0,                   /* 80386 */
2297   PROCESSOR_I486,                       /* 80486DX, 80486SX, 80486DX[24] */
2298   PROCESSOR_PENTIUM,
2299   PROCESSOR_PENTIUMPRO,
2300   PROCESSOR_GEODE,
2301   PROCESSOR_K6,
2302   PROCESSOR_ATHLON,
2303   PROCESSOR_PENTIUM4,
2304   PROCESSOR_K8,
2305   PROCESSOR_NOCONA,
2306   PROCESSOR_CORE2,
2307   PROCESSOR_GENERIC32,
2308   PROCESSOR_GENERIC64,
2309   PROCESSOR_AMDFAM10,
2310   PROCESSOR_max
2311 };
2312
2313 extern enum processor_type ix86_tune;
2314 extern enum processor_type ix86_arch;
2315
2316 enum fpmath_unit
2317 {
2318   FPMATH_387 = 1,
2319   FPMATH_SSE = 2
2320 };
2321
2322 extern enum fpmath_unit ix86_fpmath;
2323
2324 enum tls_dialect
2325 {
2326   TLS_DIALECT_GNU,
2327   TLS_DIALECT_GNU2,
2328   TLS_DIALECT_SUN
2329 };
2330
2331 extern enum tls_dialect ix86_tls_dialect;
2332
2333 enum cmodel {
2334   CM_32,        /* The traditional 32-bit ABI.  */
2335   CM_SMALL,     /* Assumes all code and data fits in the low 31 bits.  */
2336   CM_KERNEL,    /* Assumes all code and data fits in the high 31 bits.  */
2337   CM_MEDIUM,    /* Assumes code fits in the low 31 bits; data unlimited.  */
2338   CM_LARGE,     /* No assumptions.  */
2339   CM_SMALL_PIC, /* Assumes code+data+got/plt fits in a 31 bit region.  */
2340   CM_MEDIUM_PIC,/* Assumes code+got/plt fits in a 31 bit region.  */
2341   CM_LARGE_PIC  /* No assumptions.  */
2342 };
2343
2344 extern enum cmodel ix86_cmodel;
2345
2346 /* Size of the RED_ZONE area.  */
2347 #define RED_ZONE_SIZE 128
2348 /* Reserved area of the red zone for temporaries.  */
2349 #define RED_ZONE_RESERVE 8
2350
2351 enum asm_dialect {
2352   ASM_ATT,
2353   ASM_INTEL
2354 };
2355
2356 extern enum asm_dialect ix86_asm_dialect;
2357 extern unsigned int ix86_preferred_stack_boundary;
2358 extern int ix86_branch_cost, ix86_section_threshold;
2359
2360 /* Smallest class containing REGNO.  */
2361 extern enum reg_class const regclass_map[FIRST_PSEUDO_REGISTER];
2362
2363 extern rtx ix86_compare_op0;    /* operand 0 for comparisons */
2364 extern rtx ix86_compare_op1;    /* operand 1 for comparisons */
2365 extern rtx ix86_compare_emitted;
2366 \f
2367 /* To properly truncate FP values into integers, we need to set i387 control
2368    word.  We can't emit proper mode switching code before reload, as spills
2369    generated by reload may truncate values incorrectly, but we still can avoid
2370    redundant computation of new control word by the mode switching pass.
2371    The fldcw instructions are still emitted redundantly, but this is probably
2372    not going to be noticeable problem, as most CPUs do have fast path for
2373    the sequence.
2374
2375    The machinery is to emit simple truncation instructions and split them
2376    before reload to instructions having USEs of two memory locations that
2377    are filled by this code to old and new control word.
2378
2379    Post-reload pass may be later used to eliminate the redundant fildcw if
2380    needed.  */
2381
2382 enum ix86_entity
2383 {
2384   I387_TRUNC = 0,
2385   I387_FLOOR,
2386   I387_CEIL,
2387   I387_MASK_PM,
2388   MAX_386_ENTITIES
2389 };
2390
2391 enum ix86_stack_slot
2392 {
2393   SLOT_VIRTUAL = 0,
2394   SLOT_TEMP,
2395   SLOT_CW_STORED,
2396   SLOT_CW_TRUNC,
2397   SLOT_CW_FLOOR,
2398   SLOT_CW_CEIL,
2399   SLOT_CW_MASK_PM,
2400   MAX_386_STACK_LOCALS
2401 };
2402
2403 /* Define this macro if the port needs extra instructions inserted
2404    for mode switching in an optimizing compilation.  */
2405
2406 #define OPTIMIZE_MODE_SWITCHING(ENTITY) \
2407    ix86_optimize_mode_switching[(ENTITY)]
2408
2409 /* If you define `OPTIMIZE_MODE_SWITCHING', you have to define this as
2410    initializer for an array of integers.  Each initializer element N
2411    refers to an entity that needs mode switching, and specifies the
2412    number of different modes that might need to be set for this
2413    entity.  The position of the initializer in the initializer -
2414    starting counting at zero - determines the integer that is used to
2415    refer to the mode-switched entity in question.  */
2416
2417 #define NUM_MODES_FOR_MODE_SWITCHING \
2418    { I387_CW_ANY, I387_CW_ANY, I387_CW_ANY, I387_CW_ANY }
2419
2420 /* ENTITY is an integer specifying a mode-switched entity.  If
2421    `OPTIMIZE_MODE_SWITCHING' is defined, you must define this macro to
2422    return an integer value not larger than the corresponding element
2423    in `NUM_MODES_FOR_MODE_SWITCHING', to denote the mode that ENTITY
2424    must be switched into prior to the execution of INSN. */
2425
2426 #define MODE_NEEDED(ENTITY, I) ix86_mode_needed ((ENTITY), (I))
2427
2428 /* This macro specifies the order in which modes for ENTITY are
2429    processed.  0 is the highest priority.  */
2430
2431 #define MODE_PRIORITY_TO_MODE(ENTITY, N) (N)
2432
2433 /* Generate one or more insns to set ENTITY to MODE.  HARD_REG_LIVE
2434    is the set of hard registers live at the point where the insn(s)
2435    are to be inserted.  */
2436
2437 #define EMIT_MODE_SET(ENTITY, MODE, HARD_REGS_LIVE)                     \
2438   ((MODE) != I387_CW_ANY && (MODE) != I387_CW_UNINITIALIZED             \
2439    ? emit_i387_cw_initialization (MODE), 0                              \
2440    : 0)
2441
2442 \f
2443 /* Avoid renaming of stack registers, as doing so in combination with
2444    scheduling just increases amount of live registers at time and in
2445    the turn amount of fxch instructions needed.
2446
2447    ??? Maybe Pentium chips benefits from renaming, someone can try....  */
2448
2449 #define HARD_REGNO_RENAME_OK(SRC, TARGET)  \
2450   (! IN_RANGE ((SRC), FIRST_STACK_REG, LAST_STACK_REG))
2451
2452 \f
2453 #define FASTCALL_PREFIX '@'
2454 \f
2455 struct machine_function GTY(())
2456 {
2457   struct stack_local_entry *stack_locals;
2458   const char *some_ld_name;
2459   rtx force_align_arg_pointer;
2460   int save_varrargs_registers;
2461   int accesses_prev_frame;
2462   int optimize_mode_switching[MAX_386_ENTITIES];
2463   /* Set by ix86_compute_frame_layout and used by prologue/epilogue expander to
2464      determine the style used.  */
2465   int use_fast_prologue_epilogue;
2466   /* Number of saved registers USE_FAST_PROLOGUE_EPILOGUE has been computed
2467      for.  */
2468   int use_fast_prologue_epilogue_nregs;
2469   /* If true, the current function needs the default PIC register, not
2470      an alternate register (on x86) and must not use the red zone (on
2471      x86_64), even if it's a leaf function.  We don't want the
2472      function to be regarded as non-leaf because TLS calls need not
2473      affect register allocation.  This flag is set when a TLS call
2474      instruction is expanded within a function, and never reset, even
2475      if all such instructions are optimized away.  Use the
2476      ix86_current_function_calls_tls_descriptor macro for a better
2477      approximation.  */
2478   int tls_descriptor_call_expanded_p;
2479 };
2480
2481 #define ix86_stack_locals (cfun->machine->stack_locals)
2482 #define ix86_save_varrargs_registers (cfun->machine->save_varrargs_registers)
2483 #define ix86_optimize_mode_switching (cfun->machine->optimize_mode_switching)
2484 #define ix86_tls_descriptor_calls_expanded_in_cfun \
2485   (cfun->machine->tls_descriptor_call_expanded_p)
2486 /* Since tls_descriptor_call_expanded is not cleared, even if all TLS
2487    calls are optimized away, we try to detect cases in which it was
2488    optimized away.  Since such instructions (use (reg REG_SP)), we can
2489    verify whether there's any such instruction live by testing that
2490    REG_SP is live.  */
2491 #define ix86_current_function_calls_tls_descriptor \
2492   (ix86_tls_descriptor_calls_expanded_in_cfun && df_regs_ever_live_p (SP_REG))
2493
2494 /* Control behavior of x86_file_start.  */
2495 #define X86_FILE_START_VERSION_DIRECTIVE false
2496 #define X86_FILE_START_FLTUSED false
2497
2498 /* Flag to mark data that is in the large address area.  */
2499 #define SYMBOL_FLAG_FAR_ADDR            (SYMBOL_FLAG_MACH_DEP << 0)
2500 #define SYMBOL_REF_FAR_ADDR_P(X)        \
2501         ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_FAR_ADDR) != 0)
2502
2503 /* Flags to mark dllimport/dllexport.  Used by PE ports, but handy to
2504    have defined always, to avoid ifdefing.  */
2505 #define SYMBOL_FLAG_DLLIMPORT           (SYMBOL_FLAG_MACH_DEP << 1)
2506 #define SYMBOL_REF_DLLIMPORT_P(X) \
2507         ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_DLLIMPORT) != 0)
2508
2509 #define SYMBOL_FLAG_DLLEXPORT           (SYMBOL_FLAG_MACH_DEP << 2)
2510 #define SYMBOL_REF_DLLEXPORT_P(X) \
2511         ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_DLLEXPORT) != 0)
2512
2513 /* Model costs for vectorizer.  */
2514
2515 /* Cost of conditional branch.  */
2516 #undef TARG_COND_BRANCH_COST
2517 #define TARG_COND_BRANCH_COST           ix86_cost->branch_cost
2518
2519 /* Cost of any scalar operation, excluding load and store.  */
2520 #undef TARG_SCALAR_STMT_COST
2521 #define TARG_SCALAR_STMT_COST           ix86_cost->scalar_stmt_cost
2522
2523 /* Cost of scalar load.  */
2524 #undef TARG_SCALAR_LOAD_COST
2525 #define TARG_SCALAR_LOAD_COST           ix86_cost->scalar_load_cost
2526
2527 /* Cost of scalar store.  */
2528 #undef TARG_SCALAR_STORE_COST
2529 #define TARG_SCALAR_STORE_COST          ix86_cost->scalar_store_cost
2530
2531 /* Cost of any vector operation, excluding load, store or vector to scalar
2532    operation.  */
2533 #undef TARG_VEC_STMT_COST
2534 #define TARG_VEC_STMT_COST              ix86_cost->vec_stmt_cost
2535
2536 /* Cost of vector to scalar operation.  */
2537 #undef TARG_VEC_TO_SCALAR_COST
2538 #define TARG_VEC_TO_SCALAR_COST         ix86_cost->vec_to_scalar_cost
2539
2540 /* Cost of scalar to vector operation.  */
2541 #undef TARG_SCALAR_TO_VEC_COST
2542 #define TARG_SCALAR_TO_VEC_COST         ix86_cost->scalar_to_vec_cost
2543
2544 /* Cost of aligned vector load.  */
2545 #undef TARG_VEC_LOAD_COST
2546 #define TARG_VEC_LOAD_COST              ix86_cost->vec_align_load_cost
2547
2548 /* Cost of misaligned vector load.  */
2549 #undef TARG_VEC_UNALIGNED_LOAD_COST
2550 #define TARG_VEC_UNALIGNED_LOAD_COST    ix86_cost->vec_unalign_load_cost
2551
2552 /* Cost of vector store.  */
2553 #undef TARG_VEC_STORE_COST
2554 #define TARG_VEC_STORE_COST             ix86_cost->vec_store_cost
2555
2556 /* Cost of conditional taken branch for vectorizer cost model.  */
2557 #undef TARG_COND_TAKEN_BRANCH_COST
2558 #define TARG_COND_TAKEN_BRANCH_COST     ix86_cost->cond_taken_branch_cost
2559
2560 /* Cost of conditional not taken branch for vectorizer cost model.  */
2561 #undef TARG_COND_NOT_TAKEN_BRANCH_COST
2562 #define TARG_COND_NOT_TAKEN_BRANCH_COST ix86_cost->cond_not_taken_branch_cost
2563
2564 /*
2565 Local variables:
2566 version-control: t
2567 End:
2568 */