OSDN Git Service

4bc8ef18500ead6552b4123538a44e82cdf31b57
[pf3gnuchains/gcc-fork.git] / gcc / config / i386 / i386.h
1 /* Definitions of target machine for GCC for IA-32.
2    Copyright (C) 1988, 1992, 1994, 1995, 1996, 1997, 1998, 1999, 2000,
3    2001, 2002, 2003, 2004, 2005, 2006, 2007, 2008, 2009
4    Free Software Foundation, Inc.
5
6 This file is part of GCC.
7
8 GCC is free software; you can redistribute it and/or modify
9 it under the terms of the GNU General Public License as published by
10 the Free Software Foundation; either version 3, or (at your option)
11 any later version.
12
13 GCC is distributed in the hope that it will be useful,
14 but WITHOUT ANY WARRANTY; without even the implied warranty of
15 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16 GNU General Public License for more details.
17
18 Under Section 7 of GPL version 3, you are granted additional
19 permissions described in the GCC Runtime Library Exception, version
20 3.1, as published by the Free Software Foundation.
21
22 You should have received a copy of the GNU General Public License and
23 a copy of the GCC Runtime Library Exception along with this program;
24 see the files COPYING3 and COPYING.RUNTIME respectively.  If not, see
25 <http://www.gnu.org/licenses/>.  */
26
27 /* The purpose of this file is to define the characteristics of the i386,
28    independent of assembler syntax or operating system.
29
30    Three other files build on this one to describe a specific assembler syntax:
31    bsd386.h, att386.h, and sun386.h.
32
33    The actual tm.h file for a particular system should include
34    this file, and then the file for the appropriate assembler syntax.
35
36    Many macros that specify assembler syntax are omitted entirely from
37    this file because they really belong in the files for particular
38    assemblers.  These include RP, IP, LPREFIX, PUT_OP_SIZE, USE_STAR,
39    ADDR_BEG, ADDR_END, PRINT_IREG, PRINT_SCALE, PRINT_B_I_S, and many
40    that start with ASM_ or end in ASM_OP.  */
41
42 /* Redefines for option macros.  */
43
44 #define TARGET_64BIT    OPTION_ISA_64BIT
45 #define TARGET_MMX      OPTION_ISA_MMX
46 #define TARGET_3DNOW    OPTION_ISA_3DNOW
47 #define TARGET_3DNOW_A  OPTION_ISA_3DNOW_A
48 #define TARGET_SSE      OPTION_ISA_SSE
49 #define TARGET_SSE2     OPTION_ISA_SSE2
50 #define TARGET_SSE3     OPTION_ISA_SSE3
51 #define TARGET_SSSE3    OPTION_ISA_SSSE3
52 #define TARGET_SSE4_1   OPTION_ISA_SSE4_1
53 #define TARGET_SSE4_2   OPTION_ISA_SSE4_2
54 #define TARGET_AVX      OPTION_ISA_AVX
55 #define TARGET_FMA      OPTION_ISA_FMA
56 #define TARGET_SSE4A    OPTION_ISA_SSE4A
57 #define TARGET_FMA4     OPTION_ISA_FMA4
58 #define TARGET_XOP      OPTION_ISA_XOP
59 #define TARGET_LWP      OPTION_ISA_LWP
60 #define TARGET_ROUND    OPTION_ISA_ROUND
61 #define TARGET_ABM      OPTION_ISA_ABM
62 #define TARGET_POPCNT   OPTION_ISA_POPCNT
63 #define TARGET_SAHF     OPTION_ISA_SAHF
64 #define TARGET_MOVBE    OPTION_ISA_MOVBE
65 #define TARGET_CRC32    OPTION_ISA_CRC32
66 #define TARGET_AES      OPTION_ISA_AES
67 #define TARGET_PCLMUL   OPTION_ISA_PCLMUL
68 #define TARGET_CMPXCHG16B OPTION_ISA_CX16
69
70
71 /* SSE4.1 defines round instructions */
72 #define OPTION_MASK_ISA_ROUND   OPTION_MASK_ISA_SSE4_1
73 #define OPTION_ISA_ROUND        ((ix86_isa_flags & OPTION_MASK_ISA_ROUND) != 0)
74
75 #include "config/vxworks-dummy.h"
76
77 /* Algorithm to expand string function with.  */
78 enum stringop_alg
79 {
80    no_stringop,
81    libcall,
82    rep_prefix_1_byte,
83    rep_prefix_4_byte,
84    rep_prefix_8_byte,
85    loop_1_byte,
86    loop,
87    unrolled_loop
88 };
89
90 #define NAX_STRINGOP_ALGS 4
91
92 /* Specify what algorithm to use for stringops on known size.
93    When size is unknown, the UNKNOWN_SIZE alg is used.  When size is
94    known at compile time or estimated via feedback, the SIZE array
95    is walked in order until MAX is greater then the estimate (or -1
96    means infinity).  Corresponding ALG is used then.
97    For example initializer:
98     {{256, loop}, {-1, rep_prefix_4_byte}}
99    will use loop for blocks smaller or equal to 256 bytes, rep prefix will
100    be used otherwise.  */
101 struct stringop_algs
102 {
103   const enum stringop_alg unknown_size;
104   const struct stringop_strategy {
105     const int max;
106     const enum stringop_alg alg;
107   } size [NAX_STRINGOP_ALGS];
108 };
109
110 /* Define the specific costs for a given cpu */
111
112 struct processor_costs {
113   const int add;                /* cost of an add instruction */
114   const int lea;                /* cost of a lea instruction */
115   const int shift_var;          /* variable shift costs */
116   const int shift_const;        /* constant shift costs */
117   const int mult_init[5];       /* cost of starting a multiply
118                                    in QImode, HImode, SImode, DImode, TImode*/
119   const int mult_bit;           /* cost of multiply per each bit set */
120   const int divide[5];          /* cost of a divide/mod
121                                    in QImode, HImode, SImode, DImode, TImode*/
122   int movsx;                    /* The cost of movsx operation.  */
123   int movzx;                    /* The cost of movzx operation.  */
124   const int large_insn;         /* insns larger than this cost more */
125   const int move_ratio;         /* The threshold of number of scalar
126                                    memory-to-memory move insns.  */
127   const int movzbl_load;        /* cost of loading using movzbl */
128   const int int_load[3];        /* cost of loading integer registers
129                                    in QImode, HImode and SImode relative
130                                    to reg-reg move (2).  */
131   const int int_store[3];       /* cost of storing integer register
132                                    in QImode, HImode and SImode */
133   const int fp_move;            /* cost of reg,reg fld/fst */
134   const int fp_load[3];         /* cost of loading FP register
135                                    in SFmode, DFmode and XFmode */
136   const int fp_store[3];        /* cost of storing FP register
137                                    in SFmode, DFmode and XFmode */
138   const int mmx_move;           /* cost of moving MMX register.  */
139   const int mmx_load[2];        /* cost of loading MMX register
140                                    in SImode and DImode */
141   const int mmx_store[2];       /* cost of storing MMX register
142                                    in SImode and DImode */
143   const int sse_move;           /* cost of moving SSE register.  */
144   const int sse_load[3];        /* cost of loading SSE register
145                                    in SImode, DImode and TImode*/
146   const int sse_store[3];       /* cost of storing SSE register
147                                    in SImode, DImode and TImode*/
148   const int mmxsse_to_integer;  /* cost of moving mmxsse register to
149                                    integer and vice versa.  */
150   const int l1_cache_size;      /* size of l1 cache, in kilobytes.  */
151   const int l2_cache_size;      /* size of l2 cache, in kilobytes.  */
152   const int prefetch_block;     /* bytes moved to cache for prefetch.  */
153   const int simultaneous_prefetches; /* number of parallel prefetch
154                                    operations.  */
155   const int branch_cost;        /* Default value for BRANCH_COST.  */
156   const int fadd;               /* cost of FADD and FSUB instructions.  */
157   const int fmul;               /* cost of FMUL instruction.  */
158   const int fdiv;               /* cost of FDIV instruction.  */
159   const int fabs;               /* cost of FABS instruction.  */
160   const int fchs;               /* cost of FCHS instruction.  */
161   const int fsqrt;              /* cost of FSQRT instruction.  */
162                                 /* Specify what algorithm
163                                    to use for stringops on unknown size.  */
164   struct stringop_algs memcpy[2], memset[2];
165   const int scalar_stmt_cost;   /* Cost of any scalar operation, excluding
166                                    load and store.  */
167   const int scalar_load_cost;   /* Cost of scalar load.  */
168   const int scalar_store_cost;  /* Cost of scalar store.  */
169   const int vec_stmt_cost;      /* Cost of any vector operation, excluding
170                                    load, store, vector-to-scalar and
171                                    scalar-to-vector operation.  */
172   const int vec_to_scalar_cost;    /* Cost of vect-to-scalar operation.  */
173   const int scalar_to_vec_cost;    /* Cost of scalar-to-vector operation.  */
174   const int vec_align_load_cost;   /* Cost of aligned vector load.  */
175   const int vec_unalign_load_cost; /* Cost of unaligned vector load.  */
176   const int vec_store_cost;        /* Cost of vector store.  */
177   const int cond_taken_branch_cost;    /* Cost of taken branch for vectorizer
178                                           cost model.  */
179   const int cond_not_taken_branch_cost;/* Cost of not taken branch for
180                                           vectorizer cost model.  */
181 };
182
183 extern const struct processor_costs *ix86_cost;
184 extern const struct processor_costs ix86_size_cost;
185
186 #define ix86_cur_cost() \
187   (optimize_insn_for_size_p () ? &ix86_size_cost: ix86_cost)
188
189 /* Macros used in the machine description to test the flags.  */
190
191 /* configure can arrange to make this 2, to force a 486.  */
192
193 #ifndef TARGET_CPU_DEFAULT
194 #define TARGET_CPU_DEFAULT TARGET_CPU_DEFAULT_generic
195 #endif
196
197 #ifndef TARGET_FPMATH_DEFAULT
198 #define TARGET_FPMATH_DEFAULT \
199   (TARGET_64BIT && TARGET_SSE ? FPMATH_SSE : FPMATH_387)
200 #endif
201
202 #define TARGET_FLOAT_RETURNS_IN_80387 TARGET_FLOAT_RETURNS
203
204 /* 64bit Sledgehammer mode.  For libgcc2 we make sure this is a
205    compile-time constant.  */
206 #ifdef IN_LIBGCC2
207 #undef TARGET_64BIT
208 #ifdef __x86_64__
209 #define TARGET_64BIT 1
210 #else
211 #define TARGET_64BIT 0
212 #endif
213 #else
214 #ifndef TARGET_BI_ARCH
215 #undef TARGET_64BIT
216 #if TARGET_64BIT_DEFAULT
217 #define TARGET_64BIT 1
218 #else
219 #define TARGET_64BIT 0
220 #endif
221 #endif
222 #endif
223
224 #define HAS_LONG_COND_BRANCH 1
225 #define HAS_LONG_UNCOND_BRANCH 1
226
227 #define TARGET_386 (ix86_tune == PROCESSOR_I386)
228 #define TARGET_486 (ix86_tune == PROCESSOR_I486)
229 #define TARGET_PENTIUM (ix86_tune == PROCESSOR_PENTIUM)
230 #define TARGET_PENTIUMPRO (ix86_tune == PROCESSOR_PENTIUMPRO)
231 #define TARGET_GEODE (ix86_tune == PROCESSOR_GEODE)
232 #define TARGET_K6 (ix86_tune == PROCESSOR_K6)
233 #define TARGET_ATHLON (ix86_tune == PROCESSOR_ATHLON)
234 #define TARGET_PENTIUM4 (ix86_tune == PROCESSOR_PENTIUM4)
235 #define TARGET_K8 (ix86_tune == PROCESSOR_K8)
236 #define TARGET_ATHLON_K8 (TARGET_K8 || TARGET_ATHLON)
237 #define TARGET_NOCONA (ix86_tune == PROCESSOR_NOCONA)
238 #define TARGET_CORE2 (ix86_tune == PROCESSOR_CORE2)
239 #define TARGET_GENERIC32 (ix86_tune == PROCESSOR_GENERIC32)
240 #define TARGET_GENERIC64 (ix86_tune == PROCESSOR_GENERIC64)
241 #define TARGET_GENERIC (TARGET_GENERIC32 || TARGET_GENERIC64)
242 #define TARGET_AMDFAM10 (ix86_tune == PROCESSOR_AMDFAM10)
243 #define TARGET_ATOM (ix86_tune == PROCESSOR_ATOM)
244
245 /* Feature tests against the various tunings.  */
246 enum ix86_tune_indices {
247   X86_TUNE_USE_LEAVE,
248   X86_TUNE_PUSH_MEMORY,
249   X86_TUNE_ZERO_EXTEND_WITH_AND,
250   X86_TUNE_UNROLL_STRLEN,
251   X86_TUNE_DEEP_BRANCH_PREDICTION,
252   X86_TUNE_BRANCH_PREDICTION_HINTS,
253   X86_TUNE_DOUBLE_WITH_ADD,
254   X86_TUNE_USE_SAHF,
255   X86_TUNE_MOVX,
256   X86_TUNE_PARTIAL_REG_STALL,
257   X86_TUNE_PARTIAL_FLAG_REG_STALL,
258   X86_TUNE_USE_HIMODE_FIOP,
259   X86_TUNE_USE_SIMODE_FIOP,
260   X86_TUNE_USE_MOV0,
261   X86_TUNE_USE_CLTD,
262   X86_TUNE_USE_XCHGB,
263   X86_TUNE_SPLIT_LONG_MOVES,
264   X86_TUNE_READ_MODIFY_WRITE,
265   X86_TUNE_READ_MODIFY,
266   X86_TUNE_PROMOTE_QIMODE,
267   X86_TUNE_FAST_PREFIX,
268   X86_TUNE_SINGLE_STRINGOP,
269   X86_TUNE_QIMODE_MATH,
270   X86_TUNE_HIMODE_MATH,
271   X86_TUNE_PROMOTE_QI_REGS,
272   X86_TUNE_PROMOTE_HI_REGS,
273   X86_TUNE_ADD_ESP_4,
274   X86_TUNE_ADD_ESP_8,
275   X86_TUNE_SUB_ESP_4,
276   X86_TUNE_SUB_ESP_8,
277   X86_TUNE_INTEGER_DFMODE_MOVES,
278   X86_TUNE_PARTIAL_REG_DEPENDENCY,
279   X86_TUNE_SSE_PARTIAL_REG_DEPENDENCY,
280   X86_TUNE_SSE_UNALIGNED_MOVE_OPTIMAL,
281   X86_TUNE_SSE_SPLIT_REGS,
282   X86_TUNE_SSE_TYPELESS_STORES,
283   X86_TUNE_SSE_LOAD0_BY_PXOR,
284   X86_TUNE_MEMORY_MISMATCH_STALL,
285   X86_TUNE_PROLOGUE_USING_MOVE,
286   X86_TUNE_EPILOGUE_USING_MOVE,
287   X86_TUNE_SHIFT1,
288   X86_TUNE_USE_FFREEP,
289   X86_TUNE_INTER_UNIT_MOVES,
290   X86_TUNE_INTER_UNIT_CONVERSIONS,
291   X86_TUNE_FOUR_JUMP_LIMIT,
292   X86_TUNE_SCHEDULE,
293   X86_TUNE_USE_BT,
294   X86_TUNE_USE_INCDEC,
295   X86_TUNE_PAD_RETURNS,
296   X86_TUNE_EXT_80387_CONSTANTS,
297   X86_TUNE_SHORTEN_X87_SSE,
298   X86_TUNE_AVOID_VECTOR_DECODE,
299   X86_TUNE_PROMOTE_HIMODE_IMUL,
300   X86_TUNE_SLOW_IMUL_IMM32_MEM,
301   X86_TUNE_SLOW_IMUL_IMM8,
302   X86_TUNE_MOVE_M1_VIA_OR,
303   X86_TUNE_NOT_UNPAIRABLE,
304   X86_TUNE_NOT_VECTORMODE,
305   X86_TUNE_USE_VECTOR_FP_CONVERTS,
306   X86_TUNE_USE_VECTOR_CONVERTS,
307   X86_TUNE_FUSE_CMP_AND_BRANCH,
308   X86_TUNE_OPT_AGU,
309
310   X86_TUNE_LAST
311 };
312
313 extern unsigned char ix86_tune_features[X86_TUNE_LAST];
314
315 #define TARGET_USE_LEAVE        ix86_tune_features[X86_TUNE_USE_LEAVE]
316 #define TARGET_PUSH_MEMORY      ix86_tune_features[X86_TUNE_PUSH_MEMORY]
317 #define TARGET_ZERO_EXTEND_WITH_AND \
318         ix86_tune_features[X86_TUNE_ZERO_EXTEND_WITH_AND]
319 #define TARGET_UNROLL_STRLEN    ix86_tune_features[X86_TUNE_UNROLL_STRLEN]
320 #define TARGET_DEEP_BRANCH_PREDICTION \
321         ix86_tune_features[X86_TUNE_DEEP_BRANCH_PREDICTION]
322 #define TARGET_BRANCH_PREDICTION_HINTS \
323         ix86_tune_features[X86_TUNE_BRANCH_PREDICTION_HINTS]
324 #define TARGET_DOUBLE_WITH_ADD  ix86_tune_features[X86_TUNE_DOUBLE_WITH_ADD]
325 #define TARGET_USE_SAHF         ix86_tune_features[X86_TUNE_USE_SAHF]
326 #define TARGET_MOVX             ix86_tune_features[X86_TUNE_MOVX]
327 #define TARGET_PARTIAL_REG_STALL ix86_tune_features[X86_TUNE_PARTIAL_REG_STALL]
328 #define TARGET_PARTIAL_FLAG_REG_STALL \
329         ix86_tune_features[X86_TUNE_PARTIAL_FLAG_REG_STALL]
330 #define TARGET_USE_HIMODE_FIOP  ix86_tune_features[X86_TUNE_USE_HIMODE_FIOP]
331 #define TARGET_USE_SIMODE_FIOP  ix86_tune_features[X86_TUNE_USE_SIMODE_FIOP]
332 #define TARGET_USE_MOV0         ix86_tune_features[X86_TUNE_USE_MOV0]
333 #define TARGET_USE_CLTD         ix86_tune_features[X86_TUNE_USE_CLTD]
334 #define TARGET_USE_XCHGB        ix86_tune_features[X86_TUNE_USE_XCHGB]
335 #define TARGET_SPLIT_LONG_MOVES ix86_tune_features[X86_TUNE_SPLIT_LONG_MOVES]
336 #define TARGET_READ_MODIFY_WRITE ix86_tune_features[X86_TUNE_READ_MODIFY_WRITE]
337 #define TARGET_READ_MODIFY      ix86_tune_features[X86_TUNE_READ_MODIFY]
338 #define TARGET_PROMOTE_QImode   ix86_tune_features[X86_TUNE_PROMOTE_QIMODE]
339 #define TARGET_FAST_PREFIX      ix86_tune_features[X86_TUNE_FAST_PREFIX]
340 #define TARGET_SINGLE_STRINGOP  ix86_tune_features[X86_TUNE_SINGLE_STRINGOP]
341 #define TARGET_QIMODE_MATH      ix86_tune_features[X86_TUNE_QIMODE_MATH]
342 #define TARGET_HIMODE_MATH      ix86_tune_features[X86_TUNE_HIMODE_MATH]
343 #define TARGET_PROMOTE_QI_REGS  ix86_tune_features[X86_TUNE_PROMOTE_QI_REGS]
344 #define TARGET_PROMOTE_HI_REGS  ix86_tune_features[X86_TUNE_PROMOTE_HI_REGS]
345 #define TARGET_ADD_ESP_4        ix86_tune_features[X86_TUNE_ADD_ESP_4]
346 #define TARGET_ADD_ESP_8        ix86_tune_features[X86_TUNE_ADD_ESP_8]
347 #define TARGET_SUB_ESP_4        ix86_tune_features[X86_TUNE_SUB_ESP_4]
348 #define TARGET_SUB_ESP_8        ix86_tune_features[X86_TUNE_SUB_ESP_8]
349 #define TARGET_INTEGER_DFMODE_MOVES \
350         ix86_tune_features[X86_TUNE_INTEGER_DFMODE_MOVES]
351 #define TARGET_PARTIAL_REG_DEPENDENCY \
352         ix86_tune_features[X86_TUNE_PARTIAL_REG_DEPENDENCY]
353 #define TARGET_SSE_PARTIAL_REG_DEPENDENCY \
354         ix86_tune_features[X86_TUNE_SSE_PARTIAL_REG_DEPENDENCY]
355 #define TARGET_SSE_UNALIGNED_MOVE_OPTIMAL \
356         ix86_tune_features[X86_TUNE_SSE_UNALIGNED_MOVE_OPTIMAL]
357 #define TARGET_SSE_SPLIT_REGS   ix86_tune_features[X86_TUNE_SSE_SPLIT_REGS]
358 #define TARGET_SSE_TYPELESS_STORES \
359         ix86_tune_features[X86_TUNE_SSE_TYPELESS_STORES]
360 #define TARGET_SSE_LOAD0_BY_PXOR ix86_tune_features[X86_TUNE_SSE_LOAD0_BY_PXOR]
361 #define TARGET_MEMORY_MISMATCH_STALL \
362         ix86_tune_features[X86_TUNE_MEMORY_MISMATCH_STALL]
363 #define TARGET_PROLOGUE_USING_MOVE \
364         ix86_tune_features[X86_TUNE_PROLOGUE_USING_MOVE]
365 #define TARGET_EPILOGUE_USING_MOVE \
366         ix86_tune_features[X86_TUNE_EPILOGUE_USING_MOVE]
367 #define TARGET_SHIFT1           ix86_tune_features[X86_TUNE_SHIFT1]
368 #define TARGET_USE_FFREEP       ix86_tune_features[X86_TUNE_USE_FFREEP]
369 #define TARGET_INTER_UNIT_MOVES ix86_tune_features[X86_TUNE_INTER_UNIT_MOVES]
370 #define TARGET_INTER_UNIT_CONVERSIONS\
371         ix86_tune_features[X86_TUNE_INTER_UNIT_CONVERSIONS]
372 #define TARGET_FOUR_JUMP_LIMIT  ix86_tune_features[X86_TUNE_FOUR_JUMP_LIMIT]
373 #define TARGET_SCHEDULE         ix86_tune_features[X86_TUNE_SCHEDULE]
374 #define TARGET_USE_BT           ix86_tune_features[X86_TUNE_USE_BT]
375 #define TARGET_USE_INCDEC       ix86_tune_features[X86_TUNE_USE_INCDEC]
376 #define TARGET_PAD_RETURNS      ix86_tune_features[X86_TUNE_PAD_RETURNS]
377 #define TARGET_EXT_80387_CONSTANTS \
378         ix86_tune_features[X86_TUNE_EXT_80387_CONSTANTS]
379 #define TARGET_SHORTEN_X87_SSE  ix86_tune_features[X86_TUNE_SHORTEN_X87_SSE]
380 #define TARGET_AVOID_VECTOR_DECODE \
381         ix86_tune_features[X86_TUNE_AVOID_VECTOR_DECODE]
382 #define TARGET_TUNE_PROMOTE_HIMODE_IMUL \
383         ix86_tune_features[X86_TUNE_PROMOTE_HIMODE_IMUL]
384 #define TARGET_SLOW_IMUL_IMM32_MEM \
385         ix86_tune_features[X86_TUNE_SLOW_IMUL_IMM32_MEM]
386 #define TARGET_SLOW_IMUL_IMM8   ix86_tune_features[X86_TUNE_SLOW_IMUL_IMM8]
387 #define TARGET_MOVE_M1_VIA_OR   ix86_tune_features[X86_TUNE_MOVE_M1_VIA_OR]
388 #define TARGET_NOT_UNPAIRABLE   ix86_tune_features[X86_TUNE_NOT_UNPAIRABLE]
389 #define TARGET_NOT_VECTORMODE   ix86_tune_features[X86_TUNE_NOT_VECTORMODE]
390 #define TARGET_USE_VECTOR_FP_CONVERTS \
391         ix86_tune_features[X86_TUNE_USE_VECTOR_FP_CONVERTS]
392 #define TARGET_USE_VECTOR_CONVERTS \
393         ix86_tune_features[X86_TUNE_USE_VECTOR_CONVERTS]
394 #define TARGET_FUSE_CMP_AND_BRANCH \
395         ix86_tune_features[X86_TUNE_FUSE_CMP_AND_BRANCH]
396 #define TARGET_OPT_AGU ix86_tune_features[X86_TUNE_OPT_AGU]
397
398 /* Feature tests against the various architecture variations.  */
399 enum ix86_arch_indices {
400   X86_ARCH_CMOVE,               /* || TARGET_SSE */
401   X86_ARCH_CMPXCHG,
402   X86_ARCH_CMPXCHG8B,
403   X86_ARCH_XADD,
404   X86_ARCH_BSWAP,
405   X86_ARCH_CALL_ESP,
406
407   X86_ARCH_LAST
408 };
409
410 extern unsigned char ix86_arch_features[X86_ARCH_LAST];
411
412 #define TARGET_CMOVE            ix86_arch_features[X86_ARCH_CMOVE]
413 #define TARGET_CMPXCHG          ix86_arch_features[X86_ARCH_CMPXCHG]
414 #define TARGET_CMPXCHG8B        ix86_arch_features[X86_ARCH_CMPXCHG8B]
415 #define TARGET_XADD             ix86_arch_features[X86_ARCH_XADD]
416 #define TARGET_BSWAP            ix86_arch_features[X86_ARCH_BSWAP]
417 #define TARGET_CALL_ESP         ix86_arch_features[X86_ARCH_CALL_ESP]
418
419 #define TARGET_FISTTP           (TARGET_SSE3 && TARGET_80387)
420
421 extern int x86_prefetch_sse;
422
423 #define TARGET_PREFETCH_SSE     x86_prefetch_sse
424
425 #define ASSEMBLER_DIALECT       (ix86_asm_dialect)
426
427 #define TARGET_SSE_MATH         ((ix86_fpmath & FPMATH_SSE) != 0)
428 #define TARGET_MIX_SSE_I387 \
429  ((ix86_fpmath & (FPMATH_SSE | FPMATH_387)) == (FPMATH_SSE | FPMATH_387))
430
431 #define TARGET_GNU_TLS          (ix86_tls_dialect == TLS_DIALECT_GNU)
432 #define TARGET_GNU2_TLS         (ix86_tls_dialect == TLS_DIALECT_GNU2)
433 #define TARGET_ANY_GNU_TLS      (TARGET_GNU_TLS || TARGET_GNU2_TLS)
434 #define TARGET_SUN_TLS          (ix86_tls_dialect == TLS_DIALECT_SUN)
435
436 extern int ix86_isa_flags;
437
438 #ifndef TARGET_64BIT_DEFAULT
439 #define TARGET_64BIT_DEFAULT 0
440 #endif
441 #ifndef TARGET_TLS_DIRECT_SEG_REFS_DEFAULT
442 #define TARGET_TLS_DIRECT_SEG_REFS_DEFAULT 0
443 #endif
444
445 /* Fence to use after loop using storent.  */
446
447 extern tree x86_mfence;
448 #define FENCE_FOLLOWING_MOVNT x86_mfence
449
450 /* Once GDB has been enhanced to deal with functions without frame
451    pointers, we can change this to allow for elimination of
452    the frame pointer in leaf functions.  */
453 #define TARGET_DEFAULT 0
454
455 /* Extra bits to force.  */
456 #define TARGET_SUBTARGET_DEFAULT 0
457 #define TARGET_SUBTARGET_ISA_DEFAULT 0
458
459 /* Extra bits to force on w/ 32-bit mode.  */
460 #define TARGET_SUBTARGET32_DEFAULT 0
461 #define TARGET_SUBTARGET32_ISA_DEFAULT 0
462
463 /* Extra bits to force on w/ 64-bit mode.  */
464 #define TARGET_SUBTARGET64_DEFAULT 0
465 #define TARGET_SUBTARGET64_ISA_DEFAULT 0
466
467 /* This is not really a target flag, but is done this way so that
468    it's analogous to similar code for Mach-O on PowerPC.  darwin.h
469    redefines this to 1.  */
470 #define TARGET_MACHO 0
471
472 /* Likewise, for the Windows 64-bit ABI.  */
473 #define TARGET_64BIT_MS_ABI (TARGET_64BIT && ix86_cfun_abi () == MS_ABI)
474
475 /* Available call abi.  */
476 enum calling_abi
477 {
478   SYSV_ABI = 0,
479   MS_ABI = 1
480 };
481
482 /* The abi used by target.  */
483 extern enum calling_abi ix86_abi;
484
485 /* The default abi used by target.  */
486 #define DEFAULT_ABI SYSV_ABI
487
488 /* Subtargets may reset this to 1 in order to enable 96-bit long double
489    with the rounding mode forced to 53 bits.  */
490 #define TARGET_96_ROUND_53_LONG_DOUBLE 0
491
492 /* Sometimes certain combinations of command options do not make
493    sense on a particular target machine.  You can define a macro
494    `OVERRIDE_OPTIONS' to take account of this.  This macro, if
495    defined, is executed once just after all the command options have
496    been parsed.
497
498    Don't use this macro to turn on various extra optimizations for
499    `-O'.  That is what `OPTIMIZATION_OPTIONS' is for.  */
500
501 #define OVERRIDE_OPTIONS override_options (true)
502
503 /* Define this to change the optimizations performed by default.  */
504 #define OPTIMIZATION_OPTIONS(LEVEL, SIZE) \
505   optimization_options ((LEVEL), (SIZE))
506
507 /* -march=native handling only makes sense with compiler running on
508    an x86 or x86_64 chip.  If changing this condition, also change
509    the condition in driver-i386.c.  */
510 #if defined(__i386__) || defined(__x86_64__)
511 /* In driver-i386.c.  */
512 extern const char *host_detect_local_cpu (int argc, const char **argv);
513 #define EXTRA_SPEC_FUNCTIONS \
514   { "local_cpu_detect", host_detect_local_cpu },
515 #define HAVE_LOCAL_CPU_DETECT
516 #endif
517
518 #if TARGET_64BIT_DEFAULT
519 #define OPT_ARCH64 "!m32"
520 #define OPT_ARCH32 "m32"
521 #else
522 #define OPT_ARCH64 "m64"
523 #define OPT_ARCH32 "!m64"
524 #endif
525
526 /* Support for configure-time defaults of some command line options.
527    The order here is important so that -march doesn't squash the
528    tune or cpu values.  */
529 #define OPTION_DEFAULT_SPECS                                       \
530   {"tune", "%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}" }, \
531   {"tune_32", "%{" OPT_ARCH32 ":%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}}" }, \
532   {"tune_64", "%{" OPT_ARCH64 ":%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}}" }, \
533   {"cpu", "%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}" },  \
534   {"cpu_32", "%{" OPT_ARCH32 ":%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}}" }, \
535   {"cpu_64", "%{" OPT_ARCH64 ":%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}}" }, \
536   {"arch", "%{!march=*:-march=%(VALUE)}"},                         \
537   {"arch_32", "%{" OPT_ARCH32 ":%{!march=*:-march=%(VALUE)}}"},    \
538   {"arch_64", "%{" OPT_ARCH64 ":%{!march=*:-march=%(VALUE)}}"},
539
540 /* Specs for the compiler proper */
541
542 #ifndef CC1_CPU_SPEC
543 #define CC1_CPU_SPEC_1 "\
544 %{mcpu=*:-mtune=%* \
545 %n`-mcpu=' is deprecated. Use `-mtune=' or '-march=' instead.\n} \
546 %<mcpu=* \
547 %{mintel-syntax:-masm=intel \
548 %n`-mintel-syntax' is deprecated. Use `-masm=intel' instead.\n} \
549 %{msse5:-mavx \
550 %n'-msse5' was removed.\n} \
551 %{mfused-madd:-mavx \
552 %n'-mfused-madd' was removed.\n} \
553 %{mno-intel-syntax:-masm=att \
554 %n`-mno-intel-syntax' is deprecated. Use `-masm=att' instead.\n}"
555
556 #ifndef HAVE_LOCAL_CPU_DETECT
557 #define CC1_CPU_SPEC CC1_CPU_SPEC_1
558 #else
559 #define CC1_CPU_SPEC CC1_CPU_SPEC_1 \
560 "%{march=native:%<march=native %:local_cpu_detect(arch) \
561   %{!mtune=*:%<mtune=native %:local_cpu_detect(tune)}} \
562 %{mtune=native:%<mtune=native %:local_cpu_detect(tune)}"
563 #endif
564 #endif
565 \f
566 /* Target CPU builtins.  */
567 #define TARGET_CPU_CPP_BUILTINS() ix86_target_macros ()
568
569 /* Target Pragmas.  */
570 #define REGISTER_TARGET_PRAGMAS() ix86_register_pragmas ()
571
572 enum target_cpu_default
573 {
574   TARGET_CPU_DEFAULT_generic = 0,
575
576   TARGET_CPU_DEFAULT_i386,
577   TARGET_CPU_DEFAULT_i486,
578   TARGET_CPU_DEFAULT_pentium,
579   TARGET_CPU_DEFAULT_pentium_mmx,
580   TARGET_CPU_DEFAULT_pentiumpro,
581   TARGET_CPU_DEFAULT_pentium2,
582   TARGET_CPU_DEFAULT_pentium3,
583   TARGET_CPU_DEFAULT_pentium4,
584   TARGET_CPU_DEFAULT_pentium_m,
585   TARGET_CPU_DEFAULT_prescott,
586   TARGET_CPU_DEFAULT_nocona,
587   TARGET_CPU_DEFAULT_core2,
588   TARGET_CPU_DEFAULT_atom,
589
590   TARGET_CPU_DEFAULT_geode,
591   TARGET_CPU_DEFAULT_k6,
592   TARGET_CPU_DEFAULT_k6_2,
593   TARGET_CPU_DEFAULT_k6_3,
594   TARGET_CPU_DEFAULT_athlon,
595   TARGET_CPU_DEFAULT_athlon_sse,
596   TARGET_CPU_DEFAULT_k8,
597   TARGET_CPU_DEFAULT_amdfam10,
598
599   TARGET_CPU_DEFAULT_max
600 };
601
602 #ifndef CC1_SPEC
603 #define CC1_SPEC "%(cc1_cpu) "
604 #endif
605
606 /* This macro defines names of additional specifications to put in the
607    specs that can be used in various specifications like CC1_SPEC.  Its
608    definition is an initializer with a subgrouping for each command option.
609
610    Each subgrouping contains a string constant, that defines the
611    specification name, and a string constant that used by the GCC driver
612    program.
613
614    Do not define this macro if it does not need to do anything.  */
615
616 #ifndef SUBTARGET_EXTRA_SPECS
617 #define SUBTARGET_EXTRA_SPECS
618 #endif
619
620 #define EXTRA_SPECS                                                     \
621   { "cc1_cpu",  CC1_CPU_SPEC },                                         \
622   SUBTARGET_EXTRA_SPECS
623 \f
624
625 /* Set the value of FLT_EVAL_METHOD in float.h.  When using only the
626    FPU, assume that the fpcw is set to extended precision; when using
627    only SSE, rounding is correct; when using both SSE and the FPU,
628    the rounding precision is indeterminate, since either may be chosen
629    apparently at random.  */
630 #define TARGET_FLT_EVAL_METHOD \
631   (TARGET_MIX_SSE_I387 ? -1 : TARGET_SSE_MATH ? 0 : 2)
632
633 /* Whether to allow x87 floating-point arithmetic on MODE (one of
634    SFmode, DFmode and XFmode) in the current excess precision
635    configuration.  */
636 #define X87_ENABLE_ARITH(MODE) \
637   (flag_excess_precision == EXCESS_PRECISION_FAST || (MODE) == XFmode)
638
639 /* Likewise, whether to allow direct conversions from integer mode
640    IMODE (HImode, SImode or DImode) to MODE.  */
641 #define X87_ENABLE_FLOAT(MODE, IMODE)                   \
642   (flag_excess_precision == EXCESS_PRECISION_FAST       \
643    || (MODE) == XFmode                                  \
644    || ((MODE) == DFmode && (IMODE) == SImode)           \
645    || (IMODE) == HImode)
646
647 /* target machine storage layout */
648
649 #define SHORT_TYPE_SIZE 16
650 #define INT_TYPE_SIZE 32
651 #define FLOAT_TYPE_SIZE 32
652 #define LONG_TYPE_SIZE BITS_PER_WORD
653 #define DOUBLE_TYPE_SIZE 64
654 #define LONG_LONG_TYPE_SIZE 64
655 #define LONG_DOUBLE_TYPE_SIZE 80
656
657 #define WIDEST_HARDWARE_FP_SIZE LONG_DOUBLE_TYPE_SIZE
658
659 #if defined (TARGET_BI_ARCH) || TARGET_64BIT_DEFAULT
660 #define MAX_BITS_PER_WORD 64
661 #else
662 #define MAX_BITS_PER_WORD 32
663 #endif
664
665 /* Define this if most significant byte of a word is the lowest numbered.  */
666 /* That is true on the 80386.  */
667
668 #define BITS_BIG_ENDIAN 0
669
670 /* Define this if most significant byte of a word is the lowest numbered.  */
671 /* That is not true on the 80386.  */
672 #define BYTES_BIG_ENDIAN 0
673
674 /* Define this if most significant word of a multiword number is the lowest
675    numbered.  */
676 /* Not true for 80386 */
677 #define WORDS_BIG_ENDIAN 0
678
679 /* Width of a word, in units (bytes).  */
680 #define UNITS_PER_WORD          (TARGET_64BIT ? 8 : 4)
681 #ifdef IN_LIBGCC2
682 #define MIN_UNITS_PER_WORD      (TARGET_64BIT ? 8 : 4)
683 #else
684 #define MIN_UNITS_PER_WORD      4
685 #endif
686
687 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
688 #define PARM_BOUNDARY BITS_PER_WORD
689
690 /* Boundary (in *bits*) on which stack pointer should be aligned.  */
691 #define STACK_BOUNDARY \
692  (TARGET_64BIT && ix86_abi == MS_ABI ? 128 : BITS_PER_WORD)
693
694 /* Stack boundary of the main function guaranteed by OS.  */
695 #define MAIN_STACK_BOUNDARY (TARGET_64BIT ? 128 : 32)
696
697 /* Minimum stack boundary.  */
698 #define MIN_STACK_BOUNDARY (TARGET_64BIT ? 128 : 32)
699
700 /* Boundary (in *bits*) on which the stack pointer prefers to be
701    aligned; the compiler cannot rely on having this alignment.  */
702 #define PREFERRED_STACK_BOUNDARY ix86_preferred_stack_boundary
703
704 /* It should be MIN_STACK_BOUNDARY.  But we set it to 128 bits for
705    both 32bit and 64bit, to support codes that need 128 bit stack
706    alignment for SSE instructions, but can't realign the stack.  */
707 #define PREFERRED_STACK_BOUNDARY_DEFAULT 128
708
709 /* 1 if -mstackrealign should be turned on by default.  It will
710    generate an alternate prologue and epilogue that realigns the
711    runtime stack if nessary.  This supports mixing codes that keep a
712    4-byte aligned stack, as specified by i386 psABI, with codes that
713    need a 16-byte aligned stack, as required by SSE instructions.  */
714 #define STACK_REALIGN_DEFAULT 0
715
716 /* Boundary (in *bits*) on which the incoming stack is aligned.  */
717 #define INCOMING_STACK_BOUNDARY ix86_incoming_stack_boundary
718
719 /* Target OS keeps a vector-aligned (128-bit, 16-byte) stack.  This is
720    mandatory for the 64-bit ABI, and may or may not be true for other
721    operating systems.  */
722 #define TARGET_KEEPS_VECTOR_ALIGNED_STACK TARGET_64BIT
723
724 /* Minimum allocation boundary for the code of a function.  */
725 #define FUNCTION_BOUNDARY 8
726
727 /* C++ stores the virtual bit in the lowest bit of function pointers.  */
728 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_pfn
729
730 /* Alignment of field after `int : 0' in a structure.  */
731
732 #define EMPTY_FIELD_BOUNDARY BITS_PER_WORD
733
734 /* Minimum size in bits of the largest boundary to which any
735    and all fundamental data types supported by the hardware
736    might need to be aligned. No data type wants to be aligned
737    rounder than this.
738
739    Pentium+ prefers DFmode values to be aligned to 64 bit boundary
740    and Pentium Pro XFmode values at 128 bit boundaries.  */
741
742 #define BIGGEST_ALIGNMENT (TARGET_AVX ? 256: 128)
743
744 /* Maximum stack alignment.  */
745 #define MAX_STACK_ALIGNMENT MAX_OFILE_ALIGNMENT
746
747 /* Alignment value for attribute ((aligned)).  It is a constant since
748    it is the part of the ABI.  We shouldn't change it with -mavx.  */
749 #define ATTRIBUTE_ALIGNED_VALUE 128
750
751 /* Decide whether a variable of mode MODE should be 128 bit aligned.  */
752 #define ALIGN_MODE_128(MODE) \
753  ((MODE) == XFmode || SSE_REG_MODE_P (MODE))
754
755 /* The published ABIs say that doubles should be aligned on word
756    boundaries, so lower the alignment for structure fields unless
757    -malign-double is set.  */
758
759 /* ??? Blah -- this macro is used directly by libobjc.  Since it
760    supports no vector modes, cut out the complexity and fall back
761    on BIGGEST_FIELD_ALIGNMENT.  */
762 #ifdef IN_TARGET_LIBS
763 #ifdef __x86_64__
764 #define BIGGEST_FIELD_ALIGNMENT 128
765 #else
766 #define BIGGEST_FIELD_ALIGNMENT 32
767 #endif
768 #else
769 #define ADJUST_FIELD_ALIGN(FIELD, COMPUTED) \
770    x86_field_alignment (FIELD, COMPUTED)
771 #endif
772
773 /* If defined, a C expression to compute the alignment given to a
774    constant that is being placed in memory.  EXP is the constant
775    and ALIGN is the alignment that the object would ordinarily have.
776    The value of this macro is used instead of that alignment to align
777    the object.
778
779    If this macro is not defined, then ALIGN is used.
780
781    The typical use of this macro is to increase alignment for string
782    constants to be word aligned so that `strcpy' calls that copy
783    constants can be done inline.  */
784
785 #define CONSTANT_ALIGNMENT(EXP, ALIGN) ix86_constant_alignment ((EXP), (ALIGN))
786
787 /* If defined, a C expression to compute the alignment for a static
788    variable.  TYPE is the data type, and ALIGN is the alignment that
789    the object would ordinarily have.  The value of this macro is used
790    instead of that alignment to align the object.
791
792    If this macro is not defined, then ALIGN is used.
793
794    One use of this macro is to increase alignment of medium-size
795    data to make it all fit in fewer cache lines.  Another is to
796    cause character arrays to be word-aligned so that `strcpy' calls
797    that copy constants to character arrays can be done inline.  */
798
799 #define DATA_ALIGNMENT(TYPE, ALIGN) ix86_data_alignment ((TYPE), (ALIGN))
800
801 /* If defined, a C expression to compute the alignment for a local
802    variable.  TYPE is the data type, and ALIGN is the alignment that
803    the object would ordinarily have.  The value of this macro is used
804    instead of that alignment to align the object.
805
806    If this macro is not defined, then ALIGN is used.
807
808    One use of this macro is to increase alignment of medium-size
809    data to make it all fit in fewer cache lines.  */
810
811 #define LOCAL_ALIGNMENT(TYPE, ALIGN) \
812   ix86_local_alignment ((TYPE), VOIDmode, (ALIGN))
813
814 /* If defined, a C expression to compute the alignment for stack slot.
815    TYPE is the data type, MODE is the widest mode available, and ALIGN
816    is the alignment that the slot would ordinarily have.  The value of
817    this macro is used instead of that alignment to align the slot.
818
819    If this macro is not defined, then ALIGN is used when TYPE is NULL,
820    Otherwise, LOCAL_ALIGNMENT will be used.
821
822    One use of this macro is to set alignment of stack slot to the
823    maximum alignment of all possible modes which the slot may have.  */
824
825 #define STACK_SLOT_ALIGNMENT(TYPE, MODE, ALIGN) \
826   ix86_local_alignment ((TYPE), (MODE), (ALIGN))
827
828 /* If defined, a C expression to compute the alignment for a local
829    variable DECL.
830
831    If this macro is not defined, then
832    LOCAL_ALIGNMENT (TREE_TYPE (DECL), DECL_ALIGN (DECL)) will be used.
833
834    One use of this macro is to increase alignment of medium-size
835    data to make it all fit in fewer cache lines.  */
836
837 #define LOCAL_DECL_ALIGNMENT(DECL) \
838   ix86_local_alignment ((DECL), VOIDmode, DECL_ALIGN (DECL))
839
840 /* If defined, a C expression to compute the minimum required alignment
841    for dynamic stack realignment purposes for EXP (a TYPE or DECL),
842    MODE, assuming normal alignment ALIGN.
843
844    If this macro is not defined, then (ALIGN) will be used.  */
845
846 #define MINIMUM_ALIGNMENT(EXP, MODE, ALIGN) \
847   ix86_minimum_alignment (EXP, MODE, ALIGN)
848
849
850 /* If defined, a C expression that gives the alignment boundary, in
851    bits, of an argument with the specified mode and type.  If it is
852    not defined, `PARM_BOUNDARY' is used for all arguments.  */
853
854 #define FUNCTION_ARG_BOUNDARY(MODE, TYPE) \
855   ix86_function_arg_boundary ((MODE), (TYPE))
856
857 /* Set this nonzero if move instructions will actually fail to work
858    when given unaligned data.  */
859 #define STRICT_ALIGNMENT 0
860
861 /* If bit field type is int, don't let it cross an int,
862    and give entire struct the alignment of an int.  */
863 /* Required on the 386 since it doesn't have bit-field insns.  */
864 #define PCC_BITFIELD_TYPE_MATTERS 1
865 \f
866 /* Standard register usage.  */
867
868 /* This processor has special stack-like registers.  See reg-stack.c
869    for details.  */
870
871 #define STACK_REGS
872
873 #define IS_STACK_MODE(MODE)                                     \
874   (((MODE) == SFmode && (!TARGET_SSE || !TARGET_SSE_MATH))      \
875    || ((MODE) == DFmode && (!TARGET_SSE2 || !TARGET_SSE_MATH))  \
876    || (MODE) == XFmode)
877
878 /* Cover class containing the stack registers.  */
879 #define STACK_REG_COVER_CLASS FLOAT_REGS
880
881 /* Number of actual hardware registers.
882    The hardware registers are assigned numbers for the compiler
883    from 0 to just below FIRST_PSEUDO_REGISTER.
884    All registers that the compiler knows about must be given numbers,
885    even those that are not normally considered general registers.
886
887    In the 80386 we give the 8 general purpose registers the numbers 0-7.
888    We number the floating point registers 8-15.
889    Note that registers 0-7 can be accessed as a  short or int,
890    while only 0-3 may be used with byte `mov' instructions.
891
892    Reg 16 does not correspond to any hardware register, but instead
893    appears in the RTL as an argument pointer prior to reload, and is
894    eliminated during reloading in favor of either the stack or frame
895    pointer.  */
896
897 #define FIRST_PSEUDO_REGISTER 53
898
899 /* Number of hardware registers that go into the DWARF-2 unwind info.
900    If not defined, equals FIRST_PSEUDO_REGISTER.  */
901
902 #define DWARF_FRAME_REGISTERS 17
903
904 /* 1 for registers that have pervasive standard uses
905    and are not available for the register allocator.
906    On the 80386, the stack pointer is such, as is the arg pointer.
907
908    The value is zero if the register is not fixed on either 32 or
909    64 bit targets, one if the register if fixed on both 32 and 64
910    bit targets, two if it is only fixed on 32bit targets and three
911    if its only fixed on 64bit targets.
912    Proper values are computed in the CONDITIONAL_REGISTER_USAGE.
913  */
914 #define FIXED_REGISTERS                                         \
915 /*ax,dx,cx,bx,si,di,bp,sp,st,st1,st2,st3,st4,st5,st6,st7*/      \
916 {  0, 0, 0, 0, 0, 0, 0, 1, 0,  0,  0,  0,  0,  0,  0,  0,       \
917 /*arg,flags,fpsr,fpcr,frame*/                                   \
918     1,    1,   1,   1,    1,                                    \
919 /*xmm0,xmm1,xmm2,xmm3,xmm4,xmm5,xmm6,xmm7*/                     \
920      0,   0,   0,   0,   0,   0,   0,   0,                      \
921 /* mm0, mm1, mm2, mm3, mm4, mm5, mm6, mm7*/                     \
922      0,   0,   0,   0,   0,   0,   0,   0,                      \
923 /*  r8,  r9, r10, r11, r12, r13, r14, r15*/                     \
924      2,   2,   2,   2,   2,   2,   2,   2,                      \
925 /*xmm8,xmm9,xmm10,xmm11,xmm12,xmm13,xmm14,xmm15*/               \
926      2,   2,    2,    2,    2,    2,    2,    2 }
927
928
929 /* 1 for registers not available across function calls.
930    These must include the FIXED_REGISTERS and also any
931    registers that can be used without being saved.
932    The latter must include the registers where values are returned
933    and the register where structure-value addresses are passed.
934    Aside from that, you can include as many other registers as you like.
935
936    The value is zero if the register is not call used on either 32 or
937    64 bit targets, one if the register if call used on both 32 and 64
938    bit targets, two if it is only call used on 32bit targets and three
939    if its only call used on 64bit targets.
940    Proper values are computed in the CONDITIONAL_REGISTER_USAGE.
941 */
942 #define CALL_USED_REGISTERS                                     \
943 /*ax,dx,cx,bx,si,di,bp,sp,st,st1,st2,st3,st4,st5,st6,st7*/      \
944 {  1, 1, 1, 0, 3, 3, 0, 1, 1,  1,  1,  1,  1,  1,  1,  1,       \
945 /*arg,flags,fpsr,fpcr,frame*/                                   \
946     1,   1,    1,   1,    1,                                    \
947 /*xmm0,xmm1,xmm2,xmm3,xmm4,xmm5,xmm6,xmm7*/                     \
948      1,   1,   1,   1,   1,   1,   1,   1,                      \
949 /* mm0, mm1, mm2, mm3, mm4, mm5, mm6, mm7*/                     \
950      1,   1,   1,   1,   1,   1,   1,   1,                      \
951 /*  r8,  r9, r10, r11, r12, r13, r14, r15*/                     \
952      1,   1,   1,   1,   2,   2,   2,   2,                      \
953 /*xmm8,xmm9,xmm10,xmm11,xmm12,xmm13,xmm14,xmm15*/               \
954      1,   1,    1,    1,    1,    1,    1,    1 }
955
956 /* Order in which to allocate registers.  Each register must be
957    listed once, even those in FIXED_REGISTERS.  List frame pointer
958    late and fixed registers last.  Note that, in general, we prefer
959    registers listed in CALL_USED_REGISTERS, keeping the others
960    available for storage of persistent values.
961
962    The ORDER_REGS_FOR_LOCAL_ALLOC actually overwrite the order,
963    so this is just empty initializer for array.  */
964
965 #define REG_ALLOC_ORDER                                         \
966 {  0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17,\
967    18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32,  \
968    33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,  \
969    48, 49, 50, 51, 52 }
970
971 /* ORDER_REGS_FOR_LOCAL_ALLOC is a macro which permits reg_alloc_order
972    to be rearranged based on a particular function.  When using sse math,
973    we want to allocate SSE before x87 registers and vice versa.  */
974
975 #define ORDER_REGS_FOR_LOCAL_ALLOC x86_order_regs_for_local_alloc ()
976
977
978 #define OVERRIDE_ABI_FORMAT(FNDECL) ix86_call_abi_override (FNDECL)
979
980 /* Macro to conditionally modify fixed_regs/call_used_regs.  */
981 #define CONDITIONAL_REGISTER_USAGE  ix86_conditional_register_usage ()
982
983 /* Return number of consecutive hard regs needed starting at reg REGNO
984    to hold something of mode MODE.
985    This is ordinarily the length in words of a value of mode MODE
986    but can be less for certain modes in special long registers.
987
988    Actually there are no two word move instructions for consecutive
989    registers.  And only registers 0-3 may have mov byte instructions
990    applied to them.
991    */
992
993 #define HARD_REGNO_NREGS(REGNO, MODE)                                   \
994   (FP_REGNO_P (REGNO) || SSE_REGNO_P (REGNO) || MMX_REGNO_P (REGNO)     \
995    ? (COMPLEX_MODE_P (MODE) ? 2 : 1)                                    \
996    : ((MODE) == XFmode                                                  \
997       ? (TARGET_64BIT ? 2 : 3)                                          \
998       : (MODE) == XCmode                                                \
999       ? (TARGET_64BIT ? 4 : 6)                                          \
1000       : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD)))
1001
1002 #define HARD_REGNO_NREGS_HAS_PADDING(REGNO, MODE)                       \
1003   ((TARGET_128BIT_LONG_DOUBLE && !TARGET_64BIT)                         \
1004    ? (FP_REGNO_P (REGNO) || SSE_REGNO_P (REGNO) || MMX_REGNO_P (REGNO)  \
1005       ? 0                                                               \
1006       : ((MODE) == XFmode || (MODE) == XCmode))                         \
1007    : 0)
1008
1009 #define HARD_REGNO_NREGS_WITH_PADDING(REGNO, MODE) ((MODE) == XFmode ? 4 : 8)
1010
1011 #define VALID_AVX256_REG_MODE(MODE)                                     \
1012   ((MODE) == V32QImode || (MODE) == V16HImode || (MODE) == V8SImode     \
1013    || (MODE) == V4DImode || (MODE) == V8SFmode || (MODE) == V4DFmode)
1014
1015 #define VALID_SSE2_REG_MODE(MODE)                                       \
1016   ((MODE) == V16QImode || (MODE) == V8HImode || (MODE) == V2DFmode      \
1017    || (MODE) == V2DImode || (MODE) == DFmode)
1018
1019 #define VALID_SSE_REG_MODE(MODE)                                        \
1020   ((MODE) == TImode || (MODE) == V4SFmode || (MODE) == V4SImode         \
1021    || (MODE) == SFmode || (MODE) == TFmode)
1022
1023 #define VALID_MMX_REG_MODE_3DNOW(MODE) \
1024   ((MODE) == V2SFmode || (MODE) == SFmode)
1025
1026 #define VALID_MMX_REG_MODE(MODE)                                        \
1027   ((MODE == V1DImode) || (MODE) == DImode                               \
1028    || (MODE) == V2SImode || (MODE) == SImode                            \
1029    || (MODE) == V4HImode || (MODE) == V8QImode)
1030
1031 /* ??? No autovectorization into MMX or 3DNOW until we can reliably
1032    place emms and femms instructions.
1033    FIXME: AVX has 32byte floating point vector operations and 16byte
1034    integer vector operations.  But vectorizer doesn't support
1035    different sizes for integer and floating point vectors.  We limit
1036    vector size to 16byte.  */
1037 #define UNITS_PER_SIMD_WORD(MODE)                                       \
1038   (TARGET_AVX ? (((MODE) == DFmode || (MODE) == SFmode) ? 16 : 16)      \
1039               : (TARGET_SSE ? 16 : UNITS_PER_WORD))
1040
1041 #define VALID_DFP_MODE_P(MODE) \
1042   ((MODE) == SDmode || (MODE) == DDmode || (MODE) == TDmode)
1043
1044 #define VALID_FP_MODE_P(MODE)                                           \
1045   ((MODE) == SFmode || (MODE) == DFmode || (MODE) == XFmode             \
1046    || (MODE) == SCmode || (MODE) == DCmode || (MODE) == XCmode)         \
1047
1048 #define VALID_INT_MODE_P(MODE)                                          \
1049   ((MODE) == QImode || (MODE) == HImode || (MODE) == SImode             \
1050    || (MODE) == DImode                                                  \
1051    || (MODE) == CQImode || (MODE) == CHImode || (MODE) == CSImode       \
1052    || (MODE) == CDImode                                                 \
1053    || (TARGET_64BIT && ((MODE) == TImode || (MODE) == CTImode           \
1054                         || (MODE) == TFmode || (MODE) == TCmode)))
1055
1056 /* Return true for modes passed in SSE registers.  */
1057 #define SSE_REG_MODE_P(MODE)                                            \
1058   ((MODE) == TImode || (MODE) == V16QImode || (MODE) == TFmode          \
1059    || (MODE) == V8HImode || (MODE) == V2DFmode || (MODE) == V2DImode    \
1060    || (MODE) == V4SFmode || (MODE) == V4SImode || (MODE) == V32QImode   \
1061    || (MODE) == V16HImode || (MODE) == V8SImode || (MODE) == V4DImode   \
1062    || (MODE) == V8SFmode || (MODE) == V4DFmode)
1063
1064 /* Value is 1 if hard register REGNO can hold a value of machine-mode MODE.  */
1065
1066 #define HARD_REGNO_MODE_OK(REGNO, MODE) \
1067    ix86_hard_regno_mode_ok ((REGNO), (MODE))
1068
1069 /* Value is 1 if it is a good idea to tie two pseudo registers
1070    when one has mode MODE1 and one has mode MODE2.
1071    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
1072    for any hard reg, then this must be 0 for correct output.  */
1073
1074 #define MODES_TIEABLE_P(MODE1, MODE2)  ix86_modes_tieable_p (MODE1, MODE2)
1075
1076 /* It is possible to write patterns to move flags; but until someone
1077    does it,  */
1078 #define AVOID_CCMODE_COPIES
1079
1080 /* Specify the modes required to caller save a given hard regno.
1081    We do this on i386 to prevent flags from being saved at all.
1082
1083    Kill any attempts to combine saving of modes.  */
1084
1085 #define HARD_REGNO_CALLER_SAVE_MODE(REGNO, NREGS, MODE)                 \
1086   (CC_REGNO_P (REGNO) ? VOIDmode                                        \
1087    : (MODE) == VOIDmode && (NREGS) != 1 ? VOIDmode                      \
1088    : (MODE) == VOIDmode ? choose_hard_reg_mode ((REGNO), (NREGS), false) \
1089    : (MODE) == HImode && !TARGET_PARTIAL_REG_STALL ? SImode             \
1090    : (MODE) == QImode && (REGNO) > BX_REG && !TARGET_64BIT ? SImode     \
1091    : (MODE))
1092
1093 /* Specify the registers used for certain standard purposes.
1094    The values of these macros are register numbers.  */
1095
1096 /* on the 386 the pc register is %eip, and is not usable as a general
1097    register.  The ordinary mov instructions won't work */
1098 /* #define PC_REGNUM  */
1099
1100 /* Register to use for pushing function arguments.  */
1101 #define STACK_POINTER_REGNUM 7
1102
1103 /* Base register for access to local variables of the function.  */
1104 #define HARD_FRAME_POINTER_REGNUM 6
1105
1106 /* Base register for access to local variables of the function.  */
1107 #define FRAME_POINTER_REGNUM 20
1108
1109 /* First floating point reg */
1110 #define FIRST_FLOAT_REG 8
1111
1112 /* First & last stack-like regs */
1113 #define FIRST_STACK_REG FIRST_FLOAT_REG
1114 #define LAST_STACK_REG (FIRST_FLOAT_REG + 7)
1115
1116 #define FIRST_SSE_REG (FRAME_POINTER_REGNUM + 1)
1117 #define LAST_SSE_REG  (FIRST_SSE_REG + 7)
1118
1119 #define FIRST_MMX_REG  (LAST_SSE_REG + 1)
1120 #define LAST_MMX_REG   (FIRST_MMX_REG + 7)
1121
1122 #define FIRST_REX_INT_REG  (LAST_MMX_REG + 1)
1123 #define LAST_REX_INT_REG   (FIRST_REX_INT_REG + 7)
1124
1125 #define FIRST_REX_SSE_REG  (LAST_REX_INT_REG + 1)
1126 #define LAST_REX_SSE_REG   (FIRST_REX_SSE_REG + 7)
1127
1128 /* Override this in other tm.h files to cope with various OS lossage
1129    requiring a frame pointer.  */
1130 #ifndef SUBTARGET_FRAME_POINTER_REQUIRED
1131 #define SUBTARGET_FRAME_POINTER_REQUIRED 0
1132 #endif
1133
1134 /* Make sure we can access arbitrary call frames.  */
1135 #define SETUP_FRAME_ADDRESSES()  ix86_setup_frame_addresses ()
1136
1137 /* Base register for access to arguments of the function.  */
1138 #define ARG_POINTER_REGNUM 16
1139
1140 /* Register to hold the addressing base for position independent
1141    code access to data items.  We don't use PIC pointer for 64bit
1142    mode.  Define the regnum to dummy value to prevent gcc from
1143    pessimizing code dealing with EBX.
1144
1145    To avoid clobbering a call-saved register unnecessarily, we renumber
1146    the pic register when possible.  The change is visible after the
1147    prologue has been emitted.  */
1148
1149 #define REAL_PIC_OFFSET_TABLE_REGNUM  BX_REG
1150
1151 #define PIC_OFFSET_TABLE_REGNUM                         \
1152   ((TARGET_64BIT && ix86_cmodel == CM_SMALL_PIC)        \
1153    || !flag_pic ? INVALID_REGNUM                        \
1154    : reload_completed ? REGNO (pic_offset_table_rtx)    \
1155    : REAL_PIC_OFFSET_TABLE_REGNUM)
1156
1157 #define GOT_SYMBOL_NAME "_GLOBAL_OFFSET_TABLE_"
1158
1159 /* This is overridden by <cygwin.h>.  */
1160 #define MS_AGGREGATE_RETURN 0
1161
1162 /* This is overridden by <netware.h>.  */
1163 #define KEEP_AGGREGATE_RETURN_POINTER 0
1164 \f
1165 /* Define the classes of registers for register constraints in the
1166    machine description.  Also define ranges of constants.
1167
1168    One of the classes must always be named ALL_REGS and include all hard regs.
1169    If there is more than one class, another class must be named NO_REGS
1170    and contain no registers.
1171
1172    The name GENERAL_REGS must be the name of a class (or an alias for
1173    another name such as ALL_REGS).  This is the class of registers
1174    that is allowed by "g" or "r" in a register constraint.
1175    Also, registers outside this class are allocated only when
1176    instructions express preferences for them.
1177
1178    The classes must be numbered in nondecreasing order; that is,
1179    a larger-numbered class must never be contained completely
1180    in a smaller-numbered class.
1181
1182    For any two classes, it is very desirable that there be another
1183    class that represents their union.
1184
1185    It might seem that class BREG is unnecessary, since no useful 386
1186    opcode needs reg %ebx.  But some systems pass args to the OS in ebx,
1187    and the "b" register constraint is useful in asms for syscalls.
1188
1189    The flags, fpsr and fpcr registers are in no class.  */
1190
1191 enum reg_class
1192 {
1193   NO_REGS,
1194   AREG, DREG, CREG, BREG, SIREG, DIREG,
1195   AD_REGS,                      /* %eax/%edx for DImode */
1196   CLOBBERED_REGS,               /* call-clobbered integers */
1197   Q_REGS,                       /* %eax %ebx %ecx %edx */
1198   NON_Q_REGS,                   /* %esi %edi %ebp %esp */
1199   INDEX_REGS,                   /* %eax %ebx %ecx %edx %esi %edi %ebp */
1200   LEGACY_REGS,                  /* %eax %ebx %ecx %edx %esi %edi %ebp %esp */
1201   GENERAL_REGS,                 /* %eax %ebx %ecx %edx %esi %edi %ebp %esp %r8 - %r15*/
1202   FP_TOP_REG, FP_SECOND_REG,    /* %st(0) %st(1) */
1203   FLOAT_REGS,
1204   SSE_FIRST_REG,
1205   SSE_REGS,
1206   MMX_REGS,
1207   FP_TOP_SSE_REGS,
1208   FP_SECOND_SSE_REGS,
1209   FLOAT_SSE_REGS,
1210   FLOAT_INT_REGS,
1211   INT_SSE_REGS,
1212   FLOAT_INT_SSE_REGS,
1213   ALL_REGS, LIM_REG_CLASSES
1214 };
1215
1216 #define N_REG_CLASSES ((int) LIM_REG_CLASSES)
1217
1218 #define INTEGER_CLASS_P(CLASS) \
1219   reg_class_subset_p ((CLASS), GENERAL_REGS)
1220 #define FLOAT_CLASS_P(CLASS) \
1221   reg_class_subset_p ((CLASS), FLOAT_REGS)
1222 #define SSE_CLASS_P(CLASS) \
1223   reg_class_subset_p ((CLASS), SSE_REGS)
1224 #define MMX_CLASS_P(CLASS) \
1225   ((CLASS) == MMX_REGS)
1226 #define MAYBE_INTEGER_CLASS_P(CLASS) \
1227   reg_classes_intersect_p ((CLASS), GENERAL_REGS)
1228 #define MAYBE_FLOAT_CLASS_P(CLASS) \
1229   reg_classes_intersect_p ((CLASS), FLOAT_REGS)
1230 #define MAYBE_SSE_CLASS_P(CLASS) \
1231   reg_classes_intersect_p (SSE_REGS, (CLASS))
1232 #define MAYBE_MMX_CLASS_P(CLASS) \
1233   reg_classes_intersect_p (MMX_REGS, (CLASS))
1234
1235 #define Q_CLASS_P(CLASS) \
1236   reg_class_subset_p ((CLASS), Q_REGS)
1237
1238 /* Give names of register classes as strings for dump file.  */
1239
1240 #define REG_CLASS_NAMES \
1241 {  "NO_REGS",                           \
1242    "AREG", "DREG", "CREG", "BREG",      \
1243    "SIREG", "DIREG",                    \
1244    "AD_REGS",                           \
1245    "CLOBBERED_REGS",                    \
1246    "Q_REGS", "NON_Q_REGS",              \
1247    "INDEX_REGS",                        \
1248    "LEGACY_REGS",                       \
1249    "GENERAL_REGS",                      \
1250    "FP_TOP_REG", "FP_SECOND_REG",       \
1251    "FLOAT_REGS",                        \
1252    "SSE_FIRST_REG",                     \
1253    "SSE_REGS",                          \
1254    "MMX_REGS",                          \
1255    "FP_TOP_SSE_REGS",                   \
1256    "FP_SECOND_SSE_REGS",                \
1257    "FLOAT_SSE_REGS",                    \
1258    "FLOAT_INT_REGS",                    \
1259    "INT_SSE_REGS",                      \
1260    "FLOAT_INT_SSE_REGS",                \
1261    "ALL_REGS" }
1262
1263 /* Define which registers fit in which classes.  This is an initializer
1264    for a vector of HARD_REG_SET of length N_REG_CLASSES.
1265
1266    Note that the default setting of CLOBBERED_REGS is for 32-bit; this
1267    is adjusted by CONDITIONAL_REGISTER_USAGE for the 64-bit ABI in effect.  */
1268
1269 #define REG_CLASS_CONTENTS                                              \
1270 {     { 0x00,     0x0 },                                                \
1271       { 0x01,     0x0 }, { 0x02, 0x0 }, /* AREG, DREG */                \
1272       { 0x04,     0x0 }, { 0x08, 0x0 }, /* CREG, BREG */                \
1273       { 0x10,     0x0 }, { 0x20, 0x0 }, /* SIREG, DIREG */              \
1274       { 0x03,     0x0 },                /* AD_REGS */                   \
1275       { 0x07,     0x0 },                /* CLOBBERED_REGS */            \
1276       { 0x0f,     0x0 },                /* Q_REGS */                    \
1277   { 0x1100f0,  0x1fe0 },                /* NON_Q_REGS */                \
1278       { 0x7f,  0x1fe0 },                /* INDEX_REGS */                \
1279   { 0x1100ff,     0x0 },                /* LEGACY_REGS */               \
1280   { 0x1100ff,  0x1fe0 },                /* GENERAL_REGS */              \
1281      { 0x100,     0x0 }, { 0x0200, 0x0 },/* FP_TOP_REG, FP_SECOND_REG */\
1282     { 0xff00,     0x0 },                /* FLOAT_REGS */                \
1283   { 0x200000,     0x0 },                /* SSE_FIRST_REG */             \
1284 { 0x1fe00000,0x1fe000 },                /* SSE_REGS */                  \
1285 { 0xe0000000,    0x1f },                /* MMX_REGS */                  \
1286 { 0x1fe00100,0x1fe000 },                /* FP_TOP_SSE_REG */            \
1287 { 0x1fe00200,0x1fe000 },                /* FP_SECOND_SSE_REG */         \
1288 { 0x1fe0ff00,0x3fe000 },                /* FLOAT_SSE_REGS */            \
1289    { 0x1ffff,  0x1fe0 },                /* FLOAT_INT_REGS */            \
1290 { 0x1fe100ff,0x1fffe0 },                /* INT_SSE_REGS */              \
1291 { 0x1fe1ffff,0x1fffe0 },                /* FLOAT_INT_SSE_REGS */        \
1292 { 0xffffffff,0x1fffff }                                                 \
1293 }
1294
1295 /* The same information, inverted:
1296    Return the class number of the smallest class containing
1297    reg number REGNO.  This could be a conditional expression
1298    or could index an array.  */
1299
1300 #define REGNO_REG_CLASS(REGNO) (regclass_map[REGNO])
1301
1302 /* When defined, the compiler allows registers explicitly used in the
1303    rtl to be used as spill registers but prevents the compiler from
1304    extending the lifetime of these registers.  */
1305
1306 #define SMALL_REGISTER_CLASSES 1
1307
1308 #define QI_REG_P(X) (REG_P (X) && REGNO (X) <= BX_REG)
1309
1310 #define GENERAL_REGNO_P(N) \
1311   ((N) <= STACK_POINTER_REGNUM || REX_INT_REGNO_P (N))
1312
1313 #define GENERAL_REG_P(X) \
1314   (REG_P (X) && GENERAL_REGNO_P (REGNO (X)))
1315
1316 #define ANY_QI_REG_P(X) (TARGET_64BIT ? GENERAL_REG_P(X) : QI_REG_P (X))
1317
1318 #define REX_INT_REGNO_P(N) \
1319   IN_RANGE ((N), FIRST_REX_INT_REG, LAST_REX_INT_REG)
1320 #define REX_INT_REG_P(X) (REG_P (X) && REX_INT_REGNO_P (REGNO (X)))
1321
1322 #define FP_REG_P(X) (REG_P (X) && FP_REGNO_P (REGNO (X)))
1323 #define FP_REGNO_P(N) IN_RANGE ((N), FIRST_STACK_REG, LAST_STACK_REG)
1324 #define ANY_FP_REG_P(X) (REG_P (X) && ANY_FP_REGNO_P (REGNO (X)))
1325 #define ANY_FP_REGNO_P(N) (FP_REGNO_P (N) || SSE_REGNO_P (N))
1326
1327 #define X87_FLOAT_MODE_P(MODE)  \
1328   (TARGET_80387 && ((MODE) == SFmode || (MODE) == DFmode || (MODE) == XFmode))
1329
1330 #define SSE_REG_P(N) (REG_P (N) && SSE_REGNO_P (REGNO (N)))
1331 #define SSE_REGNO_P(N)                                          \
1332   (IN_RANGE ((N), FIRST_SSE_REG, LAST_SSE_REG)                  \
1333    || REX_SSE_REGNO_P (N))
1334
1335 #define REX_SSE_REGNO_P(N) \
1336   IN_RANGE ((N), FIRST_REX_SSE_REG, LAST_REX_SSE_REG)
1337
1338 #define SSE_REGNO(N) \
1339   ((N) < 8 ? FIRST_SSE_REG + (N) : FIRST_REX_SSE_REG + (N) - 8)
1340
1341 #define SSE_FLOAT_MODE_P(MODE) \
1342   ((TARGET_SSE && (MODE) == SFmode) || (TARGET_SSE2 && (MODE) == DFmode))
1343
1344 #define SSE_VEC_FLOAT_MODE_P(MODE) \
1345   ((TARGET_SSE && (MODE) == V4SFmode) || (TARGET_SSE2 && (MODE) == V2DFmode))
1346
1347 #define AVX_FLOAT_MODE_P(MODE) \
1348   (TARGET_AVX && ((MODE) == SFmode || (MODE) == DFmode))
1349
1350 #define AVX128_VEC_FLOAT_MODE_P(MODE) \
1351   (TARGET_AVX && ((MODE) == V4SFmode || (MODE) == V2DFmode))
1352
1353 #define AVX256_VEC_FLOAT_MODE_P(MODE) \
1354   (TARGET_AVX && ((MODE) == V8SFmode || (MODE) == V4DFmode))
1355
1356 #define AVX_VEC_FLOAT_MODE_P(MODE) \
1357   (TARGET_AVX && ((MODE) == V4SFmode || (MODE) == V2DFmode \
1358                   || (MODE) == V8SFmode || (MODE) == V4DFmode))
1359
1360 #define FMA4_VEC_FLOAT_MODE_P(MODE) \
1361   (TARGET_FMA4 && ((MODE) == V4SFmode || (MODE) == V2DFmode \
1362                   || (MODE) == V8SFmode || (MODE) == V4DFmode))
1363
1364 #define MMX_REG_P(XOP) (REG_P (XOP) && MMX_REGNO_P (REGNO (XOP)))
1365 #define MMX_REGNO_P(N) IN_RANGE ((N), FIRST_MMX_REG, LAST_MMX_REG)
1366
1367 #define STACK_REG_P(XOP) (REG_P (XOP) && STACK_REGNO_P (REGNO (XOP)))
1368 #define STACK_REGNO_P(N) IN_RANGE ((N), FIRST_STACK_REG, LAST_STACK_REG)
1369
1370 #define STACK_TOP_P(XOP) (REG_P (XOP) && REGNO (XOP) == FIRST_STACK_REG)
1371
1372 #define CC_REG_P(X) (REG_P (X) && CC_REGNO_P (REGNO (X)))
1373 #define CC_REGNO_P(X) ((X) == FLAGS_REG || (X) == FPSR_REG)
1374
1375 /* The class value for index registers, and the one for base regs.  */
1376
1377 #define INDEX_REG_CLASS INDEX_REGS
1378 #define BASE_REG_CLASS GENERAL_REGS
1379
1380 /* Place additional restrictions on the register class to use when it
1381    is necessary to be able to hold a value of mode MODE in a reload
1382    register for which class CLASS would ordinarily be used.  */
1383
1384 #define LIMIT_RELOAD_CLASS(MODE, CLASS)                         \
1385   ((MODE) == QImode && !TARGET_64BIT                            \
1386    && ((CLASS) == ALL_REGS || (CLASS) == GENERAL_REGS           \
1387        || (CLASS) == LEGACY_REGS || (CLASS) == INDEX_REGS)      \
1388    ? Q_REGS : (CLASS))
1389
1390 /* Given an rtx X being reloaded into a reg required to be
1391    in class CLASS, return the class of reg to actually use.
1392    In general this is just CLASS; but on some machines
1393    in some cases it is preferable to use a more restrictive class.
1394    On the 80386 series, we prevent floating constants from being
1395    reloaded into floating registers (since no move-insn can do that)
1396    and we ensure that QImodes aren't reloaded into the esi or edi reg.  */
1397
1398 /* Put float CONST_DOUBLE in the constant pool instead of fp regs.
1399    QImode must go into class Q_REGS.
1400    Narrow ALL_REGS to GENERAL_REGS.  This supports allowing movsf and
1401    movdf to do mem-to-mem moves through integer regs.  */
1402
1403 #define PREFERRED_RELOAD_CLASS(X, CLASS) \
1404    ix86_preferred_reload_class ((X), (CLASS))
1405
1406 /* Discourage putting floating-point values in SSE registers unless
1407    SSE math is being used, and likewise for the 387 registers.  */
1408
1409 #define PREFERRED_OUTPUT_RELOAD_CLASS(X, CLASS) \
1410    ix86_preferred_output_reload_class ((X), (CLASS))
1411
1412 /* If we are copying between general and FP registers, we need a memory
1413    location. The same is true for SSE and MMX registers.  */
1414 #define SECONDARY_MEMORY_NEEDED(CLASS1, CLASS2, MODE) \
1415   ix86_secondary_memory_needed ((CLASS1), (CLASS2), (MODE), 1)
1416
1417 /* Get_secondary_mem widens integral modes to BITS_PER_WORD.
1418    There is no need to emit full 64 bit move on 64 bit targets
1419    for integral modes that can be moved using 32 bit move.  */
1420 #define SECONDARY_MEMORY_NEEDED_MODE(MODE)                      \
1421   (GET_MODE_BITSIZE (MODE) < 32 && INTEGRAL_MODE_P (MODE)       \
1422    ? mode_for_size (32, GET_MODE_CLASS (MODE), 0)               \
1423    : MODE)
1424
1425 /* Return the maximum number of consecutive registers
1426    needed to represent mode MODE in a register of class CLASS.  */
1427 /* On the 80386, this is the size of MODE in words,
1428    except in the FP regs, where a single reg is always enough.  */
1429 #define CLASS_MAX_NREGS(CLASS, MODE)                                    \
1430  (!MAYBE_INTEGER_CLASS_P (CLASS)                                        \
1431   ? (COMPLEX_MODE_P (MODE) ? 2 : 1)                                     \
1432   : (((((MODE) == XFmode ? 12 : GET_MODE_SIZE (MODE)))                  \
1433       + UNITS_PER_WORD - 1) / UNITS_PER_WORD))
1434
1435 /* A C expression whose value is nonzero if pseudos that have been
1436    assigned to registers of class CLASS would likely be spilled
1437    because registers of CLASS are needed for spill registers.
1438
1439    The default value of this macro returns 1 if CLASS has exactly one
1440    register and zero otherwise.  On most machines, this default
1441    should be used.  Only define this macro to some other expression
1442    if pseudo allocated by `local-alloc.c' end up in memory because
1443    their hard registers were needed for spill registers.  If this
1444    macro returns nonzero for those classes, those pseudos will only
1445    be allocated by `global.c', which knows how to reallocate the
1446    pseudo to another register.  If there would not be another
1447    register available for reallocation, you should not change the
1448    definition of this macro since the only effect of such a
1449    definition would be to slow down register allocation.  */
1450
1451 #define CLASS_LIKELY_SPILLED_P(CLASS)                                   \
1452   (((CLASS) == AREG)                                                    \
1453    || ((CLASS) == DREG)                                                 \
1454    || ((CLASS) == CREG)                                                 \
1455    || ((CLASS) == BREG)                                                 \
1456    || ((CLASS) == AD_REGS)                                              \
1457    || ((CLASS) == SIREG)                                                \
1458    || ((CLASS) == DIREG)                                                \
1459    || ((CLASS) == SSE_FIRST_REG)                                        \
1460    || ((CLASS) == FP_TOP_REG)                                           \
1461    || ((CLASS) == FP_SECOND_REG))
1462
1463 /* Return a class of registers that cannot change FROM mode to TO mode.  */
1464
1465 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
1466   ix86_cannot_change_mode_class (FROM, TO, CLASS)
1467 \f
1468 /* Stack layout; function entry, exit and calling.  */
1469
1470 /* Define this if pushing a word on the stack
1471    makes the stack pointer a smaller address.  */
1472 #define STACK_GROWS_DOWNWARD
1473
1474 /* Define this to nonzero if the nominal address of the stack frame
1475    is at the high-address end of the local variables;
1476    that is, each additional local variable allocated
1477    goes at a more negative offset in the frame.  */
1478 #define FRAME_GROWS_DOWNWARD 1
1479
1480 /* Offset within stack frame to start allocating local variables at.
1481    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
1482    first local allocated.  Otherwise, it is the offset to the BEGINNING
1483    of the first local allocated.  */
1484 #define STARTING_FRAME_OFFSET 0
1485
1486 /* If we generate an insn to push BYTES bytes,
1487    this says how many the stack pointer really advances by.
1488    On 386, we have pushw instruction that decrements by exactly 2 no
1489    matter what the position was, there is no pushb.
1490    But as CIE data alignment factor on this arch is -4, we need to make
1491    sure all stack pointer adjustments are in multiple of 4.
1492
1493    For 64bit ABI we round up to 8 bytes.
1494  */
1495
1496 #define PUSH_ROUNDING(BYTES) \
1497   (TARGET_64BIT              \
1498    ? (((BYTES) + 7) & (-8))  \
1499    : (((BYTES) + 3) & (-4)))
1500
1501 /* If defined, the maximum amount of space required for outgoing arguments will
1502    be computed and placed into the variable
1503    `crtl->outgoing_args_size'.  No space will be pushed onto the
1504    stack for each call; instead, the function prologue should increase the stack
1505    frame size by this amount.  
1506    
1507    MS ABI seem to require 16 byte alignment everywhere except for function
1508    prologue and apilogue.  This is not possible without
1509    ACCUMULATE_OUTGOING_ARGS.  */
1510
1511 #define ACCUMULATE_OUTGOING_ARGS \
1512   (TARGET_ACCUMULATE_OUTGOING_ARGS || ix86_cfun_abi () == MS_ABI)
1513
1514 /* If defined, a C expression whose value is nonzero when we want to use PUSH
1515    instructions to pass outgoing arguments.  */
1516
1517 #define PUSH_ARGS (TARGET_PUSH_ARGS && !ACCUMULATE_OUTGOING_ARGS)
1518
1519 /* We want the stack and args grow in opposite directions, even if
1520    PUSH_ARGS is 0.  */
1521 #define PUSH_ARGS_REVERSED 1
1522
1523 /* Offset of first parameter from the argument pointer register value.  */
1524 #define FIRST_PARM_OFFSET(FNDECL) 0
1525
1526 /* Define this macro if functions should assume that stack space has been
1527    allocated for arguments even when their values are passed in registers.
1528
1529    The value of this macro is the size, in bytes, of the area reserved for
1530    arguments passed in registers for the function represented by FNDECL.
1531
1532    This space can be allocated by the caller, or be a part of the
1533    machine-dependent stack frame: `OUTGOING_REG_PARM_STACK_SPACE' says
1534    which.  */
1535 #define REG_PARM_STACK_SPACE(FNDECL) ix86_reg_parm_stack_space (FNDECL)
1536
1537 #define OUTGOING_REG_PARM_STACK_SPACE(FNTYPE) \
1538   (ix86_function_type_abi (FNTYPE) == MS_ABI)
1539
1540 /* Value is the number of bytes of arguments automatically
1541    popped when returning from a subroutine call.
1542    FUNDECL is the declaration node of the function (as a tree),
1543    FUNTYPE is the data type of the function (as a tree),
1544    or for a library call it is an identifier node for the subroutine name.
1545    SIZE is the number of bytes of arguments passed on the stack.
1546
1547    On the 80386, the RTD insn may be used to pop them if the number
1548      of args is fixed, but if the number is variable then the caller
1549      must pop them all.  RTD can't be used for library calls now
1550      because the library is compiled with the Unix compiler.
1551    Use of RTD is a selectable option, since it is incompatible with
1552    standard Unix calling sequences.  If the option is not selected,
1553    the caller must always pop the args.
1554
1555    The attribute stdcall is equivalent to RTD on a per module basis.  */
1556
1557 #define RETURN_POPS_ARGS(FUNDECL, FUNTYPE, SIZE) \
1558   ix86_return_pops_args ((FUNDECL), (FUNTYPE), (SIZE))
1559
1560 #define FUNCTION_VALUE_REGNO_P(N) ix86_function_value_regno_p (N)
1561
1562 /* Define how to find the value returned by a library function
1563    assuming the value has mode MODE.  */
1564
1565 #define LIBCALL_VALUE(MODE) ix86_libcall_value (MODE)
1566
1567 /* Define the size of the result block used for communication between
1568    untyped_call and untyped_return.  The block contains a DImode value
1569    followed by the block used by fnsave and frstor.  */
1570
1571 #define APPLY_RESULT_SIZE (8+108)
1572
1573 /* 1 if N is a possible register number for function argument passing.  */
1574 #define FUNCTION_ARG_REGNO_P(N) ix86_function_arg_regno_p (N)
1575
1576 /* Define a data type for recording info about an argument list
1577    during the scan of that argument list.  This data type should
1578    hold all necessary information about the function itself
1579    and about the args processed so far, enough to enable macros
1580    such as FUNCTION_ARG to determine where the next arg should go.  */
1581
1582 typedef struct ix86_args {
1583   int words;                    /* # words passed so far */
1584   int nregs;                    /* # registers available for passing */
1585   int regno;                    /* next available register number */
1586   int fastcall;                 /* fastcall calling convention is used */
1587   int sse_words;                /* # sse words passed so far */
1588   int sse_nregs;                /* # sse registers available for passing */
1589   int warn_avx;                 /* True when we want to warn about AVX ABI.  */
1590   int warn_sse;                 /* True when we want to warn about SSE ABI.  */
1591   int warn_mmx;                 /* True when we want to warn about MMX ABI.  */
1592   int sse_regno;                /* next available sse register number */
1593   int mmx_words;                /* # mmx words passed so far */
1594   int mmx_nregs;                /* # mmx registers available for passing */
1595   int mmx_regno;                /* next available mmx register number */
1596   int maybe_vaarg;              /* true for calls to possibly vardic fncts.  */
1597   int float_in_sse;             /* 1 if in 32-bit mode SFmode (2 for DFmode) should
1598                                    be passed in SSE registers.  Otherwise 0.  */
1599   enum calling_abi call_abi;    /* Set to SYSV_ABI for sysv abi. Otherwise
1600                                    MS_ABI for ms abi.  */
1601 } CUMULATIVE_ARGS;
1602
1603 /* Initialize a variable CUM of type CUMULATIVE_ARGS
1604    for a call to a function whose data type is FNTYPE.
1605    For a library call, FNTYPE is 0.  */
1606
1607 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, FNDECL, N_NAMED_ARGS) \
1608   init_cumulative_args (&(CUM), (FNTYPE), (LIBNAME), (FNDECL))
1609
1610 /* Update the data in CUM to advance over an argument
1611    of mode MODE and data type TYPE.
1612    (TYPE is null for libcalls where that information may not be available.)  */
1613
1614 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED) \
1615   function_arg_advance (&(CUM), (MODE), (TYPE), (NAMED))
1616
1617 /* Define where to put the arguments to a function.
1618    Value is zero to push the argument on the stack,
1619    or a hard register in which to store the argument.
1620
1621    MODE is the argument's machine mode.
1622    TYPE is the data type of the argument (as a tree).
1623     This is null for libcalls where that information may
1624     not be available.
1625    CUM is a variable of type CUMULATIVE_ARGS which gives info about
1626     the preceding args and about the function being called.
1627    NAMED is nonzero if this argument is a named parameter
1628     (otherwise it is an extra parameter matching an ellipsis).  */
1629
1630 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
1631   function_arg (&(CUM), (MODE), (TYPE), (NAMED))
1632
1633 #define TARGET_ASM_FILE_END ix86_file_end
1634 #define NEED_INDICATE_EXEC_STACK 0
1635
1636 /* Output assembler code to FILE to increment profiler label # LABELNO
1637    for profiling a function entry.  */
1638
1639 #define FUNCTION_PROFILER(FILE, LABELNO) x86_function_profiler (FILE, LABELNO)
1640
1641 #define MCOUNT_NAME "_mcount"
1642
1643 #define PROFILE_COUNT_REGISTER "edx"
1644
1645 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
1646    the stack pointer does not matter.  The value is tested only in
1647    functions that have frame pointers.
1648    No definition is equivalent to always zero.  */
1649 /* Note on the 386 it might be more efficient not to define this since
1650    we have to restore it ourselves from the frame pointer, in order to
1651    use pop */
1652
1653 #define EXIT_IGNORE_STACK 1
1654
1655 /* Output assembler code for a block containing the constant parts
1656    of a trampoline, leaving space for the variable parts.  */
1657
1658 /* On the 386, the trampoline contains two instructions:
1659      mov #STATIC,ecx
1660      jmp FUNCTION
1661    The trampoline is generated entirely at runtime.  The operand of JMP
1662    is the address of FUNCTION relative to the instruction following the
1663    JMP (which is 5 bytes long).  */
1664
1665 /* Length in units of the trampoline for entering a nested function.  */
1666
1667 #define TRAMPOLINE_SIZE (TARGET_64BIT ? 24 : 10)
1668 \f
1669 /* Definitions for register eliminations.
1670
1671    This is an array of structures.  Each structure initializes one pair
1672    of eliminable registers.  The "from" register number is given first,
1673    followed by "to".  Eliminations of the same "from" register are listed
1674    in order of preference.
1675
1676    There are two registers that can always be eliminated on the i386.
1677    The frame pointer and the arg pointer can be replaced by either the
1678    hard frame pointer or to the stack pointer, depending upon the
1679    circumstances.  The hard frame pointer is not used before reload and
1680    so it is not eligible for elimination.  */
1681
1682 #define ELIMINABLE_REGS                                 \
1683 {{ ARG_POINTER_REGNUM, STACK_POINTER_REGNUM},           \
1684  { ARG_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM},      \
1685  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},         \
1686  { FRAME_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM}}    \
1687
1688 /* Define the offset between two registers, one to be eliminated, and the other
1689    its replacement, at the start of a routine.  */
1690
1691 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
1692   ((OFFSET) = ix86_initial_elimination_offset ((FROM), (TO)))
1693 \f
1694 /* Addressing modes, and classification of registers for them.  */
1695
1696 /* Macros to check register numbers against specific register classes.  */
1697
1698 /* These assume that REGNO is a hard or pseudo reg number.
1699    They give nonzero only if REGNO is a hard reg of the suitable class
1700    or a pseudo reg currently allocated to a suitable hard reg.
1701    Since they use reg_renumber, they are safe only once reg_renumber
1702    has been allocated, which happens in local-alloc.c.  */
1703
1704 #define REGNO_OK_FOR_INDEX_P(REGNO)                                     \
1705   ((REGNO) < STACK_POINTER_REGNUM                                       \
1706    || REX_INT_REGNO_P (REGNO)                                           \
1707    || (unsigned) reg_renumber[(REGNO)] < STACK_POINTER_REGNUM           \
1708    || REX_INT_REGNO_P ((unsigned) reg_renumber[(REGNO)]))
1709
1710 #define REGNO_OK_FOR_BASE_P(REGNO)                                      \
1711   (GENERAL_REGNO_P (REGNO)                                              \
1712    || (REGNO) == ARG_POINTER_REGNUM                                     \
1713    || (REGNO) == FRAME_POINTER_REGNUM                                   \
1714    || GENERAL_REGNO_P ((unsigned) reg_renumber[(REGNO)]))
1715
1716 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
1717    and check its validity for a certain class.
1718    We have two alternate definitions for each of them.
1719    The usual definition accepts all pseudo regs; the other rejects
1720    them unless they have been allocated suitable hard regs.
1721    The symbol REG_OK_STRICT causes the latter definition to be used.
1722
1723    Most source files want to accept pseudo regs in the hope that
1724    they will get allocated to the class that the insn wants them to be in.
1725    Source files for reload pass need to be strict.
1726    After reload, it makes no difference, since pseudo regs have
1727    been eliminated by then.  */
1728
1729
1730 /* Non strict versions, pseudos are ok.  */
1731 #define REG_OK_FOR_INDEX_NONSTRICT_P(X)                                 \
1732   (REGNO (X) < STACK_POINTER_REGNUM                                     \
1733    || REX_INT_REGNO_P (REGNO (X))                                       \
1734    || REGNO (X) >= FIRST_PSEUDO_REGISTER)
1735
1736 #define REG_OK_FOR_BASE_NONSTRICT_P(X)                                  \
1737   (GENERAL_REGNO_P (REGNO (X))                                          \
1738    || REGNO (X) == ARG_POINTER_REGNUM                                   \
1739    || REGNO (X) == FRAME_POINTER_REGNUM                                 \
1740    || REGNO (X) >= FIRST_PSEUDO_REGISTER)
1741
1742 /* Strict versions, hard registers only */
1743 #define REG_OK_FOR_INDEX_STRICT_P(X) REGNO_OK_FOR_INDEX_P (REGNO (X))
1744 #define REG_OK_FOR_BASE_STRICT_P(X)  REGNO_OK_FOR_BASE_P (REGNO (X))
1745
1746 #ifndef REG_OK_STRICT
1747 #define REG_OK_FOR_INDEX_P(X)  REG_OK_FOR_INDEX_NONSTRICT_P (X)
1748 #define REG_OK_FOR_BASE_P(X)   REG_OK_FOR_BASE_NONSTRICT_P (X)
1749
1750 #else
1751 #define REG_OK_FOR_INDEX_P(X)  REG_OK_FOR_INDEX_STRICT_P (X)
1752 #define REG_OK_FOR_BASE_P(X)   REG_OK_FOR_BASE_STRICT_P (X)
1753 #endif
1754
1755 /* TARGET_LEGITIMATE_ADDRESS_P recognizes an RTL expression
1756    that is a valid memory address for an instruction.
1757    The MODE argument is the machine mode for the MEM expression
1758    that wants to use this address.
1759
1760    The other macros defined here are used only in TARGET_LEGITIMATE_ADDRESS_P,
1761    except for CONSTANT_ADDRESS_P which is usually machine-independent.
1762
1763    See legitimize_pic_address in i386.c for details as to what
1764    constitutes a legitimate address when -fpic is used.  */
1765
1766 #define MAX_REGS_PER_ADDRESS 2
1767
1768 #define CONSTANT_ADDRESS_P(X)  constant_address_p (X)
1769
1770 /* Nonzero if the constant value X is a legitimate general operand.
1771    It is given that X satisfies CONSTANT_P or is a CONST_DOUBLE.  */
1772
1773 #define LEGITIMATE_CONSTANT_P(X)  legitimate_constant_p (X)
1774
1775 /* If defined, a C expression to determine the base term of address X.
1776    This macro is used in only one place: `find_base_term' in alias.c.
1777
1778    It is always safe for this macro to not be defined.  It exists so
1779    that alias analysis can understand machine-dependent addresses.
1780
1781    The typical use of this macro is to handle addresses containing
1782    a label_ref or symbol_ref within an UNSPEC.  */
1783
1784 #define FIND_BASE_TERM(X) ix86_find_base_term (X)
1785
1786 /* Nonzero if the constant value X is a legitimate general operand
1787    when generating PIC code.  It is given that flag_pic is on and
1788    that X satisfies CONSTANT_P or is a CONST_DOUBLE.  */
1789
1790 #define LEGITIMATE_PIC_OPERAND_P(X) legitimate_pic_operand_p (X)
1791
1792 #define SYMBOLIC_CONST(X)       \
1793   (GET_CODE (X) == SYMBOL_REF                                           \
1794    || GET_CODE (X) == LABEL_REF                                         \
1795    || (GET_CODE (X) == CONST && symbolic_reference_mentioned_p (X)))
1796 \f
1797 /* Max number of args passed in registers.  If this is more than 3, we will
1798    have problems with ebx (register #4), since it is a caller save register and
1799    is also used as the pic register in ELF.  So for now, don't allow more than
1800    3 registers to be passed in registers.  */
1801
1802 /* Abi specific values for REGPARM_MAX and SSE_REGPARM_MAX */
1803 #define X86_64_REGPARM_MAX 6
1804 #define X86_64_MS_REGPARM_MAX 4
1805
1806 #define X86_32_REGPARM_MAX 3
1807
1808 #define REGPARM_MAX                                                     \
1809   (TARGET_64BIT ? (TARGET_64BIT_MS_ABI ? X86_64_MS_REGPARM_MAX          \
1810                    : X86_64_REGPARM_MAX)                                \
1811    : X86_32_REGPARM_MAX)
1812
1813 #define X86_64_SSE_REGPARM_MAX 8
1814 #define X86_64_MS_SSE_REGPARM_MAX 4
1815
1816 #define X86_32_SSE_REGPARM_MAX (TARGET_SSE ? 3 : 0)
1817
1818 #define SSE_REGPARM_MAX                                                 \
1819   (TARGET_64BIT ? (TARGET_64BIT_MS_ABI ? X86_64_MS_SSE_REGPARM_MAX      \
1820                    : X86_64_SSE_REGPARM_MAX)                            \
1821    : X86_32_SSE_REGPARM_MAX)
1822
1823 #define MMX_REGPARM_MAX (TARGET_64BIT ? 0 : (TARGET_MMX ? 3 : 0))
1824
1825 \f
1826 /* Specify the machine mode that this machine uses
1827    for the index in the tablejump instruction.  */
1828 #define CASE_VECTOR_MODE \
1829  (!TARGET_64BIT || (flag_pic && ix86_cmodel != CM_LARGE_PIC) ? SImode : DImode)
1830
1831 /* Define this as 1 if `char' should by default be signed; else as 0.  */
1832 #define DEFAULT_SIGNED_CHAR 1
1833
1834 /* Max number of bytes we can move from memory to memory
1835    in one reasonably fast instruction.  */
1836 #define MOVE_MAX 16
1837
1838 /* MOVE_MAX_PIECES is the number of bytes at a time which we can
1839    move efficiently, as opposed to  MOVE_MAX which is the maximum
1840    number of bytes we can move with a single instruction.  */
1841 #define MOVE_MAX_PIECES (TARGET_64BIT ? 8 : 4)
1842
1843 /* If a memory-to-memory move would take MOVE_RATIO or more simple
1844    move-instruction pairs, we will do a movmem or libcall instead.
1845    Increasing the value will always make code faster, but eventually
1846    incurs high cost in increased code size.
1847
1848    If you don't define this, a reasonable default is used.  */
1849
1850 #define MOVE_RATIO(speed) ((speed) ? ix86_cost->move_ratio : 3)
1851
1852 /* If a clear memory operation would take CLEAR_RATIO or more simple
1853    move-instruction sequences, we will do a clrmem or libcall instead.  */
1854
1855 #define CLEAR_RATIO(speed) ((speed) ? MIN (6, ix86_cost->move_ratio) : 2)
1856
1857 /* Define if shifts truncate the shift count
1858    which implies one can omit a sign-extension or zero-extension
1859    of a shift count.  */
1860 /* On i386, shifts do truncate the count.  But bit opcodes don't.  */
1861
1862 /* #define SHIFT_COUNT_TRUNCATED */
1863
1864 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
1865    is done just by pretending it is already truncated.  */
1866 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
1867
1868 /* A macro to update M and UNSIGNEDP when an object whose type is
1869    TYPE and which has the specified mode and signedness is to be
1870    stored in a register.  This macro is only called when TYPE is a
1871    scalar type.
1872
1873    On i386 it is sometimes useful to promote HImode and QImode
1874    quantities to SImode.  The choice depends on target type.  */
1875
1876 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)             \
1877 do {                                                    \
1878   if (((MODE) == HImode && TARGET_PROMOTE_HI_REGS)      \
1879       || ((MODE) == QImode && TARGET_PROMOTE_QI_REGS))  \
1880     (MODE) = SImode;                                    \
1881 } while (0)
1882
1883 /* Specify the machine mode that pointers have.
1884    After generation of rtl, the compiler makes no further distinction
1885    between pointers and any other objects of this machine mode.  */
1886 #define Pmode (TARGET_64BIT ? DImode : SImode)
1887
1888 /* A function address in a call instruction
1889    is a byte address (for indexing purposes)
1890    so give the MEM rtx a byte's mode.  */
1891 #define FUNCTION_MODE QImode
1892 \f
1893 /* A C expression for the cost of moving data from a register in class FROM to
1894    one in class TO.  The classes are expressed using the enumeration values
1895    such as `GENERAL_REGS'.  A value of 2 is the default; other values are
1896    interpreted relative to that.
1897
1898    It is not required that the cost always equal 2 when FROM is the same as TO;
1899    on some machines it is expensive to move between registers if they are not
1900    general registers.  */
1901
1902 #define REGISTER_MOVE_COST(MODE, CLASS1, CLASS2) \
1903    ix86_register_move_cost ((MODE), (CLASS1), (CLASS2))
1904
1905 /* A C expression for the cost of moving data of mode M between a
1906    register and memory.  A value of 2 is the default; this cost is
1907    relative to those in `REGISTER_MOVE_COST'.
1908
1909    If moving between registers and memory is more expensive than
1910    between two registers, you should define this macro to express the
1911    relative cost.  */
1912
1913 #define MEMORY_MOVE_COST(MODE, CLASS, IN)       \
1914   ix86_memory_move_cost ((MODE), (CLASS), (IN))
1915
1916 /* A C expression for the cost of a branch instruction.  A value of 1
1917    is the default; other values are interpreted relative to that.  */
1918
1919 #define BRANCH_COST(speed_p, predictable_p) \
1920   (!(speed_p) ? 2 : (predictable_p) ? 0 : ix86_branch_cost)
1921
1922 /* Define this macro as a C expression which is nonzero if accessing
1923    less than a word of memory (i.e. a `char' or a `short') is no
1924    faster than accessing a word of memory, i.e., if such access
1925    require more than one instruction or if there is no difference in
1926    cost between byte and (aligned) word loads.
1927
1928    When this macro is not defined, the compiler will access a field by
1929    finding the smallest containing object; when it is defined, a
1930    fullword load will be used if alignment permits.  Unless bytes
1931    accesses are faster than word accesses, using word accesses is
1932    preferable since it may eliminate subsequent memory access if
1933    subsequent accesses occur to other fields in the same word of the
1934    structure, but to different bytes.  */
1935
1936 #define SLOW_BYTE_ACCESS 0
1937
1938 /* Nonzero if access to memory by shorts is slow and undesirable.  */
1939 #define SLOW_SHORT_ACCESS 0
1940
1941 /* Define this macro to be the value 1 if unaligned accesses have a
1942    cost many times greater than aligned accesses, for example if they
1943    are emulated in a trap handler.
1944
1945    When this macro is nonzero, the compiler will act as if
1946    `STRICT_ALIGNMENT' were nonzero when generating code for block
1947    moves.  This can cause significantly more instructions to be
1948    produced.  Therefore, do not set this macro nonzero if unaligned
1949    accesses only add a cycle or two to the time for a memory access.
1950
1951    If the value of this macro is always zero, it need not be defined.  */
1952
1953 /* #define SLOW_UNALIGNED_ACCESS(MODE, ALIGN) 0 */
1954
1955 /* Define this macro if it is as good or better to call a constant
1956    function address than to call an address kept in a register.
1957
1958    Desirable on the 386 because a CALL with a constant address is
1959    faster than one with a register address.  */
1960
1961 #define NO_FUNCTION_CSE
1962 \f
1963 /* Given a comparison code (EQ, NE, etc.) and the first operand of a COMPARE,
1964    return the mode to be used for the comparison.
1965
1966    For floating-point equality comparisons, CCFPEQmode should be used.
1967    VOIDmode should be used in all other cases.
1968
1969    For integer comparisons against zero, reduce to CCNOmode or CCZmode if
1970    possible, to allow for more combinations.  */
1971
1972 #define SELECT_CC_MODE(OP, X, Y) ix86_cc_mode ((OP), (X), (Y))
1973
1974 /* Return nonzero if MODE implies a floating point inequality can be
1975    reversed.  */
1976
1977 #define REVERSIBLE_CC_MODE(MODE) 1
1978
1979 /* A C expression whose value is reversed condition code of the CODE for
1980    comparison done in CC_MODE mode.  */
1981 #define REVERSE_CONDITION(CODE, MODE) ix86_reverse_condition ((CODE), (MODE))
1982
1983 \f
1984 /* Control the assembler format that we output, to the extent
1985    this does not vary between assemblers.  */
1986
1987 /* How to refer to registers in assembler output.
1988    This sequence is indexed by compiler's hard-register-number (see above).  */
1989
1990 /* In order to refer to the first 8 regs as 32-bit regs, prefix an "e".
1991    For non floating point regs, the following are the HImode names.
1992
1993    For float regs, the stack top is sometimes referred to as "%st(0)"
1994    instead of just "%st".  PRINT_OPERAND handles this with the "y" code.  */
1995
1996 #define HI_REGISTER_NAMES                                               \
1997 {"ax","dx","cx","bx","si","di","bp","sp",                               \
1998  "st","st(1)","st(2)","st(3)","st(4)","st(5)","st(6)","st(7)",          \
1999  "argp", "flags", "fpsr", "fpcr", "frame",                              \
2000  "xmm0","xmm1","xmm2","xmm3","xmm4","xmm5","xmm6","xmm7",               \
2001  "mm0", "mm1", "mm2", "mm3", "mm4", "mm5", "mm6", "mm7",                \
2002  "r8", "r9", "r10", "r11", "r12", "r13", "r14", "r15",                  \
2003  "xmm8", "xmm9", "xmm10", "xmm11", "xmm12", "xmm13", "xmm14", "xmm15"}
2004
2005 #define REGISTER_NAMES HI_REGISTER_NAMES
2006
2007 /* Table of additional register names to use in user input.  */
2008
2009 #define ADDITIONAL_REGISTER_NAMES \
2010 { { "eax", 0 }, { "edx", 1 }, { "ecx", 2 }, { "ebx", 3 },       \
2011   { "esi", 4 }, { "edi", 5 }, { "ebp", 6 }, { "esp", 7 },       \
2012   { "rax", 0 }, { "rdx", 1 }, { "rcx", 2 }, { "rbx", 3 },       \
2013   { "rsi", 4 }, { "rdi", 5 }, { "rbp", 6 }, { "rsp", 7 },       \
2014   { "al", 0 }, { "dl", 1 }, { "cl", 2 }, { "bl", 3 },           \
2015   { "ah", 0 }, { "dh", 1 }, { "ch", 2 }, { "bh", 3 } }
2016
2017 /* Note we are omitting these since currently I don't know how
2018 to get gcc to use these, since they want the same but different
2019 number as al, and ax.
2020 */
2021
2022 #define QI_REGISTER_NAMES \
2023 {"al", "dl", "cl", "bl", "sil", "dil", "bpl", "spl",}
2024
2025 /* These parallel the array above, and can be used to access bits 8:15
2026    of regs 0 through 3.  */
2027
2028 #define QI_HIGH_REGISTER_NAMES \
2029 {"ah", "dh", "ch", "bh", }
2030
2031 /* How to renumber registers for dbx and gdb.  */
2032
2033 #define DBX_REGISTER_NUMBER(N) \
2034   (TARGET_64BIT ? dbx64_register_map[(N)] : dbx_register_map[(N)])
2035
2036 extern int const dbx_register_map[FIRST_PSEUDO_REGISTER];
2037 extern int const dbx64_register_map[FIRST_PSEUDO_REGISTER];
2038 extern int const svr4_dbx_register_map[FIRST_PSEUDO_REGISTER];
2039
2040 /* Before the prologue, RA is at 0(%esp).  */
2041 #define INCOMING_RETURN_ADDR_RTX \
2042   gen_rtx_MEM (VOIDmode, gen_rtx_REG (VOIDmode, STACK_POINTER_REGNUM))
2043
2044 /* After the prologue, RA is at -4(AP) in the current frame.  */
2045 #define RETURN_ADDR_RTX(COUNT, FRAME)                                      \
2046   ((COUNT) == 0                                                            \
2047    ? gen_rtx_MEM (Pmode, plus_constant (arg_pointer_rtx, -UNITS_PER_WORD)) \
2048    : gen_rtx_MEM (Pmode, plus_constant (FRAME, UNITS_PER_WORD)))
2049
2050 /* PC is dbx register 8; let's use that column for RA.  */
2051 #define DWARF_FRAME_RETURN_COLUMN       (TARGET_64BIT ? 16 : 8)
2052
2053 /* Before the prologue, the top of the frame is at 4(%esp).  */
2054 #define INCOMING_FRAME_SP_OFFSET UNITS_PER_WORD
2055
2056 /* Describe how we implement __builtin_eh_return.  */
2057 #define EH_RETURN_DATA_REGNO(N) ((N) < 2 ? (N) : INVALID_REGNUM)
2058 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, 2)
2059
2060
2061 /* Select a format to encode pointers in exception handling data.  CODE
2062    is 0 for data, 1 for code labels, 2 for function pointers.  GLOBAL is
2063    true if the symbol may be affected by dynamic relocations.
2064
2065    ??? All x86 object file formats are capable of representing this.
2066    After all, the relocation needed is the same as for the call insn.
2067    Whether or not a particular assembler allows us to enter such, I
2068    guess we'll have to see.  */
2069 #define ASM_PREFERRED_EH_DATA_FORMAT(CODE, GLOBAL)                      \
2070   asm_preferred_eh_data_format ((CODE), (GLOBAL))
2071
2072 /* This is how to output an insn to push a register on the stack.
2073    It need not be very fast code.  */
2074
2075 #define ASM_OUTPUT_REG_PUSH(FILE, REGNO)  \
2076 do {                                                                    \
2077   if (TARGET_64BIT)                                                     \
2078     asm_fprintf ((FILE), "\tpush{q}\t%%r%s\n",                          \
2079                  reg_names[(REGNO)] + (REX_INT_REGNO_P (REGNO) != 0));  \
2080   else                                                                  \
2081     asm_fprintf ((FILE), "\tpush{l}\t%%e%s\n", reg_names[(REGNO)]);     \
2082 } while (0)
2083
2084 /* This is how to output an insn to pop a register from the stack.
2085    It need not be very fast code.  */
2086
2087 #define ASM_OUTPUT_REG_POP(FILE, REGNO)  \
2088 do {                                                                    \
2089   if (TARGET_64BIT)                                                     \
2090     asm_fprintf ((FILE), "\tpop{q}\t%%r%s\n",                           \
2091                  reg_names[(REGNO)] + (REX_INT_REGNO_P (REGNO) != 0));  \
2092   else                                                                  \
2093     asm_fprintf ((FILE), "\tpop{l}\t%%e%s\n", reg_names[(REGNO)]);      \
2094 } while (0)
2095
2096 /* This is how to output an element of a case-vector that is absolute.  */
2097
2098 #define ASM_OUTPUT_ADDR_VEC_ELT(FILE, VALUE)  \
2099   ix86_output_addr_vec_elt ((FILE), (VALUE))
2100
2101 /* This is how to output an element of a case-vector that is relative.  */
2102
2103 #define ASM_OUTPUT_ADDR_DIFF_ELT(FILE, BODY, VALUE, REL) \
2104   ix86_output_addr_diff_elt ((FILE), (VALUE), (REL))
2105
2106 /* When we see %v, we will print the 'v' prefix if TARGET_AVX is
2107    true.  */
2108
2109 #define ASM_OUTPUT_AVX_PREFIX(STREAM, PTR)      \
2110 {                                               \
2111   if ((PTR)[0] == '%' && (PTR)[1] == 'v')       \
2112     {                                           \
2113       if (TARGET_AVX)                           \
2114         (PTR) += 1;                             \
2115       else                                      \
2116         (PTR) += 2;                             \
2117     }                                           \
2118 }
2119
2120 /* A C statement or statements which output an assembler instruction
2121    opcode to the stdio stream STREAM.  The macro-operand PTR is a
2122    variable of type `char *' which points to the opcode name in
2123    its "internal" form--the form that is written in the machine
2124    description.  */
2125
2126 #define ASM_OUTPUT_OPCODE(STREAM, PTR) \
2127   ASM_OUTPUT_AVX_PREFIX ((STREAM), (PTR))
2128
2129 /* A C statement to output to the stdio stream FILE an assembler
2130    command to pad the location counter to a multiple of 1<<LOG
2131    bytes if it is within MAX_SKIP bytes.  */
2132
2133 #ifdef HAVE_GAS_MAX_SKIP_P2ALIGN
2134 #undef  ASM_OUTPUT_MAX_SKIP_PAD
2135 #define ASM_OUTPUT_MAX_SKIP_PAD(FILE, LOG, MAX_SKIP)                    \
2136   if ((LOG) != 0)                                                       \
2137     {                                                                   \
2138       if ((MAX_SKIP) == 0)                                              \
2139         fprintf ((FILE), "\t.p2align %d\n", (LOG));                     \
2140       else                                                              \
2141         fprintf ((FILE), "\t.p2align %d,,%d\n", (LOG), (MAX_SKIP));     \
2142     }
2143 #endif
2144
2145 /* Under some conditions we need jump tables in the text section,
2146    because the assembler cannot handle label differences between
2147    sections.  This is the case for x86_64 on Mach-O for example.  */
2148
2149 #define JUMP_TABLES_IN_TEXT_SECTION \
2150   (flag_pic && ((TARGET_MACHO && TARGET_64BIT) \
2151    || (!TARGET_64BIT && !HAVE_AS_GOTOFF_IN_DATA)))
2152
2153 /* Switch to init or fini section via SECTION_OP, emit a call to FUNC,
2154    and switch back.  For x86 we do this only to save a few bytes that
2155    would otherwise be unused in the text section.  */
2156 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
2157    asm (SECTION_OP "\n\t"                               \
2158         "call " USER_LABEL_PREFIX #FUNC "\n"            \
2159         TEXT_SECTION_ASM_OP);
2160 \f
2161 /* Print operand X (an rtx) in assembler syntax to file FILE.
2162    CODE is a letter or dot (`z' in `%z0') or 0 if no letter was specified.
2163    Effect of various CODE letters is described in i386.c near
2164    print_operand function.  */
2165
2166 #define PRINT_OPERAND_PUNCT_VALID_P(CODE) \
2167   ((CODE) == '*' || (CODE) == '+' || (CODE) == '&' || (CODE) == ';')
2168
2169 #define PRINT_OPERAND(FILE, X, CODE)  \
2170   print_operand ((FILE), (X), (CODE))
2171
2172 #define PRINT_OPERAND_ADDRESS(FILE, ADDR)  \
2173   print_operand_address ((FILE), (ADDR))
2174
2175 #define OUTPUT_ADDR_CONST_EXTRA(FILE, X, FAIL)  \
2176 do {                                            \
2177   if (! output_addr_const_extra (FILE, (X)))    \
2178     goto FAIL;                                  \
2179 } while (0);
2180 \f
2181 /* Which processor to schedule for. The cpu attribute defines a list that
2182    mirrors this list, so changes to i386.md must be made at the same time.  */
2183
2184 enum processor_type
2185 {
2186   PROCESSOR_I386 = 0,                   /* 80386 */
2187   PROCESSOR_I486,                       /* 80486DX, 80486SX, 80486DX[24] */
2188   PROCESSOR_PENTIUM,
2189   PROCESSOR_PENTIUMPRO,
2190   PROCESSOR_GEODE,
2191   PROCESSOR_K6,
2192   PROCESSOR_ATHLON,
2193   PROCESSOR_PENTIUM4,
2194   PROCESSOR_K8,
2195   PROCESSOR_NOCONA,
2196   PROCESSOR_CORE2,
2197   PROCESSOR_GENERIC32,
2198   PROCESSOR_GENERIC64,
2199   PROCESSOR_AMDFAM10,
2200   PROCESSOR_ATOM,
2201   PROCESSOR_max
2202 };
2203
2204 extern enum processor_type ix86_tune;
2205 extern enum processor_type ix86_arch;
2206
2207 enum fpmath_unit
2208 {
2209   FPMATH_387 = 1,
2210   FPMATH_SSE = 2
2211 };
2212
2213 extern enum fpmath_unit ix86_fpmath;
2214
2215 enum tls_dialect
2216 {
2217   TLS_DIALECT_GNU,
2218   TLS_DIALECT_GNU2,
2219   TLS_DIALECT_SUN
2220 };
2221
2222 extern enum tls_dialect ix86_tls_dialect;
2223
2224 enum cmodel {
2225   CM_32,        /* The traditional 32-bit ABI.  */
2226   CM_SMALL,     /* Assumes all code and data fits in the low 31 bits.  */
2227   CM_KERNEL,    /* Assumes all code and data fits in the high 31 bits.  */
2228   CM_MEDIUM,    /* Assumes code fits in the low 31 bits; data unlimited.  */
2229   CM_LARGE,     /* No assumptions.  */
2230   CM_SMALL_PIC, /* Assumes code+data+got/plt fits in a 31 bit region.  */
2231   CM_MEDIUM_PIC,/* Assumes code+got/plt fits in a 31 bit region.  */
2232   CM_LARGE_PIC  /* No assumptions.  */
2233 };
2234
2235 extern enum cmodel ix86_cmodel;
2236
2237 /* Size of the RED_ZONE area.  */
2238 #define RED_ZONE_SIZE 128
2239 /* Reserved area of the red zone for temporaries.  */
2240 #define RED_ZONE_RESERVE 8
2241
2242 enum asm_dialect {
2243   ASM_ATT,
2244   ASM_INTEL
2245 };
2246
2247 extern enum asm_dialect ix86_asm_dialect;
2248 extern unsigned int ix86_preferred_stack_boundary;
2249 extern unsigned int ix86_incoming_stack_boundary;
2250 extern int ix86_branch_cost, ix86_section_threshold;
2251
2252 /* Smallest class containing REGNO.  */
2253 extern enum reg_class const regclass_map[FIRST_PSEUDO_REGISTER];
2254
2255 extern rtx ix86_compare_op0;    /* operand 0 for comparisons */
2256 extern rtx ix86_compare_op1;    /* operand 1 for comparisons */
2257
2258 enum ix86_fpcmp_strategy {
2259   IX86_FPCMP_SAHF,
2260   IX86_FPCMP_COMI,
2261   IX86_FPCMP_ARITH
2262 };
2263 \f
2264 /* To properly truncate FP values into integers, we need to set i387 control
2265    word.  We can't emit proper mode switching code before reload, as spills
2266    generated by reload may truncate values incorrectly, but we still can avoid
2267    redundant computation of new control word by the mode switching pass.
2268    The fldcw instructions are still emitted redundantly, but this is probably
2269    not going to be noticeable problem, as most CPUs do have fast path for
2270    the sequence.
2271
2272    The machinery is to emit simple truncation instructions and split them
2273    before reload to instructions having USEs of two memory locations that
2274    are filled by this code to old and new control word.
2275
2276    Post-reload pass may be later used to eliminate the redundant fildcw if
2277    needed.  */
2278
2279 enum ix86_entity
2280 {
2281   I387_TRUNC = 0,
2282   I387_FLOOR,
2283   I387_CEIL,
2284   I387_MASK_PM,
2285   MAX_386_ENTITIES
2286 };
2287
2288 enum ix86_stack_slot
2289 {
2290   SLOT_VIRTUAL = 0,
2291   SLOT_TEMP,
2292   SLOT_CW_STORED,
2293   SLOT_CW_TRUNC,
2294   SLOT_CW_FLOOR,
2295   SLOT_CW_CEIL,
2296   SLOT_CW_MASK_PM,
2297   MAX_386_STACK_LOCALS
2298 };
2299
2300 /* Define this macro if the port needs extra instructions inserted
2301    for mode switching in an optimizing compilation.  */
2302
2303 #define OPTIMIZE_MODE_SWITCHING(ENTITY) \
2304    ix86_optimize_mode_switching[(ENTITY)]
2305
2306 /* If you define `OPTIMIZE_MODE_SWITCHING', you have to define this as
2307    initializer for an array of integers.  Each initializer element N
2308    refers to an entity that needs mode switching, and specifies the
2309    number of different modes that might need to be set for this
2310    entity.  The position of the initializer in the initializer -
2311    starting counting at zero - determines the integer that is used to
2312    refer to the mode-switched entity in question.  */
2313
2314 #define NUM_MODES_FOR_MODE_SWITCHING \
2315    { I387_CW_ANY, I387_CW_ANY, I387_CW_ANY, I387_CW_ANY }
2316
2317 /* ENTITY is an integer specifying a mode-switched entity.  If
2318    `OPTIMIZE_MODE_SWITCHING' is defined, you must define this macro to
2319    return an integer value not larger than the corresponding element
2320    in `NUM_MODES_FOR_MODE_SWITCHING', to denote the mode that ENTITY
2321    must be switched into prior to the execution of INSN. */
2322
2323 #define MODE_NEEDED(ENTITY, I) ix86_mode_needed ((ENTITY), (I))
2324
2325 /* This macro specifies the order in which modes for ENTITY are
2326    processed.  0 is the highest priority.  */
2327
2328 #define MODE_PRIORITY_TO_MODE(ENTITY, N) (N)
2329
2330 /* Generate one or more insns to set ENTITY to MODE.  HARD_REG_LIVE
2331    is the set of hard registers live at the point where the insn(s)
2332    are to be inserted.  */
2333
2334 #define EMIT_MODE_SET(ENTITY, MODE, HARD_REGS_LIVE)                     \
2335   ((MODE) != I387_CW_ANY && (MODE) != I387_CW_UNINITIALIZED             \
2336    ? emit_i387_cw_initialization (MODE), 0                              \
2337    : 0)
2338
2339 \f
2340 /* Avoid renaming of stack registers, as doing so in combination with
2341    scheduling just increases amount of live registers at time and in
2342    the turn amount of fxch instructions needed.
2343
2344    ??? Maybe Pentium chips benefits from renaming, someone can try....  */
2345
2346 #define HARD_REGNO_RENAME_OK(SRC, TARGET)  \
2347   (! IN_RANGE ((SRC), FIRST_STACK_REG, LAST_STACK_REG))
2348
2349 \f
2350 #define FASTCALL_PREFIX '@'
2351 \f
2352 /* Machine specific CFA tracking during prologue/epilogue generation.  */
2353
2354 #ifndef USED_FOR_TARGET
2355 struct GTY(()) machine_cfa_state
2356 {
2357   rtx reg;
2358   HOST_WIDE_INT offset;
2359 };
2360
2361 struct GTY(()) machine_function {
2362   struct stack_local_entry *stack_locals;
2363   const char *some_ld_name;
2364   int varargs_gpr_size;
2365   int varargs_fpr_size;
2366   int optimize_mode_switching[MAX_386_ENTITIES];
2367
2368   /* Number of saved registers USE_FAST_PROLOGUE_EPILOGUE
2369      has been computed for.  */
2370   int use_fast_prologue_epilogue_nregs;
2371
2372   /* The CFA state at the end of the prologue.  */
2373   struct machine_cfa_state cfa;
2374
2375   /* This value is used for amd64 targets and specifies the current abi
2376      to be used. MS_ABI means ms abi. Otherwise SYSV_ABI means sysv abi.  */
2377   enum calling_abi call_abi;
2378
2379   /* Nonzero if the function accesses a previous frame.  */
2380   BOOL_BITFIELD accesses_prev_frame : 1;
2381
2382   /* Nonzero if the function requires a CLD in the prologue.  */
2383   BOOL_BITFIELD needs_cld : 1;
2384
2385   /* Set by ix86_compute_frame_layout and used by prologue/epilogue
2386      expander to determine the style used.  */
2387   BOOL_BITFIELD use_fast_prologue_epilogue : 1;
2388
2389   /* If true, the current function needs the default PIC register, not
2390      an alternate register (on x86) and must not use the red zone (on
2391      x86_64), even if it's a leaf function.  We don't want the
2392      function to be regarded as non-leaf because TLS calls need not
2393      affect register allocation.  This flag is set when a TLS call
2394      instruction is expanded within a function, and never reset, even
2395      if all such instructions are optimized away.  Use the
2396      ix86_current_function_calls_tls_descriptor macro for a better
2397      approximation.  */
2398   BOOL_BITFIELD tls_descriptor_call_expanded_p : 1;
2399
2400   /* If true, the current function has a STATIC_CHAIN is placed on the
2401      stack below the return address.  */
2402   BOOL_BITFIELD static_chain_on_stack : 1;
2403 };
2404 #endif
2405
2406 #define ix86_stack_locals (cfun->machine->stack_locals)
2407 #define ix86_varargs_gpr_size (cfun->machine->varargs_gpr_size)
2408 #define ix86_varargs_fpr_size (cfun->machine->varargs_fpr_size)
2409 #define ix86_optimize_mode_switching (cfun->machine->optimize_mode_switching)
2410 #define ix86_current_function_needs_cld (cfun->machine->needs_cld)
2411 #define ix86_tls_descriptor_calls_expanded_in_cfun \
2412   (cfun->machine->tls_descriptor_call_expanded_p)
2413 /* Since tls_descriptor_call_expanded is not cleared, even if all TLS
2414    calls are optimized away, we try to detect cases in which it was
2415    optimized away.  Since such instructions (use (reg REG_SP)), we can
2416    verify whether there's any such instruction live by testing that
2417    REG_SP is live.  */
2418 #define ix86_current_function_calls_tls_descriptor \
2419   (ix86_tls_descriptor_calls_expanded_in_cfun && df_regs_ever_live_p (SP_REG))
2420 #define ix86_cfa_state (&cfun->machine->cfa)
2421 #define ix86_static_chain_on_stack (cfun->machine->static_chain_on_stack)
2422
2423 /* Control behavior of x86_file_start.  */
2424 #define X86_FILE_START_VERSION_DIRECTIVE false
2425 #define X86_FILE_START_FLTUSED false
2426
2427 /* Flag to mark data that is in the large address area.  */
2428 #define SYMBOL_FLAG_FAR_ADDR            (SYMBOL_FLAG_MACH_DEP << 0)
2429 #define SYMBOL_REF_FAR_ADDR_P(X)        \
2430         ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_FAR_ADDR) != 0)
2431
2432 /* Flags to mark dllimport/dllexport.  Used by PE ports, but handy to
2433    have defined always, to avoid ifdefing.  */
2434 #define SYMBOL_FLAG_DLLIMPORT           (SYMBOL_FLAG_MACH_DEP << 1)
2435 #define SYMBOL_REF_DLLIMPORT_P(X) \
2436         ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_DLLIMPORT) != 0)
2437
2438 #define SYMBOL_FLAG_DLLEXPORT           (SYMBOL_FLAG_MACH_DEP << 2)
2439 #define SYMBOL_REF_DLLEXPORT_P(X) \
2440         ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_DLLEXPORT) != 0)
2441
2442 /* Model costs for vectorizer.  */
2443
2444 /* Cost of conditional branch.  */
2445 #undef TARG_COND_BRANCH_COST
2446 #define TARG_COND_BRANCH_COST           ix86_cost->branch_cost
2447
2448 /* Enum through the target specific extra va_list types.
2449    Please, do not iterate the base va_list type name.  */
2450 #define TARGET_ENUM_VA_LIST(IDX, PNAME, PTYPE) \
2451   (TARGET_64BIT ? ix86_enum_va_list (IDX, PNAME, PTYPE) : 0)
2452
2453 /* Cost of any scalar operation, excluding load and store.  */
2454 #undef TARG_SCALAR_STMT_COST
2455 #define TARG_SCALAR_STMT_COST           ix86_cost->scalar_stmt_cost
2456
2457 /* Cost of scalar load.  */
2458 #undef TARG_SCALAR_LOAD_COST
2459 #define TARG_SCALAR_LOAD_COST           ix86_cost->scalar_load_cost
2460
2461 /* Cost of scalar store.  */
2462 #undef TARG_SCALAR_STORE_COST
2463 #define TARG_SCALAR_STORE_COST          ix86_cost->scalar_store_cost
2464
2465 /* Cost of any vector operation, excluding load, store or vector to scalar
2466    operation.  */
2467 #undef TARG_VEC_STMT_COST
2468 #define TARG_VEC_STMT_COST              ix86_cost->vec_stmt_cost
2469
2470 /* Cost of vector to scalar operation.  */
2471 #undef TARG_VEC_TO_SCALAR_COST
2472 #define TARG_VEC_TO_SCALAR_COST         ix86_cost->vec_to_scalar_cost
2473
2474 /* Cost of scalar to vector operation.  */
2475 #undef TARG_SCALAR_TO_VEC_COST
2476 #define TARG_SCALAR_TO_VEC_COST         ix86_cost->scalar_to_vec_cost
2477
2478 /* Cost of aligned vector load.  */
2479 #undef TARG_VEC_LOAD_COST
2480 #define TARG_VEC_LOAD_COST              ix86_cost->vec_align_load_cost
2481
2482 /* Cost of misaligned vector load.  */
2483 #undef TARG_VEC_UNALIGNED_LOAD_COST
2484 #define TARG_VEC_UNALIGNED_LOAD_COST    ix86_cost->vec_unalign_load_cost
2485
2486 /* Cost of vector store.  */
2487 #undef TARG_VEC_STORE_COST
2488 #define TARG_VEC_STORE_COST             ix86_cost->vec_store_cost
2489
2490 /* Cost of conditional taken branch for vectorizer cost model.  */
2491 #undef TARG_COND_TAKEN_BRANCH_COST
2492 #define TARG_COND_TAKEN_BRANCH_COST     ix86_cost->cond_taken_branch_cost
2493
2494 /* Cost of conditional not taken branch for vectorizer cost model.  */
2495 #undef TARG_COND_NOT_TAKEN_BRANCH_COST
2496 #define TARG_COND_NOT_TAKEN_BRANCH_COST ix86_cost->cond_not_taken_branch_cost
2497
2498 /*
2499 Local variables:
2500 version-control: t
2501 End:
2502 */