gcc/config/bfin/bfin.h

   1 /* Definitions for the Blackfin port.
   2    Copyright (C) 2005, 2007, 2008 Free Software Foundation, Inc.
   3    Contributed by Analog Devices.
   4
   5    This file is part of GCC.
   6
   7    GCC is free software; you can redistribute it and/or modify it
   8    under the terms of the GNU General Public License as published
   9    by the Free Software Foundation; either version 3, or (at your
  10    option) any later version.
  11
  12    GCC is distributed in the hope that it will be useful, but WITHOUT
  13    ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  14    or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  15    License for more details.
  16
  17    You should have received a copy of the GNU General Public License
  18    along with GCC; see the file COPYING3.  If not see
  19    <http://www.gnu.org/licenses/>.  */
  20
  21 #ifndef _BFIN_CONFIG
  22 #define _BFIN_CONFIG
  23
  24 #define OBJECT_FORMAT_ELF
  25
  26 #define BRT 1
  27 #define BRF 0
  28
  29 /* Print subsidiary information on the compiler version in use.  */
  30 #define TARGET_VERSION fprintf (stderr, " (BlackFin bfin)")
  31
  32 /* Run-time compilation parameters selecting different hardware subsets.  */
  33
  34 extern int target_flags;
  35
  36 /* Predefinition in the preprocessor for this target machine */
  37 #ifndef TARGET_CPU_CPP_BUILTINS
  38 #define TARGET_CPU_CPP_BUILTINS()               \
  39   do                                            \
  40     {                                           \
  41       builtin_define_std ("bfin");              \
  42       builtin_define_std ("BFIN");              \
  43       builtin_define ("__ADSPBLACKFIN__");      \
  44       builtin_define ("__ADSPLPBLACKFIN__");    \
  45                                                 \
  46       switch (bfin_cpu_type)                    \
  47         {                                       \
  48         case BFIN_CPU_BF522:                    \
  49           builtin_define ("__ADSPBF522__");     \
  50           builtin_define ("__ADSPBF52x__");     \
  51           break;                                \
  52         case BFIN_CPU_BF523:                    \
  53           builtin_define ("__ADSPBF523__");     \
  54           builtin_define ("__ADSPBF52x__");     \
  55           break;                                \
  56         case BFIN_CPU_BF524:                    \
  57           builtin_define ("__ADSPBF524__");     \
  58           builtin_define ("__ADSPBF52x__");     \
  59           break;                                \
  60         case BFIN_CPU_BF525:                    \
  61           builtin_define ("__ADSPBF525__");     \
  62           builtin_define ("__ADSPBF52x__");     \
  63           break;                                \
  64         case BFIN_CPU_BF526:                    \
  65           builtin_define ("__ADSPBF526__");     \
  66           builtin_define ("__ADSPBF52x__");     \
  67           break;                                \
  68         case BFIN_CPU_BF527:                    \
  69           builtin_define ("__ADSPBF527__");     \
  70           builtin_define ("__ADSPBF52x__");     \
  71           break;                                \
  72         case BFIN_CPU_BF531:                    \
  73           builtin_define ("__ADSPBF531__");     \
  74           break;                                \
  75         case BFIN_CPU_BF532:                    \
  76           builtin_define ("__ADSPBF532__");     \
  77           break;                                \
  78         case BFIN_CPU_BF533:                    \
  79           builtin_define ("__ADSPBF533__");     \
  80           break;                                \
  81         case BFIN_CPU_BF534:                    \
  82           builtin_define ("__ADSPBF534__");     \
  83           break;                                \
  84         case BFIN_CPU_BF536:                    \
  85           builtin_define ("__ADSPBF536__");     \
  86           break;                                \
  87         case BFIN_CPU_BF537:                    \
  88           builtin_define ("__ADSPBF537__");     \
  89           break;                                \
  90         case BFIN_CPU_BF538:                    \
  91           builtin_define ("__ADSPBF538__");     \
  92           break;                                \
  93         case BFIN_CPU_BF539:                    \
  94           builtin_define ("__ADSPBF539__");     \
  95           break;                                \
  96         case BFIN_CPU_BF542:                    \
  97           builtin_define ("__ADSPBF542__");     \
  98           builtin_define ("__ADSPBF54x__");     \
  99           break;                                \
 100         case BFIN_CPU_BF544:                    \
 101           builtin_define ("__ADSPBF544__");     \
 102           builtin_define ("__ADSPBF54x__");     \
 103           break;                                \
 104         case BFIN_CPU_BF548:                    \
 105           builtin_define ("__ADSPBF548__");     \
 106           builtin_define ("__ADSPBF54x__");     \
 107           break;                                \
 108         case BFIN_CPU_BF547:                    \
 109           builtin_define ("__ADSPBF547__");     \
 110           builtin_define ("__ADSPBF54x__");     \
 111           break;                                \
 112         case BFIN_CPU_BF549:                    \
 113           builtin_define ("__ADSPBF549__");     \
 114           builtin_define ("__ADSPBF54x__");     \
 115           break;                                \
 116         case BFIN_CPU_BF561:                    \
 117           builtin_define ("__ADSPBF561__");     \
 118           break;                                \
 119         }                                       \
 120                                                 \
 121       if (bfin_si_revision != -1)               \
 122         {                                       \
 123           /* space of 0xnnnn and a NUL */       \
 124           char *buf = XALLOCAVEC (char, 7);     \
 125                                                 \
 126           sprintf (buf, "0x%04x", bfin_si_revision);                    \
 127           builtin_define_with_value ("__SILICON_REVISION__", buf, 0);   \
 128         }                                                               \
 129                                                                         \
 130       if (bfin_workarounds)                                             \
 131         builtin_define ("__WORKAROUNDS_ENABLED");                       \
 132       if (ENABLE_WA_SPECULATIVE_LOADS)                                  \
 133         builtin_define ("__WORKAROUND_SPECULATIVE_LOADS");              \
 134       if (ENABLE_WA_SPECULATIVE_SYNCS)                                  \
 135         builtin_define ("__WORKAROUND_SPECULATIVE_SYNCS");              \
 136       if (ENABLE_WA_RETS)                                               \
 137         builtin_define ("__WORKAROUND_RETS");           \
 138                                                 \
 139       if (TARGET_FDPIC)                         \
 140         {                                       \
 141           builtin_define ("__BFIN_FDPIC__");    \
 142           builtin_define ("__FDPIC__");         \
 143         }                                       \
 144       if (TARGET_ID_SHARED_LIBRARY              \
 145           && !TARGET_SEP_DATA)                  \
 146         builtin_define ("__ID_SHARED_LIB__");   \
 147       if (flag_no_builtin)                      \
 148         builtin_define ("__NO_BUILTIN");        \
 149       if (TARGET_MULTICORE)                     \
 150         builtin_define ("__BFIN_MULTICORE");    \
 151       if (TARGET_COREA)                         \
 152         builtin_define ("__BFIN_COREA");        \
 153       if (TARGET_COREB)                         \
 154         builtin_define ("__BFIN_COREB");        \
 155       if (TARGET_SDRAM)                         \
 156         builtin_define ("__BFIN_SDRAM");        \
 157     }                                           \
 158   while (0)
 159 #endif
 160
 161 #define DRIVER_SELF_SPECS SUBTARGET_DRIVER_SELF_SPECS   "\
 162  %{mleaf-id-shared-library:%{!mid-shared-library:-mid-shared-library}} \
 163  %{mfdpic:%{!fpic:%{!fpie:%{!fPIC:%{!fPIE:\
 164             %{!fno-pic:%{!fno-pie:%{!fno-PIC:%{!fno-PIE:-fpie}}}}}}}}} \
 165 "
 166 #ifndef SUBTARGET_DRIVER_SELF_SPECS
 167 # define SUBTARGET_DRIVER_SELF_SPECS
 168 #endif
 169
 170 #define LINK_GCC_C_SEQUENCE_SPEC "\
 171   %{mfast-fp:-lbffastfp} %G %L %{mfast-fp:-lbffastfp} %G \
 172 "
 173
 174 /* A C string constant that tells the GCC driver program options to pass to
 175    the assembler.  It can also specify how to translate options you give to GNU
 176    CC into options for GCC to pass to the assembler.  See the file `sun3.h'
 177    for an example of this.
 178
 179    Do not define this macro if it does not need to do anything.
 180
 181    Defined in svr4.h.  */
 182 #undef  ASM_SPEC
 183 #define ASM_SPEC "\
 184 %{G*} %{v} %{n} %{T} %{Ym,*} %{Yd,*} %{Wa,*:%*} \
 185     %{mno-fdpic:-mnopic} %{mfdpic}"
 186
 187 #define LINK_SPEC "\
 188 %{h*} %{v:-V} \
 189 %{b} \
 190 %{mfdpic:-melf32bfinfd -z text} \
 191 %{static:-dn -Bstatic} \
 192 %{shared:-G -Bdynamic} \
 193 %{symbolic:-Bsymbolic} \
 194 %{G*} \
 195 %{YP,*} \
 196 %{Qy:} %{!Qn:-Qy} \
 197 -init __init -fini __fini "
 198
 199 /* Generate DSP instructions, like DSP halfword loads */
 200 #define TARGET_DSP                      (1)
 201
 202 #define TARGET_DEFAULT 0
 203
 204 /* Maximum number of library ids we permit */
 205 #define MAX_LIBRARY_ID 255
 206
 207 extern const char *bfin_library_id_string;
 208
 209 /* Sometimes certain combinations of command options do not make
 210    sense on a particular target machine.  You can define a macro
 211    `OVERRIDE_OPTIONS' to take account of this.  This macro, if
 212    defined, is executed once just after all the command options have
 213    been parsed.
 214
 215    Don't use this macro to turn on various extra optimizations for
 216    `-O'.  That is what `OPTIMIZATION_OPTIONS' is for.  */
 217
 218 #define OVERRIDE_OPTIONS override_options ()
 219
 220 #define FUNCTION_MODE    SImode
 221 #define Pmode            SImode
 222
 223 /* store-condition-codes instructions store 0 for false
 224    This is the value stored for true.  */
 225 #define STORE_FLAG_VALUE 1
 226
 227 /* Define this if pushing a word on the stack
 228    makes the stack pointer a smaller address.  */
 229 #define STACK_GROWS_DOWNWARD
 230
 231 #define STACK_PUSH_CODE PRE_DEC
 232
 233 /* Define this to nonzero if the nominal address of the stack frame
 234    is at the high-address end of the local variables;
 235    that is, each additional local variable allocated
 236    goes at a more negative offset in the frame.  */
 237 #define FRAME_GROWS_DOWNWARD 1
 238
 239 /* We define a dummy ARGP register; the parameters start at offset 0 from
 240    it. */
 241 #define FIRST_PARM_OFFSET(DECL) 0
 242
 243 /* Offset within stack frame to start allocating local variables at.
 244    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
 245    first local allocated.  Otherwise, it is the offset to the BEGINNING
 246    of the first local allocated.  */
 247 #define STARTING_FRAME_OFFSET 0
 248
 249 /* Register to use for pushing function arguments.  */
 250 #define STACK_POINTER_REGNUM REG_P6
 251
 252 /* Base register for access to local variables of the function.  */
 253 #define FRAME_POINTER_REGNUM REG_P7
 254
 255 /* A dummy register that will be eliminated to either FP or SP.  */
 256 #define ARG_POINTER_REGNUM REG_ARGP
 257
 258 /* `PIC_OFFSET_TABLE_REGNUM'
 259      The register number of the register used to address a table of
 260      static data addresses in memory.  In some cases this register is
 261      defined by a processor's "application binary interface" (ABI).
 262      When this macro is defined, RTL is generated for this register
 263      once, as with the stack pointer and frame pointer registers.  If
 264      this macro is not defined, it is up to the machine-dependent files
 265      to allocate such a register (if necessary). */
 266 #define PIC_OFFSET_TABLE_REGNUM (REG_P5)
 267
 268 #define FDPIC_FPTR_REGNO REG_P1
 269 #define FDPIC_REGNO REG_P3
 270 #define OUR_FDPIC_REG   get_hard_reg_initial_val (SImode, FDPIC_REGNO)
 271
 272 /* A static chain register for nested functions.  We need to use a
 273    call-clobbered register for this.  */
 274 #define STATIC_CHAIN_REGNUM REG_P2
 275
 276 /* Define this if functions should assume that stack space has been
 277    allocated for arguments even when their values are passed in
 278    registers.
 279
 280    The value of this macro is the size, in bytes, of the area reserved for
 281    arguments passed in registers.
 282
 283    This space can either be allocated by the caller or be a part of the
 284    machine-dependent stack frame: `OUTGOING_REG_PARM_STACK_SPACE'
 285    says which.  */
 286 #define FIXED_STACK_AREA 12
 287 #define REG_PARM_STACK_SPACE(FNDECL) FIXED_STACK_AREA
 288
 289 /* Define this if the above stack space is to be considered part of the
 290  * space allocated by the caller.  */
 291 #define OUTGOING_REG_PARM_STACK_SPACE(FNTYPE) 1
 292
 293 /* Define this if the maximum size of all the outgoing args is to be
 294    accumulated and pushed during the prologue.  The amount can be
 295    found in the variable crtl->outgoing_args_size. */
 296 #define ACCUMULATE_OUTGOING_ARGS 1
 297
 298 /* Value should be nonzero if functions must have frame pointers.
 299    Zero means the frame pointer need not be set up (and parms
 300    may be accessed via the stack pointer) in functions that seem suitable.
 301    This is computed in `reload', in reload1.c.
 302 */
 303 #define FRAME_POINTER_REQUIRED (bfin_frame_pointer_required ())
 304
 305 /*#define DATA_ALIGNMENT(TYPE, BASIC-ALIGN) for arrays.. */
 306
 307 /* If defined, a C expression to compute the alignment for a local
 308    variable.  TYPE is the data type, and ALIGN is the alignment that
 309    the object would ordinarily have.  The value of this macro is used
 310    instead of that alignment to align the object.
 311
 312    If this macro is not defined, then ALIGN is used.
 313
 314    One use of this macro is to increase alignment of medium-size
 315    data to make it all fit in fewer cache lines.  */
 316
 317 #define LOCAL_ALIGNMENT(TYPE, ALIGN) bfin_local_alignment ((TYPE), (ALIGN))
 318
 319 /* Make strings word-aligned so strcpy from constants will be faster.  */
 320 #define CONSTANT_ALIGNMENT(EXP, ALIGN)  \
 321   (TREE_CODE (EXP) == STRING_CST        \
 322    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
 323
 324 #define TRAMPOLINE_SIZE (TARGET_FDPIC ? 30 : 18)
 325 #define TRAMPOLINE_TEMPLATE(FILE)                                       \
 326   if (TARGET_FDPIC)                                                     \
 327     {                                                                   \
 328       fprintf(FILE, "\t.dd\t0x00000000\n"); /* 0 */                     \
 329       fprintf(FILE, "\t.dd\t0x00000000\n"); /* 0 */                     \
 330       fprintf(FILE, "\t.dd\t0x0000e109\n"); /* p1.l = fn low */         \
 331       fprintf(FILE, "\t.dd\t0x0000e149\n"); /* p1.h = fn high */        \
 332       fprintf(FILE, "\t.dd\t0x0000e10a\n"); /* p2.l = sc low */         \
 333       fprintf(FILE, "\t.dd\t0x0000e14a\n"); /* p2.h = sc high */        \
 334       fprintf(FILE, "\t.dw\t0xac4b\n"); /* p3 = [p1 + 4] */             \
 335       fprintf(FILE, "\t.dw\t0x9149\n"); /* p1 = [p1] */                 \
 336       fprintf(FILE, "\t.dw\t0x0051\n"); /* jump (p1)*/                  \
 337     }                                                                   \
 338   else                                                                  \
 339     {                                                                   \
 340       fprintf(FILE, "\t.dd\t0x0000e109\n"); /* p1.l = fn low */         \
 341       fprintf(FILE, "\t.dd\t0x0000e149\n"); /* p1.h = fn high */        \
 342       fprintf(FILE, "\t.dd\t0x0000e10a\n"); /* p2.l = sc low */         \
 343       fprintf(FILE, "\t.dd\t0x0000e14a\n"); /* p2.h = sc high */        \
 344       fprintf(FILE, "\t.dw\t0x0051\n"); /* jump (p1)*/                  \
 345     }
 346
 347 #define INITIALIZE_TRAMPOLINE(TRAMP, FNADDR, CXT) \
 348   initialize_trampoline (TRAMP, FNADDR, CXT)
 349 \f
 350 /* Definitions for register eliminations.
 351
 352    This is an array of structures.  Each structure initializes one pair
 353    of eliminable registers.  The "from" register number is given first,
 354    followed by "to".  Eliminations of the same "from" register are listed
 355    in order of preference.
 356
 357    There are two registers that can always be eliminated on the i386.
 358    The frame pointer and the arg pointer can be replaced by either the
 359    hard frame pointer or to the stack pointer, depending upon the
 360    circumstances.  The hard frame pointer is not used before reload and
 361    so it is not eligible for elimination.  */
 362
 363 #define ELIMINABLE_REGS                         \
 364 {{ ARG_POINTER_REGNUM, STACK_POINTER_REGNUM},   \
 365  { ARG_POINTER_REGNUM, FRAME_POINTER_REGNUM},   \
 366  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM}} \
 367
 368 /* Given FROM and TO register numbers, say whether this elimination is
 369    allowed.  Frame pointer elimination is automatically handled.
 370
 371    All other eliminations are valid.  */
 372
 373 #define CAN_ELIMINATE(FROM, TO) \
 374   ((TO) == STACK_POINTER_REGNUM ? ! frame_pointer_needed : 1)
 375
 376 /* Define the offset between two registers, one to be eliminated, and the other
 377    its replacement, at the start of a routine.  */
 378
 379 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
 380   ((OFFSET) = bfin_initial_elimination_offset ((FROM), (TO)))
 381 \f
 382 /* This processor has
 383    8 data register for doing arithmetic
 384    8  pointer register for doing addressing, including
 385       1  stack pointer P6
 386       1  frame pointer P7
 387    4 sets of indexing registers (I0-3, B0-3, L0-3, M0-3)
 388    1  condition code flag register CC
 389    5  return address registers RETS/I/X/N/E
 390    1  arithmetic status register (ASTAT).  */
 391
 392 #define FIRST_PSEUDO_REGISTER 50
 393
 394 #define D_REGNO_P(X) ((X) <= REG_R7)
 395 #define P_REGNO_P(X) ((X) >= REG_P0 && (X) <= REG_P7)
 396 #define I_REGNO_P(X) ((X) >= REG_I0 && (X) <= REG_I3)
 397 #define DP_REGNO_P(X) (D_REGNO_P (X) || P_REGNO_P (X))
 398 #define ADDRESS_REGNO_P(X) ((X) >= REG_P0 && (X) <= REG_M3)
 399 #define DREG_P(X) (REG_P (X) && D_REGNO_P (REGNO (X)))
 400 #define PREG_P(X) (REG_P (X) && P_REGNO_P (REGNO (X)))
 401 #define IREG_P(X) (REG_P (X) && I_REGNO_P (REGNO (X)))
 402 #define DPREG_P(X) (REG_P (X) && DP_REGNO_P (REGNO (X)))
 403
 404 #define REGISTER_NAMES { \
 405   "R0", "R1", "R2", "R3", "R4", "R5", "R6", "R7", \
 406   "P0", "P1", "P2", "P3", "P4", "P5", "SP", "FP", \
 407   "I0", "I1", "I2", "I3", "B0", "B1", "B2", "B3", \
 408   "L0", "L1", "L2", "L3", "M0", "M1", "M2", "M3", \
 409   "A0", "A1", \
 410   "CC", \
 411   "RETS", "RETI", "RETX", "RETN", "RETE", "ASTAT", "SEQSTAT", "USP", \
 412   "ARGP", \
 413   "LT0", "LT1", "LC0", "LC1", "LB0", "LB1" \
 414 }
 415
 416 #define SHORT_REGISTER_NAMES { \
 417         "R0.L", "R1.L", "R2.L", "R3.L", "R4.L", "R5.L", "R6.L", "R7.L", \
 418         "P0.L", "P1.L", "P2.L", "P3.L", "P4.L", "P5.L", "SP.L", "FP.L", \
 419         "I0.L", "I1.L", "I2.L", "I3.L", "B0.L", "B1.L", "B2.L", "B3.L", \
 420         "L0.L", "L1.L", "L2.L", "L3.L", "M0.L", "M1.L", "M2.L", "M3.L", }
 421
 422 #define HIGH_REGISTER_NAMES { \
 423         "R0.H", "R1.H", "R2.H", "R3.H", "R4.H", "R5.H", "R6.H", "R7.H", \
 424         "P0.H", "P1.H", "P2.H", "P3.H", "P4.H", "P5.H", "SP.H", "FP.H", \
 425         "I0.H", "I1.H", "I2.H", "I3.H", "B0.H", "B1.H", "B2.H", "B3.H", \
 426         "L0.H", "L1.H", "L2.H", "L3.H", "M0.H", "M1.H", "M2.H", "M3.H", }
 427
 428 #define DREGS_PAIR_NAMES { \
 429   "R1:0.p", 0, "R3:2.p", 0, "R5:4.p", 0, "R7:6.p", 0,  }
 430
 431 #define BYTE_REGISTER_NAMES { \
 432   "R0.B", "R1.B", "R2.B", "R3.B", "R4.B", "R5.B", "R6.B", "R7.B",  }
 433
 434
 435 /* 1 for registers that have pervasive standard uses
 436    and are not available for the register allocator.  */
 437
 438 #define FIXED_REGISTERS \
 439 /*r0 r1 r2 r3 r4 r5 r6 r7   p0 p1 p2 p3 p4 p5 p6 p7 */ \
 440 { 0, 0, 0, 0, 0, 0, 0, 0,   0, 0, 0, 0, 0, 0, 1, 0,    \
 441 /*i0 i1 i2 i3 b0 b1 b2 b3   l0 l1 l2 l3 m0 m1 m2 m3 */ \
 442   0, 0, 0, 0, 0, 0, 0, 0,   1, 1, 1, 1, 0, 0, 0, 0,    \
 443 /*a0 a1 cc rets/i/x/n/e     astat seqstat usp argp lt0/1 lc0/1 */ \
 444   0, 0, 0, 1, 1, 1, 1, 1,   1, 1, 1, 1, 1, 1, 1, 1,    \
 445 /*lb0/1 */ \
 446   1, 1  \
 447 }
 448
 449 /* 1 for registers not available across function calls.
 450    These must include the FIXED_REGISTERS and also any
 451    registers that can be used without being saved.
 452    The latter must include the registers where values are returned
 453    and the register where structure-value addresses are passed.
 454    Aside from that, you can include as many other registers as you like.  */
 455
 456 #define CALL_USED_REGISTERS \
 457 /*r0 r1 r2 r3 r4 r5 r6 r7   p0 p1 p2 p3 p4 p5 p6 p7 */ \
 458 { 1, 1, 1, 1, 0, 0, 0, 0,   1, 1, 1, 0, 0, 0, 1, 0, \
 459 /*i0 i1 i2 i3 b0 b1 b2 b3   l0 l1 l2 l3 m0 m1 m2 m3 */ \
 460   1, 1, 1, 1, 1, 1, 1, 1,   1, 1, 1, 1, 1, 1, 1, 1,   \
 461 /*a0 a1 cc rets/i/x/n/e     astat seqstat usp argp lt0/1 lc0/1 */ \
 462   1, 1, 1, 1, 1, 1, 1, 1,   1, 1, 1, 1, 1, 1, 1, 1, \
 463 /*lb0/1 */ \
 464   1, 1  \
 465 }
 466
 467 /* Order in which to allocate registers.  Each register must be
 468    listed once, even those in FIXED_REGISTERS.  List frame pointer
 469    late and fixed registers last.  Note that, in general, we prefer
 470    registers listed in CALL_USED_REGISTERS, keeping the others
 471    available for storage of persistent values. */
 472
 473 #define REG_ALLOC_ORDER \
 474 { REG_R0, REG_R1, REG_R2, REG_R3, REG_R7, REG_R6, REG_R5, REG_R4, \
 475   REG_P2, REG_P1, REG_P0, REG_P5, REG_P4, REG_P3, REG_P6, REG_P7, \
 476   REG_A0, REG_A1, \
 477   REG_I0, REG_I1, REG_I2, REG_I3, REG_B0, REG_B1, REG_B2, REG_B3, \
 478   REG_L0, REG_L1, REG_L2, REG_L3, REG_M0, REG_M1, REG_M2, REG_M3, \
 479   REG_RETS, REG_RETI, REG_RETX, REG_RETN, REG_RETE,               \
 480   REG_ASTAT, REG_SEQSTAT, REG_USP,                                \
 481   REG_CC, REG_ARGP,                                               \
 482   REG_LT0, REG_LT1, REG_LC0, REG_LC1, REG_LB0, REG_LB1            \
 483 }
 484
 485 /* Macro to conditionally modify fixed_regs/call_used_regs.  */
 486 #define CONDITIONAL_REGISTER_USAGE                      \
 487   {                                                     \
 488     conditional_register_usage();                       \
 489     if (TARGET_FDPIC)                                   \
 490       call_used_regs[FDPIC_REGNO] = 1;                  \
 491     if (!TARGET_FDPIC && flag_pic)                      \
 492       {                                                 \
 493         fixed_regs[PIC_OFFSET_TABLE_REGNUM] = 1;        \
 494         call_used_regs[PIC_OFFSET_TABLE_REGNUM] = 1;    \
 495       }                                                 \
 496   }
 497
 498 /* Define the classes of registers for register constraints in the
 499    machine description.  Also define ranges of constants.
 500
 501    One of the classes must always be named ALL_REGS and include all hard regs.
 502    If there is more than one class, another class must be named NO_REGS
 503    and contain no registers.
 504
 505    The name GENERAL_REGS must be the name of a class (or an alias for
 506    another name such as ALL_REGS).  This is the class of registers
 507    that is allowed by "g" or "r" in a register constraint.
 508    Also, registers outside this class are allocated only when
 509    instructions express preferences for them.
 510
 511    The classes must be numbered in nondecreasing order; that is,
 512    a larger-numbered class must never be contained completely
 513    in a smaller-numbered class.
 514
 515    For any two classes, it is very desirable that there be another
 516    class that represents their union. */
 517
 518
 519 enum reg_class
 520 {
 521   NO_REGS,
 522   IREGS,
 523   BREGS,
 524   LREGS,
 525   MREGS,
 526   CIRCREGS, /* Circular buffering registers, Ix, Bx, Lx together form.  See Automatic Circular Buffering.  */
 527   DAGREGS,
 528   EVEN_AREGS,
 529   ODD_AREGS,
 530   AREGS,
 531   CCREGS,
 532   EVEN_DREGS,
 533   ODD_DREGS,
 534   D0REGS,
 535   D1REGS,
 536   D2REGS,
 537   D3REGS,
 538   D4REGS,
 539   D5REGS,
 540   D6REGS,
 541   D7REGS,
 542   DREGS,
 543   P0REGS,
 544   FDPIC_REGS,
 545   FDPIC_FPTR_REGS,
 546   PREGS_CLOBBERED,
 547   PREGS,
 548   IPREGS,
 549   DPREGS,
 550   MOST_REGS,
 551   LT_REGS,
 552   LC_REGS,
 553   LB_REGS,
 554   PROLOGUE_REGS,
 555   NON_A_CC_REGS,
 556   ALL_REGS, LIM_REG_CLASSES
 557 };
 558
 559 #define N_REG_CLASSES ((int)LIM_REG_CLASSES)
 560
 561 #define GENERAL_REGS DPREGS
 562
 563 /* Give names of register classes as strings for dump file.   */
 564
 565 #define REG_CLASS_NAMES \
 566 {  "NO_REGS",           \
 567    "IREGS",             \
 568    "BREGS",             \
 569    "LREGS",             \
 570    "MREGS",             \
 571    "CIRCREGS",          \
 572    "DAGREGS",           \
 573    "EVEN_AREGS",        \
 574    "ODD_AREGS",         \
 575    "AREGS",             \
 576    "CCREGS",            \
 577    "EVEN_DREGS",        \
 578    "ODD_DREGS",         \
 579    "D0REGS",            \
 580    "D1REGS",            \
 581    "D2REGS",            \
 582    "D3REGS",            \
 583    "D4REGS",            \
 584    "D5REGS",            \
 585    "D6REGS",            \
 586    "D7REGS",            \
 587    "DREGS",             \
 588    "P0REGS",            \
 589    "FDPIC_REGS",        \
 590    "FDPIC_FPTR_REGS",   \
 591    "PREGS_CLOBBERED",   \
 592    "PREGS",             \
 593    "IPREGS",            \
 594    "DPREGS",            \
 595    "MOST_REGS",         \
 596    "LT_REGS",           \
 597    "LC_REGS",           \
 598    "LB_REGS",           \
 599    "PROLOGUE_REGS",     \
 600    "NON_A_CC_REGS",     \
 601    "ALL_REGS" }
 602
 603 /* An initializer containing the contents of the register classes, as integers
 604    which are bit masks.  The Nth integer specifies the contents of class N.
 605    The way the integer MASK is interpreted is that register R is in the class
 606    if `MASK & (1 << R)' is 1.
 607
 608    When the machine has more than 32 registers, an integer does not suffice.
 609    Then the integers are replaced by sub-initializers, braced groupings
 610    containing several integers.  Each sub-initializer must be suitable as an
 611    initializer for the type `HARD_REG_SET' which is defined in
 612    `hard-reg-set.h'.  */
 613
 614 /* NOTE: DSP registers, IREGS - AREGS, are not GENERAL_REGS.  We use
 615    MOST_REGS as the union of DPREGS and DAGREGS.  */
 616
 617 #define REG_CLASS_CONTENTS \
 618     /* 31 - 0       63-32   */ \
 619 {   { 0x00000000,    0 },               /* NO_REGS */   \
 620     { 0x000f0000,    0 },               /* IREGS */     \
 621     { 0x00f00000,    0 },               /* BREGS */             \
 622     { 0x0f000000,    0 },               /* LREGS */     \
 623     { 0xf0000000,    0 },               /* MREGS */   \
 624     { 0x0fff0000,    0 },               /* CIRCREGS */   \
 625     { 0xffff0000,    0 },               /* DAGREGS */   \
 626     { 0x00000000,    0x1 },             /* EVEN_AREGS */   \
 627     { 0x00000000,    0x2 },             /* ODD_AREGS */   \
 628     { 0x00000000,    0x3 },             /* AREGS */   \
 629     { 0x00000000,    0x4 },             /* CCREGS */  \
 630     { 0x00000055,    0 },               /* EVEN_DREGS */   \
 631     { 0x000000aa,    0 },               /* ODD_DREGS */   \
 632     { 0x00000001,    0 },               /* D0REGS */   \
 633     { 0x00000002,    0 },               /* D1REGS */   \
 634     { 0x00000004,    0 },               /* D2REGS */   \
 635     { 0x00000008,    0 },               /* D3REGS */   \
 636     { 0x00000010,    0 },               /* D4REGS */   \
 637     { 0x00000020,    0 },               /* D5REGS */   \
 638     { 0x00000040,    0 },               /* D6REGS */   \
 639     { 0x00000080,    0 },               /* D7REGS */   \
 640     { 0x000000ff,    0 },               /* DREGS */   \
 641     { 0x00000100,    0x000 },           /* P0REGS */   \
 642     { 0x00000800,    0x000 },           /* FDPIC_REGS */   \
 643     { 0x00000200,    0x000 },           /* FDPIC_FPTR_REGS */   \
 644     { 0x00004700,    0x800 },           /* PREGS_CLOBBERED */   \
 645     { 0x0000ff00,    0x800 },           /* PREGS */   \
 646     { 0x000fff00,    0x800 },           /* IPREGS */    \
 647     { 0x0000ffff,    0x800 },           /* DPREGS */   \
 648     { 0xffffffff,    0x800 },           /* MOST_REGS */\
 649     { 0x00000000,    0x3000 },          /* LT_REGS */\
 650     { 0x00000000,    0xc000 },          /* LC_REGS */\
 651     { 0x00000000,    0x30000 },         /* LB_REGS */\
 652     { 0x00000000,    0x3f7f8 },         /* PROLOGUE_REGS */\
 653     { 0xffffffff,    0x3fff8 },         /* NON_A_CC_REGS */\
 654     { 0xffffffff,    0x3ffff }}         /* ALL_REGS */
 655
 656 #define IREG_POSSIBLE_P(OUTER)                               \
 657   ((OUTER) == POST_INC || (OUTER) == PRE_INC                 \
 658    || (OUTER) == POST_DEC || (OUTER) == PRE_DEC              \
 659    || (OUTER) == MEM || (OUTER) == ADDRESS)
 660
 661 #define MODE_CODE_BASE_REG_CLASS(MODE, OUTER, INDEX)                    \
 662   ((MODE) == HImode && IREG_POSSIBLE_P (OUTER) ? IPREGS : PREGS)
 663
 664 #define INDEX_REG_CLASS         PREGS
 665
 666 #define REGNO_OK_FOR_BASE_STRICT_P(X, MODE, OUTER, INDEX)       \
 667   (P_REGNO_P (X) || (X) == REG_ARGP                             \
 668    || (IREG_POSSIBLE_P (OUTER) && (MODE) == HImode              \
 669        && I_REGNO_P (X)))
 670
 671 #define REGNO_OK_FOR_BASE_NONSTRICT_P(X, MODE, OUTER, INDEX)    \
 672   ((X) >= FIRST_PSEUDO_REGISTER                                 \
 673    || REGNO_OK_FOR_BASE_STRICT_P (X, MODE, OUTER, INDEX))
 674
 675 #ifdef REG_OK_STRICT
 676 #define REGNO_MODE_CODE_OK_FOR_BASE_P(X, MODE, OUTER, INDEX) \
 677   REGNO_OK_FOR_BASE_STRICT_P (X, MODE, OUTER, INDEX)
 678 #else
 679 #define REGNO_MODE_CODE_OK_FOR_BASE_P(X, MODE, OUTER, INDEX) \
 680   REGNO_OK_FOR_BASE_NONSTRICT_P (X, MODE, OUTER, INDEX)
 681 #endif
 682
 683 #define REGNO_OK_FOR_INDEX_P(X)   0
 684
 685 /* The same information, inverted:
 686    Return the class number of the smallest class containing
 687    reg number REGNO.  This could be a conditional expression
 688    or could index an array.  */
 689
 690 #define REGNO_REG_CLASS(REGNO) \
 691 ((REGNO) == REG_R0 ? D0REGS                             \
 692  : (REGNO) == REG_R1 ? D1REGS                           \
 693  : (REGNO) == REG_R2 ? D2REGS                           \
 694  : (REGNO) == REG_R3 ? D3REGS                           \
 695  : (REGNO) == REG_R4 ? D4REGS                           \
 696  : (REGNO) == REG_R5 ? D5REGS                           \
 697  : (REGNO) == REG_R6 ? D6REGS                           \
 698  : (REGNO) == REG_R7 ? D7REGS                           \
 699  : (REGNO) == REG_P0 ? P0REGS                           \
 700  : (REGNO) < REG_I0 ? PREGS                             \
 701  : (REGNO) == REG_ARGP ? PREGS                          \
 702  : (REGNO) >= REG_I0 && (REGNO) <= REG_I3 ? IREGS       \
 703  : (REGNO) >= REG_L0 && (REGNO) <= REG_L3 ? LREGS       \
 704  : (REGNO) >= REG_B0 && (REGNO) <= REG_B3 ? BREGS       \
 705  : (REGNO) >= REG_M0 && (REGNO) <= REG_M3 ? MREGS       \
 706  : (REGNO) == REG_A0 || (REGNO) == REG_A1 ? AREGS       \
 707  : (REGNO) == REG_LT0 || (REGNO) == REG_LT1 ? LT_REGS   \
 708  : (REGNO) == REG_LC0 || (REGNO) == REG_LC1 ? LC_REGS   \
 709  : (REGNO) == REG_LB0 || (REGNO) == REG_LB1 ? LB_REGS   \
 710  : (REGNO) == REG_CC ? CCREGS                           \
 711  : (REGNO) >= REG_RETS ? PROLOGUE_REGS                  \
 712  : NO_REGS)
 713
 714 /* The following macro defines cover classes for Integrated Register
 715    Allocator.  Cover classes is a set of non-intersected register
 716    classes covering all hard registers used for register allocation
 717    purpose.  Any move between two registers of a cover class should be
 718    cheaper than load or store of the registers.  The macro value is
 719    array of register classes with LIM_REG_CLASSES used as the end
 720    marker.  */
 721
 722 #define IRA_COVER_CLASSES                               \
 723 {                                                       \
 724     MOST_REGS, AREGS, CCREGS, LIM_REG_CLASSES           \
 725 }
 726
 727 /* When defined, the compiler allows registers explicitly used in the
 728    rtl to be used as spill registers but prevents the compiler from
 729    extending the lifetime of these registers. */
 730 #define SMALL_REGISTER_CLASSES 1
 731
 732 #define CLASS_LIKELY_SPILLED_P(CLASS) \
 733     ((CLASS) == PREGS_CLOBBERED \
 734      || (CLASS) == PROLOGUE_REGS \
 735      || (CLASS) == P0REGS \
 736      || (CLASS) == D0REGS \
 737      || (CLASS) == D1REGS \
 738      || (CLASS) == D2REGS \
 739      || (CLASS) == CCREGS)
 740
 741 /* Do not allow to store a value in REG_CC for any mode */
 742 /* Do not allow to store value in pregs if mode is not SI*/
 743 #define HARD_REGNO_MODE_OK(REGNO, MODE) hard_regno_mode_ok((REGNO), (MODE))
 744
 745 /* Return the maximum number of consecutive registers
 746    needed to represent mode MODE in a register of class CLASS.  */
 747 #define CLASS_MAX_NREGS(CLASS, MODE)                                    \
 748   ((MODE) == V2PDImode && (CLASS) == AREGS ? 2                          \
 749    : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD))
 750
 751 #define HARD_REGNO_NREGS(REGNO, MODE) \
 752   ((MODE) == PDImode && ((REGNO) == REG_A0 || (REGNO) == REG_A1) ? 1    \
 753    : (MODE) == V2PDImode && ((REGNO) == REG_A0 || (REGNO) == REG_A1) ? 2 \
 754    : CLASS_MAX_NREGS (GENERAL_REGS, MODE))
 755
 756 /* A C expression that is nonzero if hard register TO can be
 757    considered for use as a rename register for FROM register */
 758 #define HARD_REGNO_RENAME_OK(FROM, TO) bfin_hard_regno_rename_ok (FROM, TO)
 759
 760 /* A C expression that is nonzero if it is desirable to choose
 761    register allocation so as to avoid move instructions between a
 762    value of mode MODE1 and a value of mode MODE2.
 763
 764    If `HARD_REGNO_MODE_OK (R, MODE1)' and `HARD_REGNO_MODE_OK (R,
 765    MODE2)' are ever different for any R, then `MODES_TIEABLE_P (MODE1,
 766    MODE2)' must be zero. */
 767 #define MODES_TIEABLE_P(MODE1, MODE2)                   \
 768  ((MODE1) == (MODE2)                                    \
 769   || ((GET_MODE_CLASS (MODE1) == MODE_INT               \
 770        || GET_MODE_CLASS (MODE1) == MODE_FLOAT)         \
 771       && (GET_MODE_CLASS (MODE2) == MODE_INT            \
 772           || GET_MODE_CLASS (MODE2) == MODE_FLOAT)      \
 773       && (MODE1) != BImode && (MODE2) != BImode         \
 774       && GET_MODE_SIZE (MODE1) <= UNITS_PER_WORD        \
 775       && GET_MODE_SIZE (MODE2) <= UNITS_PER_WORD))
 776
 777 /* `PREFERRED_RELOAD_CLASS (X, CLASS)'
 778    A C expression that places additional restrictions on the register
 779    class to use when it is necessary to copy value X into a register
 780    in class CLASS.  The value is a register class; perhaps CLASS, or
 781    perhaps another, smaller class.  */
 782 #define PREFERRED_RELOAD_CLASS(X, CLASS)                \
 783   (GET_CODE (X) == POST_INC                             \
 784    || GET_CODE (X) == POST_DEC                          \
 785    || GET_CODE (X) == PRE_DEC ? PREGS : (CLASS))
 786
 787 /* Function Calling Conventions. */
 788
 789 /* The type of the current function; normal functions are of type
 790    SUBROUTINE.  */
 791 typedef enum {
 792   SUBROUTINE, INTERRUPT_HANDLER, EXCPT_HANDLER, NMI_HANDLER
 793 } e_funkind;
 794
 795 #define FUNCTION_ARG_REGISTERS { REG_R0, REG_R1, REG_R2, -1 }
 796
 797 /* Flags for the call/call_value rtl operations set up by function_arg */
 798 #define CALL_NORMAL             0x00000000      /* no special processing */
 799 #define CALL_LONG               0x00000001      /* always call indirect */
 800 #define CALL_SHORT              0x00000002      /* always call by symbol */
 801
 802 typedef struct {
 803   int words;                    /* # words passed so far */
 804   int nregs;                    /* # registers available for passing */
 805   int *arg_regs;                /* array of register -1 terminated */
 806   int call_cookie;              /* Do special things for this call */
 807 } CUMULATIVE_ARGS;
 808
 809 /* Define where to put the arguments to a function.
 810    Value is zero to push the argument on the stack,
 811    or a hard register in which to store the argument.
 812
 813    MODE is the argument's machine mode.
 814    TYPE is the data type of the argument (as a tree).
 815     This is null for libcalls where that information may
 816     not be available.
 817    CUM is a variable of type CUMULATIVE_ARGS which gives info about
 818     the preceding args and about the function being called.
 819    NAMED is nonzero if this argument is a named parameter
 820     (otherwise it is an extra parameter matching an ellipsis).  */
 821
 822 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
 823   (function_arg (&CUM, MODE, TYPE, NAMED))
 824
 825 #define FUNCTION_ARG_REGNO_P(REGNO) function_arg_regno_p (REGNO)
 826
 827
 828 /* Initialize a variable CUM of type CUMULATIVE_ARGS
 829    for a call to a function whose data type is FNTYPE.
 830    For a library call, FNTYPE is 0.  */
 831 #define INIT_CUMULATIVE_ARGS(CUM,FNTYPE,LIBNAME,INDIRECT, N_NAMED_ARGS) \
 832   (init_cumulative_args (&CUM, FNTYPE, LIBNAME))
 833
 834 /* Update the data in CUM to advance over an argument
 835    of mode MODE and data type TYPE.
 836    (TYPE is null for libcalls where that information may not be available.)  */
 837 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED)    \
 838   (function_arg_advance (&CUM, MODE, TYPE, NAMED))
 839
 840 #define RETURN_POPS_ARGS(FDECL, FUNTYPE, STKSIZE) 0
 841
 842 /* Define how to find the value returned by a function.
 843    VALTYPE is the data type of the value (as a tree).
 844    If the precise function being called is known, FUNC is its FUNCTION_DECL;
 845    otherwise, FUNC is 0.
 846 */
 847
 848 #define VALUE_REGNO(MODE) (REG_R0)
 849
 850 #define FUNCTION_VALUE(VALTYPE, FUNC)           \
 851   gen_rtx_REG (TYPE_MODE (VALTYPE),             \
 852                VALUE_REGNO(TYPE_MODE(VALTYPE)))
 853
 854 /* Define how to find the value returned by a library function
 855    assuming the value has mode MODE.  */
 856
 857 #define LIBCALL_VALUE(MODE)  gen_rtx_REG (MODE, VALUE_REGNO(MODE))
 858
 859 #define FUNCTION_VALUE_REGNO_P(N) ((N) == REG_R0)
 860
 861 #define DEFAULT_PCC_STRUCT_RETURN 0
 862
 863 /* Before the prologue, the return address is in the RETS register.  */
 864 #define INCOMING_RETURN_ADDR_RTX gen_rtx_REG (Pmode, REG_RETS)
 865
 866 #define RETURN_ADDR_RTX(COUNT, FRAME) bfin_return_addr_rtx (COUNT)
 867
 868 #define DWARF_FRAME_RETURN_COLUMN DWARF_FRAME_REGNUM (REG_RETS)
 869
 870 /* Call instructions don't modify the stack pointer on the Blackfin.  */
 871 #define INCOMING_FRAME_SP_OFFSET 0
 872
 873 /* Describe how we implement __builtin_eh_return.  */
 874 #define EH_RETURN_DATA_REGNO(N) ((N) < 2 ? (N) : INVALID_REGNUM)
 875 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, REG_P2)
 876 #define EH_RETURN_HANDLER_RTX \
 877     gen_frame_mem (Pmode, plus_constant (frame_pointer_rtx, UNITS_PER_WORD))
 878
 879 /* Addressing Modes */
 880
 881 /* Recognize any constant value that is a valid address.  */
 882 #define CONSTANT_ADDRESS_P(X)   (CONSTANT_P (X))
 883
 884 /* Nonzero if the constant value X is a legitimate general operand.
 885    symbol_ref are not legitimate and will be put into constant pool.
 886    See force_const_mem().
 887    If -mno-pool, all constants are legitimate.
 888  */
 889 #define LEGITIMATE_CONSTANT_P(X) bfin_legitimate_constant_p (X)
 890
 891 /*   A number, the maximum number of registers that can appear in a
 892      valid memory address.  Note that it is up to you to specify a
 893      value equal to the maximum number that `GO_IF_LEGITIMATE_ADDRESS'
 894      would ever accept. */
 895 #define MAX_REGS_PER_ADDRESS 1
 896
 897 /* GO_IF_LEGITIMATE_ADDRESS recognizes an RTL expression
 898    that is a valid memory address for an instruction.
 899    The MODE argument is the machine mode for the MEM expression
 900    that wants to use this address.
 901
 902    Blackfin addressing modes are as follows:
 903
 904       [preg]
 905       [preg + imm16]
 906
 907       B [ Preg + uimm15 ]
 908       W [ Preg + uimm16m2 ]
 909       [ Preg + uimm17m4 ]
 910
 911       [preg++]
 912       [preg--]
 913       [--sp]
 914 */
 915
 916 #define LEGITIMATE_MODE_FOR_AUTOINC_P(MODE) \
 917       (GET_MODE_SIZE (MODE) <= 4 || (MODE) == PDImode)
 918
 919 #ifdef REG_OK_STRICT
 920 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, WIN)          \
 921   do {                                                  \
 922     if (bfin_legitimate_address_p (MODE, X, 1))         \
 923       goto WIN;                                         \
 924   } while (0);
 925 #else
 926 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, WIN)          \
 927   do {                                                  \
 928     if (bfin_legitimate_address_p (MODE, X, 0))         \
 929       goto WIN;                                         \
 930   } while (0);
 931 #endif
 932
 933 /* Try machine-dependent ways of modifying an illegitimate address
 934    to be legitimate.  If we find one, return the new, valid address.
 935    This macro is used in only one place: `memory_address' in explow.c.
 936
 937    OLDX is the address as it was before break_out_memory_refs was called.
 938    In some cases it is useful to look at this to decide what needs to be done.
 939
 940    MODE and WIN are passed so that this macro can use
 941    GO_IF_LEGITIMATE_ADDRESS.
 942
 943    It is always safe for this macro to do nothing.  It exists to recognize
 944    opportunities to optimize the output.
 945  */
 946 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)    \
 947 do {                                           \
 948    rtx _q = legitimize_address(X, OLDX, MODE); \
 949    if (_q) { X = _q; goto WIN; }               \
 950 } while (0)
 951
 952 #define HAVE_POST_INCREMENT 1
 953 #define HAVE_POST_DECREMENT 1
 954 #define HAVE_PRE_DECREMENT  1
 955
 956 /* `LEGITIMATE_PIC_OPERAND_P (X)'
 957      A C expression that is nonzero if X is a legitimate immediate
 958      operand on the target machine when generating position independent
 959      code.  You can assume that X satisfies `CONSTANT_P', so you need
 960      not check this.  You can also assume FLAG_PIC is true, so you need
 961      not check it either.  You need not define this macro if all
 962      constants (including `SYMBOL_REF') can be immediate operands when
 963      generating position independent code. */
 964 #define LEGITIMATE_PIC_OPERAND_P(X) ! SYMBOLIC_CONST (X)
 965
 966 #define SYMBOLIC_CONST(X)       \
 967 (GET_CODE (X) == SYMBOL_REF                                             \
 968  || GET_CODE (X) == LABEL_REF                                           \
 969  || (GET_CODE (X) == CONST && symbolic_reference_mentioned_p (X)))
 970
 971 /*
 972      A C statement or compound statement with a conditional `goto
 973      LABEL;' executed if memory address X (an RTX) can have different
 974      meanings depending on the machine mode of the memory reference it
 975      is used for or if the address is valid for some modes but not
 976      others.
 977
 978      Autoincrement and autodecrement addresses typically have
 979      mode-dependent effects because the amount of the increment or
 980      decrement is the size of the operand being addressed.  Some
 981      machines have other mode-dependent addresses.  Many RISC machines
 982      have no mode-dependent addresses.
 983
 984      You may assume that ADDR is a valid address for the machine.
 985 */
 986 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL)
 987
 988 #define NOTICE_UPDATE_CC(EXPR, INSN) 0
 989
 990 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
 991    is done just by pretending it is already truncated.  */
 992 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
 993
 994 /* Max number of bytes we can move from memory to memory
 995    in one reasonably fast instruction.  */
 996 #define MOVE_MAX UNITS_PER_WORD
 997
 998 /* If a memory-to-memory move would take MOVE_RATIO or more simple
 999    move-instruction pairs, we will do a movmem or libcall instead.  */
1000
1001 #define MOVE_RATIO 5
1002
1003 /* STORAGE LAYOUT: target machine storage layout
1004    Define this macro as a C expression which is nonzero if accessing
1005    less than a word of memory (i.e. a `char' or a `short') is no
1006    faster than accessing a word of memory, i.e., if such access
1007    require more than one instruction or if there is no difference in
1008    cost between byte and (aligned) word loads.
1009
1010    When this macro is not defined, the compiler will access a field by
1011    finding the smallest containing object; when it is defined, a
1012    fullword load will be used if alignment permits.  Unless bytes
1013    accesses are faster than word accesses, using word accesses is
1014    preferable since it may eliminate subsequent memory access if
1015    subsequent accesses occur to other fields in the same word of the
1016    structure, but to different bytes.  */
1017 #define SLOW_BYTE_ACCESS  0
1018 #define SLOW_SHORT_ACCESS 0
1019
1020 /* Define this if most significant bit is lowest numbered
1021    in instructions that operate on numbered bit-fields. */
1022 #define BITS_BIG_ENDIAN  0
1023
1024 /* Define this if most significant byte of a word is the lowest numbered.
1025    We can't access bytes but if we could we would in the Big Endian order. */
1026 #define BYTES_BIG_ENDIAN 0
1027
1028 /* Define this if most significant word of a multiword number is numbered. */
1029 #define WORDS_BIG_ENDIAN 0
1030
1031 /* number of bits in an addressable storage unit */
1032 #define BITS_PER_UNIT 8
1033
1034 /* Width in bits of a "word", which is the contents of a machine register.
1035    Note that this is not necessarily the width of data type `int';
1036    if using 16-bit ints on a 68000, this would still be 32.
1037    But on a machine with 16-bit registers, this would be 16.  */
1038 #define BITS_PER_WORD 32
1039
1040 /* Width of a word, in units (bytes).  */
1041 #define UNITS_PER_WORD 4
1042
1043 /* Width in bits of a pointer.
1044    See also the macro `Pmode1' defined below.  */
1045 #define POINTER_SIZE 32
1046
1047 /* Allocation boundary (in *bits*) for storing pointers in memory.  */
1048 #define POINTER_BOUNDARY 32
1049
1050 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
1051 #define PARM_BOUNDARY 32
1052
1053 /* Boundary (in *bits*) on which stack pointer should be aligned.  */
1054 #define STACK_BOUNDARY 32
1055
1056 /* Allocation boundary (in *bits*) for the code of a function.  */
1057 #define FUNCTION_BOUNDARY 32
1058
1059 /* Alignment of field after `int : 0' in a structure.  */
1060 #define EMPTY_FIELD_BOUNDARY BITS_PER_WORD
1061
1062 /* No data type wants to be aligned rounder than this.  */
1063 #define BIGGEST_ALIGNMENT 32
1064
1065 /* Define this if move instructions will actually fail to work
1066    when given unaligned data.  */
1067 #define STRICT_ALIGNMENT 1
1068
1069 /* (shell-command "rm c-decl.o stor-layout.o")
1070  *  never define PCC_BITFIELD_TYPE_MATTERS
1071  *  really cause some alignment problem
1072  */
1073
1074 #define UNITS_PER_FLOAT  ((FLOAT_TYPE_SIZE  + BITS_PER_UNIT - 1) / \
1075                            BITS_PER_UNIT)
1076
1077 #define UNITS_PER_DOUBLE ((DOUBLE_TYPE_SIZE + BITS_PER_UNIT - 1) / \
1078                            BITS_PER_UNIT)
1079
1080
1081 /* what is the 'type' of size_t */
1082 #define SIZE_TYPE "long unsigned int"
1083
1084 /* Define this as 1 if `char' should by default be signed; else as 0.  */
1085 #define DEFAULT_SIGNED_CHAR 1
1086 #define FLOAT_TYPE_SIZE BITS_PER_WORD
1087 #define SHORT_TYPE_SIZE 16
1088 #define CHAR_TYPE_SIZE  8
1089 #define INT_TYPE_SIZE   32
1090 #define LONG_TYPE_SIZE  32
1091 #define LONG_LONG_TYPE_SIZE 64
1092
1093 /* Note: Fix this to depend on target switch. -- lev */
1094
1095 /* Note: Try to implement double and force long double. -- tonyko
1096  * #define __DOUBLES_ARE_FLOATS__
1097  * #define DOUBLE_TYPE_SIZE FLOAT_TYPE_SIZE
1098  * #define LONG_DOUBLE_TYPE_SIZE DOUBLE_TYPE_SIZE
1099  * #define DOUBLES_ARE_FLOATS 1
1100  */
1101
1102 #define DOUBLE_TYPE_SIZE        64
1103 #define LONG_DOUBLE_TYPE_SIZE   64
1104
1105 /* `PROMOTE_MODE (M, UNSIGNEDP, TYPE)'
1106      A macro to update M and UNSIGNEDP when an object whose type is
1107      TYPE and which has the specified mode and signedness is to be
1108      stored in a register.  This macro is only called when TYPE is a
1109      scalar type.
1110
1111      On most RISC machines, which only have operations that operate on
1112      a full register, define this macro to set M to `word_mode' if M is
1113      an integer mode narrower than `BITS_PER_WORD'.  In most cases,
1114      only integer modes should be widened because wider-precision
1115      floating-point operations are usually more expensive than their
1116      narrower counterparts.
1117
1118      For most machines, the macro definition does not change UNSIGNEDP.
1119      However, some machines, have instructions that preferentially
1120      handle either signed or unsigned quantities of certain modes.  For
1121      example, on the DEC Alpha, 32-bit loads from memory and 32-bit add
1122      instructions sign-extend the result to 64 bits.  On such machines,
1123      set UNSIGNEDP according to which kind of extension is more
1124      efficient.
1125
1126      Do not define this macro if it would never modify M.*/
1127
1128 #define BFIN_PROMOTE_MODE_P(MODE) \
1129     (!TARGET_DSP && GET_MODE_CLASS (MODE) == MODE_INT   \
1130       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD)
1131
1132 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)     \
1133   if (BFIN_PROMOTE_MODE_P(MODE))                \
1134     {                                           \
1135       if (MODE == QImode)                       \
1136         UNSIGNEDP = 1;                          \
1137       else if (MODE == HImode)                  \
1138         UNSIGNEDP = 0;                          \
1139       (MODE) = SImode;                          \
1140     }
1141
1142 /* Describing Relative Costs of Operations */
1143
1144 /* Do not put function addr into constant pool */
1145 #define NO_FUNCTION_CSE 1
1146
1147 /* A C expression for the cost of moving data from a register in class FROM to
1148    one in class TO.  The classes are expressed using the enumeration values
1149    such as `GENERAL_REGS'.  A value of 2 is the default; other values are
1150    interpreted relative to that.
1151
1152    It is not required that the cost always equal 2 when FROM is the same as TO;
1153    on some machines it is expensive to move between registers if they are not
1154    general registers.  */
1155
1156 #define REGISTER_MOVE_COST(MODE, CLASS1, CLASS2) \
1157    bfin_register_move_cost ((MODE), (CLASS1), (CLASS2))
1158
1159 /* A C expression for the cost of moving data of mode M between a
1160    register and memory.  A value of 2 is the default; this cost is
1161    relative to those in `REGISTER_MOVE_COST'.
1162
1163    If moving between registers and memory is more expensive than
1164    between two registers, you should define this macro to express the
1165    relative cost.  */
1166
1167 #define MEMORY_MOVE_COST(MODE, CLASS, IN)       \
1168   bfin_memory_move_cost ((MODE), (CLASS), (IN))
1169
1170 /* Specify the machine mode that this machine uses
1171    for the index in the tablejump instruction.  */
1172 #define CASE_VECTOR_MODE SImode
1173
1174 #define JUMP_TABLES_IN_TEXT_SECTION flag_pic
1175
1176 /* Define if operations between registers always perform the operation
1177    on the full register even if a narrower mode is specified.
1178 #define WORD_REGISTER_OPERATIONS
1179 */
1180
1181 /* Evaluates to true if A and B are mac flags that can be used
1182    together in a single multiply insn.  That is the case if they are
1183    both the same flag not involving M, or if one is a combination of
1184    the other with M.  */
1185 #define MACFLAGS_MATCH_P(A, B) \
1186  ((A) == (B) \
1187   || ((A) == MACFLAG_NONE && (B) == MACFLAG_M) \
1188   || ((A) == MACFLAG_M && (B) == MACFLAG_NONE) \
1189   || ((A) == MACFLAG_IS && (B) == MACFLAG_IS_M) \
1190   || ((A) == MACFLAG_IS_M && (B) == MACFLAG_IS))
1191
1192 /* Switch into a generic section.  */
1193 #define TARGET_ASM_NAMED_SECTION  default_elf_asm_named_section
1194
1195 #define PRINT_OPERAND(FILE, RTX, CODE)   print_operand (FILE, RTX, CODE)
1196 #define PRINT_OPERAND_ADDRESS(FILE, RTX) print_address_operand (FILE, RTX)
1197
1198 typedef enum sections {
1199     CODE_DIR,
1200     DATA_DIR,
1201     LAST_SECT_NM
1202 } SECT_ENUM_T;
1203
1204 typedef enum directives {
1205     LONG_CONST_DIR,
1206     SHORT_CONST_DIR,
1207     BYTE_CONST_DIR,
1208     SPACE_DIR,
1209     INIT_DIR,
1210     LAST_DIR_NM
1211 } DIR_ENUM_T;
1212
1213 #define IS_ASM_LOGICAL_LINE_SEPARATOR(C, STR)   \
1214   ((C) == ';'                                   \
1215    || ((C) == '|' && (STR)[1] == '|'))
1216
1217 #define TEXT_SECTION_ASM_OP ".text;"
1218 #define DATA_SECTION_ASM_OP ".data;"
1219
1220 #define ASM_APP_ON  ""
1221 #define ASM_APP_OFF ""
1222
1223 #define ASM_GLOBALIZE_LABEL1(FILE, NAME) \
1224   do {  fputs (".global ", FILE);               \
1225         assemble_name (FILE, NAME);             \
1226         fputc (';',FILE);                       \
1227         fputc ('\n',FILE);                      \
1228       } while (0)
1229
1230 #define ASM_DECLARE_FUNCTION_NAME(FILE,NAME,DECL) \
1231   do {                                  \
1232     fputs (".type ", FILE);             \
1233     assemble_name (FILE, NAME);         \
1234     fputs (", STT_FUNC", FILE);         \
1235     fputc (';',FILE);                   \
1236     fputc ('\n',FILE);                  \
1237     ASM_OUTPUT_LABEL(FILE, NAME);       \
1238   } while (0)
1239
1240 #define ASM_OUTPUT_LABEL(FILE, NAME)    \
1241   do {  assemble_name (FILE, NAME);             \
1242         fputs (":\n",FILE);                     \
1243       } while (0)
1244
1245 #define ASM_OUTPUT_LABELREF(FILE,NAME)  \
1246     do {  fprintf (FILE, "_%s", NAME); \
1247         } while (0)
1248
1249 #define ASM_OUTPUT_ADDR_VEC_ELT(FILE, VALUE)            \
1250 do { char __buf[256];                                   \
1251      fprintf (FILE, "\t.dd\t");                         \
1252      ASM_GENERATE_INTERNAL_LABEL (__buf, "L", VALUE);   \
1253      assemble_name (FILE, __buf);                       \
1254      fputc (';', FILE);                                 \
1255      fputc ('\n', FILE);                                \
1256    } while (0)
1257
1258 #define ASM_OUTPUT_ADDR_DIFF_ELT(FILE, BODY, VALUE, REL) \
1259     MY_ASM_OUTPUT_ADDR_DIFF_ELT(FILE, VALUE, REL)
1260
1261 #define MY_ASM_OUTPUT_ADDR_DIFF_ELT(FILE, VALUE, REL)           \
1262     do {                                                        \
1263         char __buf[256];                                        \
1264         fprintf (FILE, "\t.dd\t");                              \
1265         ASM_GENERATE_INTERNAL_LABEL (__buf, "L", VALUE);        \
1266         assemble_name (FILE, __buf);                            \
1267         fputs (" - ", FILE);                                    \
1268         ASM_GENERATE_INTERNAL_LABEL (__buf, "L", REL);          \
1269         assemble_name (FILE, __buf);                            \
1270         fputc (';', FILE);                                      \
1271         fputc ('\n', FILE);                                     \
1272     } while (0)
1273
1274 #define ASM_OUTPUT_ALIGN(FILE,LOG)                              \
1275     do {                                                        \
1276       if ((LOG) != 0)                                           \
1277         fprintf (FILE, "\t.align %d\n", 1 << (LOG));            \
1278     } while (0)
1279
1280 #define ASM_OUTPUT_SKIP(FILE,SIZE)              \
1281     do {                                        \
1282         asm_output_skip (FILE, SIZE);           \
1283     } while (0)
1284
1285 #define ASM_OUTPUT_LOCAL(FILE, NAME, SIZE, ROUNDED)     \
1286 do {                                            \
1287     switch_to_section (data_section);                           \
1288     if ((SIZE) >= (unsigned int) 4 ) ASM_OUTPUT_ALIGN(FILE,2);  \
1289     ASM_OUTPUT_SIZE_DIRECTIVE (FILE, NAME, SIZE);               \
1290     ASM_OUTPUT_LABEL (FILE, NAME);                              \
1291     fprintf (FILE, "%s %ld;\n", ASM_SPACE,                      \
1292              (ROUNDED) > (unsigned int) 1 ? (ROUNDED) : 1);     \
1293 } while (0)
1294
1295 #define ASM_OUTPUT_COMMON(FILE, NAME, SIZE, ROUNDED)    \
1296      do {                                               \
1297         ASM_GLOBALIZE_LABEL1(FILE,NAME);                \
1298         ASM_OUTPUT_LOCAL (FILE, NAME, SIZE, ROUNDED); } while(0)
1299
1300 #define ASM_COMMENT_START "//"
1301
1302 #define FUNCTION_PROFILER(FILE, LABELNO)        \
1303   do {                                          \
1304     fprintf (FILE, "\tCALL __mcount;\n");       \
1305   } while(0)
1306
1307 #undef NO_PROFILE_COUNTERS
1308 #define NO_PROFILE_COUNTERS 1
1309
1310 #define ASM_OUTPUT_REG_PUSH(FILE, REGNO) fprintf (FILE, "[SP--] = %s;\n", reg_names[REGNO])
1311 #define ASM_OUTPUT_REG_POP(FILE, REGNO)  fprintf (FILE, "%s = [SP++];\n", reg_names[REGNO])
1312
1313 extern struct rtx_def *bfin_compare_op0, *bfin_compare_op1;
1314 extern struct rtx_def *bfin_cc_rtx, *bfin_rets_rtx;
1315
1316 /* This works for GAS and some other assemblers.  */
1317 #define SET_ASM_OP              ".set "
1318
1319 /* DBX register number for a given compiler register number */
1320 #define DBX_REGISTER_NUMBER(REGNO)  (REGNO)
1321
1322 #define SIZE_ASM_OP     "\t.size\t"
1323
1324 extern int splitting_for_sched;
1325
1326 #define PRINT_OPERAND_PUNCT_VALID_P(CHAR) ((CHAR) == '!')
1327
1328 #endif /*  _BFIN_CONFIG */